JP2009277930A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009277930A JP2009277930A JP2008128497A JP2008128497A JP2009277930A JP 2009277930 A JP2009277930 A JP 2009277930A JP 2008128497 A JP2008128497 A JP 2008128497A JP 2008128497 A JP2008128497 A JP 2008128497A JP 2009277930 A JP2009277930 A JP 2009277930A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- sense
- output
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】出力電流の制御機能の高精度化を実現する半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、出力MOSトランジスタM2と、センスMOSトランジスタM3と、センスMOSトランジスタM3のセンス電流をセンス電圧に変換する電圧変換回路20と、電圧変換回路20の両端の電圧をゲートとソースに受け、ドレインが出力MOSトランジスタM2のゲートに接続された制御MOSトランジスタM10を備える。電圧変換回路20は、ダイオード接続されたVt相殺MOSトランジスタ21と、ゲートがゲート制御回路6に接続され、ドレイン及びソースが、Vt相殺MOSトランジスタ21と直列に接続された線形抵抗MOSトランジスタM22とにより構成される。
【選択図】図1
【解決手段】本発明に係る半導体装置は、出力MOSトランジスタM2と、センスMOSトランジスタM3と、センスMOSトランジスタM3のセンス電流をセンス電圧に変換する電圧変換回路20と、電圧変換回路20の両端の電圧をゲートとソースに受け、ドレインが出力MOSトランジスタM2のゲートに接続された制御MOSトランジスタM10を備える。電圧変換回路20は、ダイオード接続されたVt相殺MOSトランジスタ21と、ゲートがゲート制御回路6に接続され、ドレイン及びソースが、Vt相殺MOSトランジスタ21と直列に接続された線形抵抗MOSトランジスタM22とにより構成される。
【選択図】図1
Description
本発明は、半導体装置に関する。より詳細には、出力MOSトランジスタを過電流から保護する過電流保護回路を有する半導体装置に関する。
自動車や家電製品等において、大電流や大電圧を制御するためにパワーデバイスが利用されている。パワーデバイスは、負荷短絡等の故障により出力MOSトランジスタに異常に大きな電流(過電流)が流れ破壊する恐れがある。このため、過電流から出力MOSトランジスタを保護する過電流保護回路を内蔵したIPD(Intelligent Power Device)が用いられるようになっている。
図3に、従来例に係る半導体装置の過電流保護回路のブロック図を示す。この半導体装置101は、図3に示すように、出力MOSトランジスタM102と、過電流保護回路104を備える。出力MOSトランジスタM102のドレインは電源電圧(VBB)108に、ソースは出力端子(OUT)109に接続されており、ゲートは抵抗R105を介してチャージポンプ106に接続されている。
過電流保護回路104は、センスMOSトランジスタM103、制御MOSトランジスタM110、センス抵抗Rs120を備える。センスMOSトランジスタM103は、出力MOSトランジスタM102に流れる電流を検出する役割を担い、出力MOSトランジスタM102のゲート及びドレインとそれぞれ共通接続されている。センス抵抗Rs120は、センスMOSトランジスタM103のセンス電流をセンス電圧に変換する役割を担う。制御MOSトランジスタM110は、センス電圧により過電流状態を検出して、出力MOSトランジスタM102の電流を制御する役割を担う。
センスMOSトランジスタM103には、出力MOSトランジスタM102とセル数を異にする同一MOSを利用し、出力MOSトランジスタM102のセル数比分の電流を利用して出力MOSトランジスタM102の電流を精度良くモニタする。センスMOSトランジスタM103から流れる電流は、センス抵抗Rs120により電位差を発生する。この電位差は、出力MOSトランジスタM102の電流に比例する電位差となる。この電位差を用いて、出力MOSトランジスタM102のゲート・ソース間インピーダンス(制御MOSトランジスタM105の抵抗)を変化させることで、出力電流を制限している。
なお、特許文献1や2に、上記半導体装置と類似の回路構成が開示されている。
特開平5−235365号公報 第1(B)図
特開2006−303843号公報
近時においては、コスト低減施策としてチップ面積の縮小が進んでいる。これに伴い、出力MOSトランジスタの破壊までの許容パワーが小さくなってきている。このため、従来にも増して出力MOSトランジスタの破壊が起こりやすくなっており、出力電流の制御機能の高精度化を実現する技術が強く求められている。
上記従来例においては、出力MOSトランジスタM102のゲート・ソース間のインピーダンス、すなわち制御MOSトランジスタM110の抵抗を変化させる機構において、センス抵抗Rs120と制御MOSトランジスタM110各々のばらつきを考慮する必要がある。これらのばらつきは、回路特性変動、つまり電流制限値のばらつきに大きく影響する。
制御MOSトランジスタM110の抵抗値を決める要素としては、制御MOSトランジスタM110のゲート・ソース間電圧Vs、制御MOSトランジスタM110の閾値電圧、及び制御MOSトランジスタM110のドレイン・ソース間電圧がある。ここで、制御MOSトランジスタM110のドレイン・ソース間電圧は、出力MOSトランジスタM102のゲート・ソース間電圧であり、これらを一定の電圧と考えると、制御MOSトランジスタM110の抵抗値を決める要素は、制御MOSトランジスタM110のゲート・ソース間電圧Vs、及び制御MOSトランジスタM110の閾値電圧となる。
制御MOSトランジスタM110のゲート・ソース間電圧Vsは、下記<数1>で表わされる。
<数1> (Vs)M110=(Rs)×(Isens)
式中のIsensは、センスMOSトランジスタM103から出力されるセンス電流であり、Rsは、センス抵抗Rs120の抵抗である。ここで、Isensを一定とすると、センス抵抗Rs120の抵抗Rsのばらつきが問題となる。
<数1> (Vs)M110=(Rs)×(Isens)
式中のIsensは、センスMOSトランジスタM103から出力されるセンス電流であり、Rsは、センス抵抗Rs120の抵抗である。ここで、Isensを一定とすると、センス抵抗Rs120の抵抗Rsのばらつきが問題となる。
制御MOSトランジスタM110の閾値電圧のばらつきは、センス抵抗Rs120の抵抗Rsのばらつきとは独立してばらつく。このため、センス抵抗Rs120の抵抗Rsと、制御MOSトランジスタM110の閾値電圧それぞれにおいて、ばらつきを考慮しなければならず、特性変動範囲が大きくなってしまうという問題があった。
本発明に係る半導体装置は、電源電圧にドレインが接続され、出力端子にソースが接続され、ゲート制御回路により制御される出力MOSトランジスタと、前記出力MOSトランジスタのゲート及びドレインとそれぞれ共通接続され、当該出力MOSトランジスタに流れる電流を検出するセンスMOSトランジスタと、前記センスMOSトランジスタのセンス電流をセンス電圧に変換する電圧変換回路と、前記電圧変換回路の両端の電圧をゲートとソースに受け、ドレインが前記出力MOSトランジスタのゲートに接続された制御MOSトランジスタと、を備える。前記電圧変換回路は、ダイオード接続されたVt相殺トランジスタと、ゲートが前記ゲート制御回路に接続され、ドレイン及びソースが、前記Vt相殺トランジスタと直列に接続された線形抵抗MOSトランジスタとにより構成される。
本発明に係る半導体装置は、以下の理由により電流制限値のばらつきを低減することが可能となる。まず、制御MOSトランジスタの抵抗値を決める要素としては、制御MOSトランジスタのゲート・ソース間電圧Vs、制御MOSトランジスタの閾値電圧、及び制御MOSトランジスタのドレイン・ソース間電圧がある。ここで、制御MOSトランジスタのドレイン・ソース間電圧は、出力MOSトランジスタのゲート・ソース間電圧である。このため、これらを一定の電圧と考えると、制御MOSトランジスタの抵抗値を決める要素は、制御MOSトランジスタのゲート・ソース間電圧Vs、及び制御MOSトランジスタの閾値電圧となる。
ここで、Vt相殺MOSトランジスタの閾値電圧をVt、線形抵抗MOSトランジスタのオン抵抗をRon、センスMOSトランジスタから出力されるセンス電流をIsensとすると、制御MOSトランジスタのゲート・ソース間電圧Vsは、(Vt)+(Ron)×(Isens)で表わされる。
制御MOSトランジスタの特性ばらつきによる閾値電圧の変動は、ダイオード接続されたVt相殺MOSトランジスタによって相殺される。従って、制御MOSトランジスタの閾値電圧変動によるばらつきを抑制することができる。
また、線形抵抗MOSトランジスタのオン抵抗Ronは、MOSの線形領域を使用している。このため、上記特許文献1に記載のセンス抵抗Rsに比して、ばらつきの範囲を抑制することができる。結果として、制御MOSトランジスタの抵抗値(出力MOSトランジスタのゲート・ソース間のインピーダンス)の変動要因は非常に小さくなり、電流制限値のばらつきを低減することが可能となる。
本発明によれば、電流制限値のばらつきを抑制し、出力電流の制御機能の高精度化を実現する半導体装置を提供することができる。
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
[実施形態1]
本実施形態1に係る過電流保護回路を備える半導体装置について、図1を用いて説明する。同図の各回路素子は、公知の半導体製造技術によりシリコン基板等の半導体基板上に形成することができる。この半導体装置1は、出力MOSトランジスタM2、過電流保護回路4、抵抗手段である抵抗R5、ゲート制御回路であるチャージポンプ6を備える。
本実施形態1に係る過電流保護回路を備える半導体装置について、図1を用いて説明する。同図の各回路素子は、公知の半導体製造技術によりシリコン基板等の半導体基板上に形成することができる。この半導体装置1は、出力MOSトランジスタM2、過電流保護回路4、抵抗手段である抵抗R5、ゲート制御回路であるチャージポンプ6を備える。
出力MOSトランジスタM2は、NchのMOSトランジスタにより構成される。出力MOSトランジスタM2のドレインは電源電圧(VBB)8に接続され、ソースは出力端子(OUT)9に接続される。また、出力MOSトランジスタM2のゲートは、抵抗R5を介してチャージポンプ6に接続されている。電源電圧8は、例えばバッテリーから印加され、出力端子9には、負荷(例えば、ランプ、ヘッドライト、パワーウインドウ)が接続される。出力MOSトランジスタM2をオン・オフすることで負荷が駆動される。
抵抗R5は、前述したようにチャージポンプ6に一端が接続され、出力MOSトランジスタM2のゲートに他端が接続されている。抵抗R5により、出力MOSトランジスタM2へ印加される電圧が調整される。チャージポンプ6は、制御信号入力回路(不図示)から入力される制御信号に基づいて動作し、出力MOSトランジスタM2のゲートには、チャージポンプ6が出力する昇圧電圧が抵抗R5を介して入力される。チャージポンプ6に入力される駆動信号に応じて、出力端子9に接続される負荷(不図示)に流れる電流を制御する。
過電流保護回路4は、センスMOSトランジスタM3、制御MOSトランジスタM10、電圧変換回路20を備える。センスMOSトランジスタM3は、出力MOSトランジスタM2に流れる電流を検出する役割を担う。センスMOSトランジスタM3のドレインは、出力MOSトランジスタM2のドレインと同様に電源電圧8に接続されている。また、センスMOSトランジスタM3のゲートも、出力MOSトランジスタM2のゲートと同様に抵抗R5を介してチャージポンプ6に接続されている。すなわち、センスMOSトランジスタM3と出力MOSトランジスタM2のゲート及びドレインは、それぞれ共通端子に接続されている。一方、センスMOSトランジスタM3のソースは、制御MOSトランジスタM10のゲート、及び電圧変換回路20に接続されている。
センスMOSトランジスタM3は、出力MOSトランジスタM2のN(Nは自然数)分の1のサイズの同一MOSにより構成される。センスMOSトランジスタM3は、出力MOSトランジスタM2との電流比により出力MOSトランジスタM2の電流を精度良くモニタする。そして、センスMOSトランジスタM3から出力信号を送出する。そして、センスMOSトランジスタM3のセンス電流は、電圧制限回路20により、センス電圧に変換される。このセンス電圧は、センス電流に応じて変動するものである。
制御MOSトランジスタM10は、電圧変換回路20の両端の電圧をゲートとソースに受け、ドレインが出力MOSトランジスタM2のゲートに接続されている。換言すると、出力MOSトランジスタM2のゲートとソース間に、過電流を制限する制御MOSトランジスタM10のドレイン−ソース経路が接続されている。そして、制御MOSトランジスタM10のゲートは、センスMOSトランジスタM3と電圧変換回路20の接続点に接続されている。
本実施形態1においては、電圧変換回路20として、ダイオード接続されたVt相殺MOSトランジスタM21、線形抵抗MOSトランジスタM22を備える。Vt相殺MOSトランジスタM21は、閾値電圧Vtが、制御MOSトランジスタM10の閾値電圧と同一特性を有するものにより構成される。例えば、Vt相殺MOSトランジスタM21は、制御MOSトランジスタM10と同一プロセスで製造されたものであって、製造上の変動を同一に受ける素子である。また、線形抵抗MOSトランジスタM22は、ドレイン及びソースがVt相殺MOSトランジスタM21のドレイン及びソースと直列に接続され、ゲートがチャージポンプ6と抵抗R5の接続点に接続されている。これらの制御MOSトランジスタM10、Vt相殺MOSトランジスタM21、線形抵抗MOSトランジスタM22は、Nchの同一特性を有するMOS素子により構成する。無論、Pchの同一特性を有するMOS素子により構成してもよい。
本実施形態1においては、センスMOSトランジスタM3のソースに、線形抵抗MOSトランジスタM22のドレインが接続されている。また、線形抵抗MOSトランジスタM22のゲートは、チャージポンプ6と抵抗R5の間の接続点に、ソースは、Vt相殺MOSトランジスタM21のドレイン及びゲートに接続されている。また、Vt相殺MOSトランジスタM21のソースは、出力端子9に接続されている。
以上のように構成された半導体装置1は、大電流や大電圧により駆動される自動車電装システムに好適に用いることができる。また、家電製品やロボット等のように大電流や大電圧により駆動されるシステムに好適に用いることができる。
次に、半導体装置1の動作について説明する。通常動作時は、出力MOSトランジスタM2のドレイン側に電源電圧8が供給された状態で、チャージポンプ6より抵抗R5を介して出力MOSトランジスタM2のゲートにゲート制御信号が入力される。その結果、出力MOSトランジスタM2がON状態となって、所定の電流が出力端子9側へ供給される。この状態のとき、抵抗R5が短絡して出力MOSトランジスタM2に過電流が流れると、センスMOSトランジスタM3にセンス電流(Isens)が流れる。
センスMOSトランジスタM3は、出力MOSトランジスタM2のセル数比分の電流を利用して出力MOSトランジスタM2の電流を精度良くモニタする。センスMOSトランジスタM3から流れる電流は、電圧変換回路20により電位差を発生する。この電位差は、出力MOSトランジスタM2の電流に比例する電位差となる。この電位差を用いて、出力MOSトランジスタM2のゲート・ソース間インピーダンス(制御MOSトランジスタM10の抵抗)を変化させることで、出力電流を制限する。
すなわち、センスMOSトランジスタM3の出力信号を電圧変換回路20により電圧信号に変換し、この電圧信号が閾値電圧以上になると、制御MOSトランジスタM10がオン状態となって制御MOSトランジスタM10のドレイン・ソース間に電流が流れる。その結果、出力MOSトランジスタM2及びセンスMOSトランジスタM3のゲート電圧を下げて電流制限動作が実行される。
次に、本実施形態1に係る半導体装置において、電流制限値のばらつきを抑制し、出力電流の制御機能の高精度化を実現することができる理由について説明する。
制御MOSトランジスタM10の抵抗値を決める要素としては、制御MOSトランジスタM10のゲート・ソース間電圧Vs、制御MOSトランジスタM10の閾値電圧、及び制御MOSトランジスタM10のドレイン・ソース間電圧がある。ここで、制御MOSトランジスタM10のドレイン・ソース間電圧は、出力MOSトランジスタM2のゲート・ソース間電圧である。このため、これらを一定の電圧と考えると、制御MOSトランジスタM10の抵抗値を決める要素は、制御MOSトランジスタM10のゲート・ソース間電圧Vs、及び制御MOSトランジスタM10の閾値電圧となる。
制御MOSトランジスタM10のゲート・ソース間電圧Vsは、Vt相殺MOSトランジスタM21の閾値電圧をVt、線形抵抗MOSトランジスタM22のオン抵抗をRon、センスMOSトランジスタM3から出力されるセンス電流をIsensとすると、下記<数2>で表わされる。
<数2>
(Vs)M10=(Vt)M21+(Ron)M22×(Isens)
ここで、制御MOSトランジスタM10の閾値電圧は、Vt相殺MOSトランジスタM21の閾値電圧Vtと同一特性を有する。このため、制御MOSトランジスタM10の特性ばらつきによって閾値電圧が変動した場合であってもVt相殺MOSトランジスタM21の閾値電圧も同様に変動する。従って、制御MOSトランジスタM10の閾値電圧変動によるばらつきを無効にすることができる。
<数2>
(Vs)M10=(Vt)M21+(Ron)M22×(Isens)
ここで、制御MOSトランジスタM10の閾値電圧は、Vt相殺MOSトランジスタM21の閾値電圧Vtと同一特性を有する。このため、制御MOSトランジスタM10の特性ばらつきによって閾値電圧が変動した場合であってもVt相殺MOSトランジスタM21の閾値電圧も同様に変動する。従って、制御MOSトランジスタM10の閾値電圧変動によるばらつきを無効にすることができる。
また、線形抵抗MOSトランジスタM22のオン抵抗Ronは、MOSの線形領域を使用している。このため、上記特許文献1に記載のセンス抵抗Rs120に比して、ばらつきの範囲を抑制することができる。具体的には、センス抵抗Rs120のばらつきが30〜40%であったのに対し、本実施形態1の線形抵抗MOSトランジスタM22においては、そのばらつきを10%程度に改善することができる。結果として、制御MOSトランジスタM10の抵抗値(出力MOSトランジスタM2のゲート・ソース間のインピーダンス)の変動要因は非常に小さくなり、電流制限値のばらつきを低減することが可能となる。従って、出力MOSトランジスタM2の破壊や、出力MOSトランジスタM2のボンディングワイヤの溶断等を、従来よりも高精度に阻止することができる。
なお、本実施形態1に係る半導体装置1は、本発明の趣旨を逸脱しない範囲において任意の素子や回路(例えば、過熱検知回路)等を配設することができる。また、本実施形態1においては、出力MOSトランジスタM2、センスMOSトランジスタM3の例として、Nch型のMOSトランジスタを例にとり説明したが、Pch型のMOSトランジスタを用いてもよい。
[実施形態2]
次に、上記実施形態1とは異なる半導体装置の一例について説明する。なお、以降の説明において、上記実施形態1と同一の要素部材には同一の符号を付し、適宜その説明を省略する。
次に、上記実施形態1とは異なる半導体装置の一例について説明する。なお、以降の説明において、上記実施形態1と同一の要素部材には同一の符号を付し、適宜その説明を省略する。
本実施形態2に係る半導体装置1aは、以下の点を除く基本的な構成は上記実施形態1と同様である。すなわち、本実施形態2に係る半導体装置1aは、上記実施形態1に係る半導体装置1のVt相殺MOSトランジスタM21と、線形抵抗MOSトランジスタM22の配置を入れ替えている点において上記実施形態1と相違する。
本実施形態2に係る過電流保護回路を備える半導体装置について、図2を用いて説明する。本実施形態2に係る過電流保護回路4aは、センスMOSトランジスタM3、制御MOSトランジスタM10、電圧変換回路20aを備える。電圧変換回路20aは、Vt相殺MOSトランジスタM21a、及び線形抵抗MOSトランジスタM22aにより構成される。
Vt相殺MOSトランジスタM21aは、閾値電圧Vtが、制御MOSトランジスタM10の閾値電圧と略同一のものにより構成される。また、線形抵抗MOSトランジスタM22aは、ドレイン及びソースがVt相殺MOSトランジスタ21aのドレイン及びソースと直列に接続され、ゲートがチャージポンプ6と抵抗R5の接続点に接続されている。
本実施形態2においては、センスMOSトランジスタM3のソースに、Vt相殺MOSトランジスタM21aのドレイン及びゲートが接続されている。また、Vt相殺MOSトランジスタM21aのソースは、線形抵抗MOSトランジスタM22aのドレインに接続されている。また、線形抵抗MOSトランジスタM22aのゲートは、チャージポンプ6と抵抗R5の間に、そのソースは、出力端子9に接続されている。
本実施形態2によれば、上記実施形態1と同様のメカニズムにより、従来に比して電流制限値のばらつきを抑制して、出力電流の制御機能の高精度化を実現することができる。その結果、出力MOSトランジスタM2の破壊や、出力MOSトランジスタM2のボンディングワイヤの溶断等を、従来よりも高精度に阻止することができる。
1 半導体装置
2 出力MOSトランジスタ
3 センスMOSトランジスタ
4 過電流保護回路
5 抵抗R
6 チャージポンプ
8 電源電圧
9 出力端子
10 制御MOSトランジスタ
20 電圧変換回路
21 Vt相殺MOSトランジスタ
22 線形抵抗MOSトランジスタ
2 出力MOSトランジスタ
3 センスMOSトランジスタ
4 過電流保護回路
5 抵抗R
6 チャージポンプ
8 電源電圧
9 出力端子
10 制御MOSトランジスタ
20 電圧変換回路
21 Vt相殺MOSトランジスタ
22 線形抵抗MOSトランジスタ
Claims (6)
- 電源電圧にドレインが接続され、出力端子にソースが接続され、ゲート制御回路により制御される出力MOSトランジスタと、
前記出力MOSトランジスタのゲート及びドレインとそれぞれ共通接続され、当該出力MOSトランジスタに流れる電流を検出するセンスMOSトランジスタと、
前記センスMOSトランジスタのセンス電流をセンス電圧に変換する電圧変換回路と、
前記電圧変換回路の両端の電圧をゲートとソースに受け、ドレインが前記出力MOSトランジスタのゲートに接続された制御MOSトランジスタと、を備え、
前記電圧変換回路は、ダイオード接続されたVt相殺MOSトランジスタと、
ゲートが前記ゲート制御回路に接続され、ドレイン及びソースが、前記Vt相殺MOSトランジスタと直列に接続された線形抵抗MOSトランジスタとにより構成されている半導体装置。 - 前記Vt相殺MOSトランジスタの閾値電圧は、前記制御MOSトランジスタの閾値電圧と同じ変動特性を有することを特徴とする請求項1に記載の半導体装置。
- 前記線形抵抗MOSトランジスタのドレインが、前記センスMOSトランジスタのソースに接続され、
前記Vt相殺MOSトランジスタのゲート及びドレインそれぞれが、前記線形抵抗MOSトランジスタのソースに接続され、当該Vt相殺MOSトランジスタのソースが、前記出力端子に接続されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記Vt相殺MOSトランジスタのゲート及びドレインそれぞれが、前記センスMOSトランジスタのソースに接続され、
前記線形抵抗MOSトランジスタのドレインが、前記Vt相殺MOSトランジスタのソースに接続され、当該線形抵抗MOSトランジスタのソースが、前記出力端子に接続されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記出力MOSトランジスタが、NchのMOSトランジスタであり、前記ゲート制御回路が、チャージポンプであることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 前記制御MOSトランジスタと前記Vt相殺MOSトランジスタは、同一の導電型であることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128497A JP2009277930A (ja) | 2008-05-15 | 2008-05-15 | 半導体装置 |
US12/453,210 US7995319B2 (en) | 2008-05-15 | 2009-05-01 | Semiconductor device with overcurrent protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128497A JP2009277930A (ja) | 2008-05-15 | 2008-05-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009277930A true JP2009277930A (ja) | 2009-11-26 |
Family
ID=41315925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008128497A Pending JP2009277930A (ja) | 2008-05-15 | 2008-05-15 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7995319B2 (ja) |
JP (1) | JP2009277930A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015519741A (ja) * | 2012-04-24 | 2015-07-09 | 日本テキサス・インスツルメンツ株式会社 | 電力トランジスタモジュール |
KR20190087414A (ko) * | 2016-11-02 | 2019-07-24 | 텍사스 인스트루먼츠 인코포레이티드 | 트랜지스터 파워 스위치를 위한 전류 감지 및 제어 |
US11360126B2 (en) | 2018-12-26 | 2022-06-14 | Kabushiki Kaisha Toshiba | Current detecting circuit |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5266084B2 (ja) * | 2009-02-17 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 過電流保護回路 |
JP2010193033A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | 過電流保護回路 |
JP6160545B2 (ja) * | 2014-04-07 | 2017-07-12 | 株式会社デンソー | 過電流保護回路 |
JP6520102B2 (ja) * | 2014-12-17 | 2019-05-29 | 富士電機株式会社 | 半導体装置および電流制限方法 |
CN104577996A (zh) * | 2014-12-26 | 2015-04-29 | 东莞钜威新能源有限公司 | 基于集成电路的供电过流保护电路 |
DE102016216331B3 (de) * | 2016-08-30 | 2018-01-18 | Ellenberger & Poensgen Gmbh | Trennvorrichtung zur Stromunterbrechung, Schutzschalter mit einem Sensor und einer Trennvorrichtung sowie Verfahren zum Betrieb einer Trennvorrichtung |
GB2588215A (en) * | 2019-10-16 | 2021-04-21 | Continental Automotive Romania Srl | An overcurrent protecting circuit |
CN111277253A (zh) * | 2019-12-31 | 2020-06-12 | 启攀微电子(上海)有限公司 | 一种具备恒流功能的高压负载开关电路 |
CN113746079B (zh) * | 2021-11-04 | 2022-06-14 | 深圳市爱图仕影像器材有限公司 | 热插拔电路、控制装置及设备 |
CN117117809B (zh) * | 2023-10-23 | 2024-01-19 | 荣湃半导体(上海)有限公司 | 一种保护电路及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315852A (ja) * | 1992-05-12 | 1993-11-26 | Fuji Electric Co Ltd | 電流制限回路および電流制限回路用定電圧源 |
JPH06217453A (ja) * | 1992-12-04 | 1994-08-05 | Philips Electron Nv | 電流制限回路 |
JPH1032476A (ja) * | 1996-05-14 | 1998-02-03 | Fuji Electric Co Ltd | 過電流保護回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235365A (ja) | 1992-02-25 | 1993-09-10 | Hitachi Ltd | 複合半導体装置 |
EP0647019B1 (en) * | 1993-09-30 | 1998-12-30 | STMicroelectronics S.r.l. | Circuit for limiting the maximum current value supplied to a load by a power MOS |
JPH08316472A (ja) | 1995-05-23 | 1996-11-29 | Hitachi Ltd | 電流供給回路 |
JPH1014099A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | 過電流検出回路 |
JP4068022B2 (ja) * | 2003-07-16 | 2008-03-26 | Necエレクトロニクス株式会社 | 過電流検出回路及び負荷駆動回路 |
JP2006303843A (ja) | 2005-04-20 | 2006-11-02 | Renesas Technology Corp | 半導体装置 |
-
2008
- 2008-05-15 JP JP2008128497A patent/JP2009277930A/ja active Pending
-
2009
- 2009-05-01 US US12/453,210 patent/US7995319B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315852A (ja) * | 1992-05-12 | 1993-11-26 | Fuji Electric Co Ltd | 電流制限回路および電流制限回路用定電圧源 |
JPH06217453A (ja) * | 1992-12-04 | 1994-08-05 | Philips Electron Nv | 電流制限回路 |
JPH1032476A (ja) * | 1996-05-14 | 1998-02-03 | Fuji Electric Co Ltd | 過電流保護回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015519741A (ja) * | 2012-04-24 | 2015-07-09 | 日本テキサス・インスツルメンツ株式会社 | 電力トランジスタモジュール |
KR20190087414A (ko) * | 2016-11-02 | 2019-07-24 | 텍사스 인스트루먼츠 인코포레이티드 | 트랜지스터 파워 스위치를 위한 전류 감지 및 제어 |
KR102380611B1 (ko) | 2016-11-02 | 2022-03-30 | 텍사스 인스트루먼츠 인코포레이티드 | 트랜지스터 파워 스위치를 위한 전류 감지 및 제어 |
US11360126B2 (en) | 2018-12-26 | 2022-06-14 | Kabushiki Kaisha Toshiba | Current detecting circuit |
US11680964B2 (en) | 2018-12-26 | 2023-06-20 | Kabushiki Kaisha Toshiba | Current detecting circuit |
Also Published As
Publication number | Publication date |
---|---|
US7995319B2 (en) | 2011-08-09 |
US20090284885A1 (en) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009277930A (ja) | 半導体装置 | |
US7924542B2 (en) | Power supply controller and semiconductor device | |
KR101968341B1 (ko) | 충방전 제어 회로 및 배터리 장치 | |
JP6070841B2 (ja) | 過電流検出回路 | |
EP2296274B1 (en) | Load circuit overcurrent protection device | |
JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
US20060001407A1 (en) | Voltage regulator | |
US9748789B2 (en) | Charging/discharging control circuit, charging/discharging control device, and battery device | |
US9098100B2 (en) | Voltage regulator with improved reverse current protection | |
CN106100008B (zh) | 电池装置以及电池装置的制造方法 | |
CN106066419B (zh) | 电流检测电路 | |
US9071047B2 (en) | Voltage regulator | |
JP4542972B2 (ja) | 過電流検出回路及びそれを用いた電源装置 | |
US7394635B2 (en) | Current detection circuit and protection circuit | |
JP2019103318A (ja) | 充放電制御装置、及びバッテリ装置 | |
JP5124292B2 (ja) | 電力スイッチ回路 | |
JP2007019861A (ja) | アナログスイッチ回路および定電流生成回路 | |
JP6198442B2 (ja) | 定電流保護回路 | |
US20160033983A1 (en) | Regulator circuit | |
JP5003105B2 (ja) | 電流制限回路 | |
JP6070319B2 (ja) | 過電圧保護回路 | |
JP7127453B2 (ja) | 充電制御回路 | |
JP2005224088A (ja) | 負荷保護回路 | |
JP6379294B2 (ja) | 電気回路装置 | |
JP6133580B2 (ja) | トランジスタ駆動制御回路、トランジスタ駆動制御システム、及び、トランジスタ駆動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |