JPS6120422A - トランジスタアレイの出力短絡保護装置 - Google Patents
トランジスタアレイの出力短絡保護装置Info
- Publication number
- JPS6120422A JPS6120422A JP59141222A JP14122284A JPS6120422A JP S6120422 A JPS6120422 A JP S6120422A JP 59141222 A JP59141222 A JP 59141222A JP 14122284 A JP14122284 A JP 14122284A JP S6120422 A JPS6120422 A JP S6120422A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- input
- overcurrent detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
、本発明はＴＴＬ 、 ＭＯＳ ＩＣ等よりの微小電
流入力で大電力出力が得られ、各種リレー、プリンタの
駆動用、発光ダイオード、ランプ等の発光素子の駆動用
及びＭＯＳ バイポーラロジックＩＣのインターフェ
ースとして使用できる複数のトランジスタ回路よりなる
トランジスタアレイに係わり、特にトランジスタアレイ
を構成するトランジスタ回路の負荷が短絡したときに流
れる過電流からその出力トランジスタを保護するための
トランジスタアレイの出力短絡保護装置に関する。
流入力で大電力出力が得られ、各種リレー、プリンタの
駆動用、発光ダイオード、ランプ等の発光素子の駆動用
及びＭＯＳ バイポーラロジックＩＣのインターフェ
ースとして使用できる複数のトランジスタ回路よりなる
トランジスタアレイに係わり、特にトランジスタアレイ
を構成するトランジスタ回路の負荷が短絡したときに流
れる過電流からその出力トランジスタを保護するための
トランジスタアレイの出力短絡保護装置に関する。
従来は、複数のトランジスタ回路よりなり、各トランジ
スタ回路の出力トランジスタのコレクタとエミッタ間に
直流電源を介して負荷が接続された構成となっているト
ランジスタアレイにおいて、各トランジスタ回路の出力
トランジスタのコレクタまたはエミッタ側に速断フユー
ズを直列に介挿し、負荷が短絡したときその出力トラン
ジスタに流れる過電流により速断フユーズを溶断して該
出力トランジスタを過電流から保護するようにしている
。
スタ回路の出力トランジスタのコレクタとエミッタ間に
直流電源を介して負荷が接続された構成となっているト
ランジスタアレイにおいて、各トランジスタ回路の出力
トランジスタのコレクタまたはエミッタ側に速断フユー
ズを直列に介挿し、負荷が短絡したときその出力トラン
ジスタに流れる過電流により速断フユーズを溶断して該
出力トランジスタを過電流から保護するようにしている
。
しかし、速断フユーズによる保護は、溶断の都度、速断
フユーズを交換せねばならないばかりでなく、速断フユ
ーズは電流容量をこまかく設定することができないので
、トランジスタアレイを構成する各トランジスタ回路の
出力トランジスタの許容電流によっては速断フユーズを
使用することができない欠点がある。
フユーズを交換せねばならないばかりでなく、速断フユ
ーズは電流容量をこまかく設定することができないので
、トランジスタアレイを構成する各トランジスタ回路の
出力トランジスタの許容電流によっては速断フユーズを
使用することができない欠点がある。
本発明は上記の欠点に鑑みてなされたものであって、そ
の目的とするところは、トランジスタアレイを構成する
トランジスタ回路の負荷が短絡した時、その出力トラン
ジスタに流れる過電流を過電流検出回路で検出し、その
出力により該トランジスタ回路の入力側に接続された信
号入力回路を直ちに開放するように構成することにより
トランジスタ回路の出力トランジスタを速やかにオフに
して過電流を遮断し出力トランジスタを過電流から保護
することができ、しかも過電流検出回路の動作に電流値
を出力トランジスタの保護に適した電流値に設定するこ
とにより常に出力トランジスタの許容電流に応じた最適
条件で出力トランジスタを保護することができるトラン
ジスタアレイの出力短絡保護装置を提供することである
。
の目的とするところは、トランジスタアレイを構成する
トランジスタ回路の負荷が短絡した時、その出力トラン
ジスタに流れる過電流を過電流検出回路で検出し、その
出力により該トランジスタ回路の入力側に接続された信
号入力回路を直ちに開放するように構成することにより
トランジスタ回路の出力トランジスタを速やかにオフに
して過電流を遮断し出力トランジスタを過電流から保護
することができ、しかも過電流検出回路の動作に電流値
を出力トランジスタの保護に適した電流値に設定するこ
とにより常に出力トランジスタの許容電流に応じた最適
条件で出力トランジスタを保護することができるトラン
ジスタアレイの出力短絡保護装置を提供することである
。
本発明装置は上記の目的を達成するため図示のように複
数のトランジスタ回路４１〜４７よりなり、各トランジ
スタ回Ｂ４＋〜４７はそれぞれの出力トランジスタＴｒ
ｚのコレクタとエミッタ間に直流１ｔｓＥを介して負荷
１４７〜１４７が接続され、各トランジスタ回路４１〜
４７の入力レベルが０．１のときそれぞれ各出力トラン
ジスタＴｒ、がオン、オフになる構成となっているトラ
ンジスタアレイ１において、 各トランジスタ回路４７〜４７の入力端子２Ｉ〜２７と
アース間に接続されスイッチング素子１２１〜１２□に
より構成された入力信号が１．０のときそれぞれ各トラ
ンジスタ回路４Ｉ〜４７の入力レベルを０．１とする複
数の信号入力回路と、各トランジスタ回路４７〜４７の
出力トランジスタＴｒｚのエミッタまたはコレクタ側に
共通または別々に直列に介挿された１つまたは複数の過
電流検出手段１３と、この１つまたは複数の過電流検出
手段１３の両端に接続され、これに流れる過電流を検出
するための１つまたは複数の過電流検出回路１５と、こ
の１つまたは複数の過電流検出回路１５の出力により作
動する１つまたは複数の遮断回路２１と、この１つまた
は複数の遮断回路２１の出力によりオフになり各スイッ
チング素子１２＋〜１２１による信号入力回路を開放す
るための１つまたは複数の開放用スイッチング素子３０
とよりなる構成とする。
数のトランジスタ回路４１〜４７よりなり、各トランジ
スタ回Ｂ４＋〜４７はそれぞれの出力トランジスタＴｒ
ｚのコレクタとエミッタ間に直流１ｔｓＥを介して負荷
１４７〜１４７が接続され、各トランジスタ回路４１〜
４７の入力レベルが０．１のときそれぞれ各出力トラン
ジスタＴｒ、がオン、オフになる構成となっているトラ
ンジスタアレイ１において、 各トランジスタ回路４７〜４７の入力端子２Ｉ〜２７と
アース間に接続されスイッチング素子１２１〜１２□に
より構成された入力信号が１．０のときそれぞれ各トラ
ンジスタ回路４Ｉ〜４７の入力レベルを０．１とする複
数の信号入力回路と、各トランジスタ回路４７〜４７の
出力トランジスタＴｒｚのエミッタまたはコレクタ側に
共通または別々に直列に介挿された１つまたは複数の過
電流検出手段１３と、この１つまたは複数の過電流検出
手段１３の両端に接続され、これに流れる過電流を検出
するための１つまたは複数の過電流検出回路１５と、こ
の１つまたは複数の過電流検出回路１５の出力により作
動する１つまたは複数の遮断回路２１と、この１つまた
は複数の遮断回路２１の出力によりオフになり各スイッ
チング素子１２＋〜１２１による信号入力回路を開放す
るための１つまたは複数の開放用スイッチング素子３０
とよりなる構成とする。
第１図は本発明装置の一実施例を示す回路図、第２図は
第１図におけるトランジスタアレイを構成するトランジ
スタ回路の一例を示す接続図である。まず、その構成を
説明する。
第１図におけるトランジスタアレイを構成するトランジ
スタ回路の一例を示す接続図である。まず、その構成を
説明する。
第１図において１は複数のトランジスタ回路４゜〜４７
よりなるトランジスタアレイで、たとえばＩＣで構成さ
れている。２１〜２７は各トランジスタ回路４、〜４７
の入力端子、３．〜３．はその出力端子、５は電源端子
、６はグランド端子である。
よりなるトランジスタアレイで、たとえばＩＣで構成さ
れている。２１〜２７は各トランジスタ回路４、〜４７
の入力端子、３．〜３．はその出力端子、５は電源端子
、６はグランド端子である。
各トランジスタ回路４１〜４７は第１図及び第２図に示
すようにそれぞれの出力トランジスタＴｒｚのコレクタ
（出力端子）３１〜３７とエミッタ（グランド端子）６
の間に直流電源Ｅを介して負荷１４７〜１４、が接続さ
れ、各トランジスタ回路４１〜４７の入力端子２１〜２
７の入力レベルが０，１のときそれぞれ各出力トランジ
スタＴｒｚがオン、オフになるような構成になっている
。
すようにそれぞれの出力トランジスタＴｒｚのコレクタ
（出力端子）３１〜３７とエミッタ（グランド端子）６
の間に直流電源Ｅを介して負荷１４７〜１４、が接続さ
れ、各トランジスタ回路４１〜４７の入力端子２１〜２
７の入力レベルが０，１のときそれぞれ各出力トランジ
スタＴｒｚがオン、オフになるような構成になっている
。
第２図示の例ではＮＰＮ形トランジスタを用いた２段構
成になっている。トランジスタ回路４１の１段目のトラ
ンジスタＴｒ＋のベースは入力端子２７に接続され、か
つ抵抗Ｒ３を介して電源端子５に接続されており、その
コレクタは抵抗Ｒ２を介して電源端子５に接続され、か
つ２段目の出力トランジスタＴｒｚのベースに接続され
ている。１段目のトランジスタＴｒ、のエミッタと２段
目の出力トランジスタＴｒｚのエミッタはアースされた
グランド端子６に接続され、２段目の出力トランジスタ
Ｔｒ、のコレクタは出力端子３．に接続されている。ト
ランジスタ回路４Ｉのコレクタ（出力端子）３．とエミ
、７り（グランド端子）６の間には直流電源Ｅを介して
負荷１４１が接続されている。その他のトランジスタ回
路４７〜４７についても全く同様の構成になっている。
成になっている。トランジスタ回路４１の１段目のトラ
ンジスタＴｒ＋のベースは入力端子２７に接続され、か
つ抵抗Ｒ３を介して電源端子５に接続されており、その
コレクタは抵抗Ｒ２を介して電源端子５に接続され、か
つ２段目の出力トランジスタＴｒｚのベースに接続され
ている。１段目のトランジスタＴｒ、のエミッタと２段
目の出力トランジスタＴｒｚのエミッタはアースされた
グランド端子６に接続され、２段目の出力トランジスタ
Ｔｒ、のコレクタは出力端子３．に接続されている。ト
ランジスタ回路４Ｉのコレクタ（出力端子）３．とエミ
、７り（グランド端子）６の間には直流電源Ｅを介して
負荷１４１が接続されている。その他のトランジスタ回
路４７〜４７についても全く同様の構成になっている。
そして各トランジスタ回路４７〜４７の入力端子２Ｉ〜
２７の入ノルベルは入力信号０のとき１になっており、
このルヘルで１段目のトランジスタＴｒ＋はオンに、２
段目の出力トランジスタＴｒｚはオフになる構成となっ
ているものである。
２７の入ノルベルは入力信号０のとき１になっており、
このルヘルで１段目のトランジスタＴｒ＋はオンに、２
段目の出力トランジスタＴｒｚはオフになる構成となっ
ているものである。
各トランジスタ回路４１〜４７の段数は入力端子２１〜
２７の入力レベルが１．０のときそれぞれ出力トランジ
スタＴｒｚがオフ、オンになる構成であればよく、特に
限定されない。
２７の入力レベルが１．０のときそれぞれ出力トランジ
スタＴｒｚがオフ、オンになる構成であればよく、特に
限定されない。
使用するトランジスタもＮＰＮ形にかぎらず、ＰＮＰ形
のものでもよいことは勿論であり、電流の流れる方向が
逆になるだけである。
のものでもよいことは勿論であり、電流の流れる方向が
逆になるだけである。
８１〜８７は複数の入力端子９１〜９７の入力信号が１
゜０のときそれぞれオン、オフになる複数の発光素子駆
動回路、７１〜７．はこの各駆動回路８．〜８７のオン
、オフにより点滅する複数の発光素子、例えば発光ダイ
オードで、各駆動回路８１〜８７の入力端子９Ｉ〜９７
の信号が１，０のときこの入力信号１．０をそれぞれ光
信号１．０に変換するものである。
゜０のときそれぞれオン、オフになる複数の発光素子駆
動回路、７１〜７．はこの各駆動回路８．〜８７のオン
、オフにより点滅する複数の発光素子、例えば発光ダイ
オードで、各駆動回路８１〜８７の入力端子９Ｉ〜９７
の信号が１，０のときこの入力信号１．０をそれぞれ光
信号１．０に変換するものである。
駆動回路８Ｉの出力端子と電源端子１０との間には発光
ダイオード７、が接続され、駆動回路８．のグランド端
子１１はアースに接続されているとともに電源端子１０
とグランド端子（アース）１１の間には直流電ｆ１．（
図示せず）が接続されている。その他の駆動回路８□〜
８．についても全く同様の構成になっている。
ダイオード７、が接続され、駆動回路８．のグランド端
子１１はアースに接続されているとともに電源端子１０
とグランド端子（アース）１１の間には直流電ｆ１．（
図示せず）が接続されている。その他の駆動回路８□〜
８．についても全く同様の構成になっている。
１２７〜１２７は各トランジスタ回路４１〜４７の入力
側に接続された光電素子、例えばホトトランジスタで、
発光ダイオード７１〜７．の光信号１，０を電気信号１
．Ｏに変換して各トランジスタ回路４１〜４゜に入力す
るための信号入力回路を構成するものである。
側に接続された光電素子、例えばホトトランジスタで、
発光ダイオード７１〜７．の光信号１，０を電気信号１
．Ｏに変換して各トランジスタ回路４１〜４゜に入力す
るための信号入力回路を構成するものである。
ホトトランジスタ１２１のコレクタ（出力端子）はトラ
ンジスタ回路４７の入力端子２１に接続され、ホトトラ
ンジスタ１２１のエミッタはアースに接続されている。
ンジスタ回路４７の入力端子２１に接続され、ホトトラ
ンジスタ１２１のエミッタはアースに接続されている。
その他のホトトランジスタ１２□〜１２７についても全
く同様である。
く同様である。
この実施例のように複数の入力信号１． ０をそれぞれ
光信号１．０に変換して送信し、この各光信号１．０を
電気信号１．０に変換して各トランジスタ回路４１〜４
７に入力せず、複数の入力信号を電気信号のまま各トラ
ンジスタ回路４１〜４７に入力する場合には、各信号入
力回路をホトトランジスタ１２１〜１２１の代わりに、
例えばトランジスタのスイッチング素子を用いて構成す
ることができる。
光信号１．０に変換して送信し、この各光信号１．０を
電気信号１．０に変換して各トランジスタ回路４１〜４
７に入力せず、複数の入力信号を電気信号のまま各トラ
ンジスタ回路４１〜４７に入力する場合には、各信号入
力回路をホトトランジスタ１２１〜１２１の代わりに、
例えばトランジスタのスイッチング素子を用いて構成す
ることができる。
１３は各トランジスタ回路４１〜４７の出力トランジス
タＴｒｚのエミッタ側に共通に直列に介挿した過電流検
出手段、例えば抵抗である。この過電流検出抵抗１３は
負荷が短絡した場合、直流電源Ｅにより出力トランジス
タＴｒｚのコレクタ、エミッタを通して流れる過電流を
電源として取り出すものであるから、回路構成にもよる
が出力トランジスタＴｒｚのコレクタ側に直列に介挿す
ることが可能である。
タＴｒｚのエミッタ側に共通に直列に介挿した過電流検
出手段、例えば抵抗である。この過電流検出抵抗１３は
負荷が短絡した場合、直流電源Ｅにより出力トランジス
タＴｒｚのコレクタ、エミッタを通して流れる過電流を
電源として取り出すものであるから、回路構成にもよる
が出力トランジスタＴｒｚのコレクタ側に直列に介挿す
ることが可能である。
点線で囲んだ部分１５はこの過電流検出抵抗１３の両端
に接続され、これに流れる過電流を検出するための過電
流検出回路である。この過電流検出回路１５は例えば過
電流検出抵抗１３の電圧を分割する抵抗１６及び抵抗２
０と、この抵抗２０の両端の電圧が所定電圧に達した際
、オンになるスイッチング素子、例えば、サイリスク１
８と、このサイリスク１８のオンにより発光する発光素
子、例えば発光ダイオード１９とよりなる。そして抵抗
１６と抵抗２０の直列回路は過電流検出抵抗１３に並列
に接続され、サイリスク１８のゲートとカソードは抵抗
２０の両端に接続され、発光ダイオード１９はサイリス
タ１８のアノード側に直列に接続されている。
に接続され、これに流れる過電流を検出するための過電
流検出回路である。この過電流検出回路１５は例えば過
電流検出抵抗１３の電圧を分割する抵抗１６及び抵抗２
０と、この抵抗２０の両端の電圧が所定電圧に達した際
、オンになるスイッチング素子、例えば、サイリスク１
８と、このサイリスク１８のオンにより発光する発光素
子、例えば発光ダイオード１９とよりなる。そして抵抗
１６と抵抗２０の直列回路は過電流検出抵抗１３に並列
に接続され、サイリスク１８のゲートとカソードは抵抗
２０の両端に接続され、発光ダイオード１９はサイリス
タ１８のアノード側に直列に接続されている。
コンデンサ１７はサイリスクがノイズで誤動作するのを
防止するためのものである。
防止するためのものである。
点線で囲んだ部分２１は過電流検出回路１５の出力によ
り作動する遮断回路である。この遮断回路２１は例えば
サイリスク１８のオンによりオンになる第１スイツチン
グ素子、例えばＰＮＰ形の第１トランジスタ２２と、こ
の第１トランジスタ２２のオンによりオンになる第２ス
イツチング素子、例えばＮＰＮ形の第２トランジスタ２
３と、抵抗２４〜２９と、ダイオード３２とよりなる。
り作動する遮断回路である。この遮断回路２１は例えば
サイリスク１８のオンによりオンになる第１スイツチン
グ素子、例えばＰＮＰ形の第１トランジスタ２２と、こ
の第１トランジスタ２２のオンによりオンになる第２ス
イツチング素子、例えばＮＰＮ形の第２トランジスタ２
３と、抵抗２４〜２９と、ダイオード３２とよりなる。
そして抵抗２４７２５の直列回路は過電流検出回路１５
の発光ダイオード１９と電源端子５との間に接続され、
第１トランジスタ２２のベースは抵抗２４と２５の接続
点に接続され、そのエミッタと電源端子５の間にはダイ
オード３２が、エミッタとアースの間には抵抗２Ｂが接
続されていると共に、そのコレクタとアースの間には抵
抗２６．２７の直列回路が接続されている。また第２ト
ランジスタ２３のベースとエミッタは抵抗２７の両端に
接続され、そのコレクタは抵抗２９を介して電源端子５
に接続されている。
の発光ダイオード１９と電源端子５との間に接続され、
第１トランジスタ２２のベースは抵抗２４と２５の接続
点に接続され、そのエミッタと電源端子５の間にはダイ
オード３２が、エミッタとアースの間には抵抗２Ｂが接
続されていると共に、そのコレクタとアースの間には抵
抗２６．２７の直列回路が接続されている。また第２ト
ランジスタ２３のベースとエミッタは抵抗２７の両端に
接続され、そのコレクタは抵抗２９を介して電源端子５
に接続されている。
３０はこの遮断回路２１の出力、すなわち第２トランジ
スタ２３のオンによりオフになり各ホトトランジスタ１
２１〜１２１による信号入力回路を開放するための開放
用スイッチング素子、例えばＮＰＮ形トランジスタであ
る。この開放用スイッチングトランジスタ３０のコレク
タ・エミッタは各信号入力回路のホトトランジスタ１２
１〜１２７のエミッタとアースの間に共通に直列に介挿
されているとともに、該スイッチングトランジスタ３０
のベースとエミッタはそれぞれ遮断回路２１の第２トラ
ンジスタ２３のコレクタとエミッタに接続されており、
該開放用スイッチングトランジスタ３０がオフになった
とき各ホトトランジスタ１２１〜１２１による信号入力
回路を開放する構成になっている。
スタ２３のオンによりオフになり各ホトトランジスタ１
２１〜１２１による信号入力回路を開放するための開放
用スイッチング素子、例えばＮＰＮ形トランジスタであ
る。この開放用スイッチングトランジスタ３０のコレク
タ・エミッタは各信号入力回路のホトトランジスタ１２
１〜１２７のエミッタとアースの間に共通に直列に介挿
されているとともに、該スイッチングトランジスタ３０
のベースとエミッタはそれぞれ遮断回路２１の第２トラ
ンジスタ２３のコレクタとエミッタに接続されており、
該開放用スイッチングトランジスタ３０がオフになった
とき各ホトトランジスタ１２１〜１２１による信号入力
回路を開放する構成になっている。
本実施例では発光ダイオード７、〜７．を駆動する駆動
回路８１〜８７．ホトトランジスタ１２７〜１２７によ
る信号入力回路、過電流検出回路１５．トランジスタア
レイ１及び負荷１４７〜１４１等をユニット３１とし、
１０〜２０個のユニット３１を遮断回路２１と開放用ス
イッチングトランジスタ３０に共通に接続することがで
きる。
回路８１〜８７．ホトトランジスタ１２７〜１２７によ
る信号入力回路、過電流検出回路１５．トランジスタア
レイ１及び負荷１４７〜１４１等をユニット３１とし、
１０〜２０個のユニット３１を遮断回路２１と開放用ス
イッチングトランジスタ３０に共通に接続することがで
きる。
またホトトランジスタ１２＋〜１２１による信号入力回
路、過電流検出抵抗１３．過電流検出回路１５、遮断回
路２１及び開放用スイッチングトランジスタ３０等は各
トランジスタ回路４１〜４７ごとに設けてもよい。
路、過電流検出抵抗１３．過電流検出回路１５、遮断回
路２１及び開放用スイッチングトランジスタ３０等は各
トランジスタ回路４１〜４７ごとに設けてもよい。
次にその作用を説明する。駆動回路８１の入力信号が１
になると、駆動回路８１がオンになり、発光ダイオード
７１に電流が流れて発光する。また入力信号が０になる
と駆動回路８１がオフになり、発光ダイオード７Ｉに電
流が流れなくなって消光する。
になると、駆動回路８１がオンになり、発光ダイオード
７１に電流が流れて発光する。また入力信号が０になる
と駆動回路８１がオフになり、発光ダイオード７Ｉに電
流が流れなくなって消光する。
発光時は発光ダイオード７、よりの光入力によってホト
トランジスタ１２１がオンになり開放用スイッチングト
ランジスタ３０はオンになっているから、ホトトランジ
スタ１２□のコレクタは０レベルになる。また消光時は
発光ダイオード７１よりの光入力がないのでホトトラン
ジスタ１２＋がオフになり、そのコレクタはルベルにな
る。
トランジスタ１２１がオンになり開放用スイッチングト
ランジスタ３０はオンになっているから、ホトトランジ
スタ１２□のコレクタは０レベルになる。また消光時は
発光ダイオード７１よりの光入力がないのでホトトラン
ジスタ１２＋がオフになり、そのコレクタはルベルにな
る。
すなわち、入力信号１ ．０は発光ダイオードの発光、
消光によって光信号１．０に変換されて送信され、この
光信号１ 、Ｏはホトトランジスタ１２７のオン、オ
フにより電気信号０．１に変換されこの電気信号０．１
はトランジスタ回路４７に入力する。トランジスタ回路
４１の入力端子２７の信号が０のときはこのＯレベルの
信号で１段目のトランジスタＴｒＩ がオフになってそ
の出力はルヘルになり、２段目の出力トランジスタＴｒ
ｚがこの］レベルの信号でオンになる。また入力端子２
７の信号が１のときはこのルベルの信号で１段目のトラ
ンジスタＴｒｌがオンになり、２段目の出力トランジス
タＴｒｔがオフになる。負荷１４７はこの出力トランジ
スタＴｒｇのオン、オフに応じ”ご動作し停止すること
になる。
消光によって光信号１．０に変換されて送信され、この
光信号１ 、Ｏはホトトランジスタ１２７のオン、オ
フにより電気信号０．１に変換されこの電気信号０．１
はトランジスタ回路４７に入力する。トランジスタ回路
４１の入力端子２７の信号が０のときはこのＯレベルの
信号で１段目のトランジスタＴｒＩ がオフになってそ
の出力はルヘルになり、２段目の出力トランジスタＴｒ
ｚがこの］レベルの信号でオンになる。また入力端子２
７の信号が１のときはこのルベルの信号で１段目のトラ
ンジスタＴｒｌがオンになり、２段目の出力トランジス
タＴｒｔがオフになる。負荷１４７はこの出力トランジ
スタＴｒｇのオン、オフに応じ”ご動作し停止すること
になる。
要約すれば、この装置全体の入力端子９１〜９．の信号
が１のとき負荷１４１は動作し、０のとき負荷１４１は
停止することになる。
が１のとき負荷１４１は動作し、０のとき負荷１４１は
停止することになる。
その他の負荷１４□〜１４７の動作、停止を行う場合も
全（同様に説明することができ、また複数の負荷を同時
に動作させたり、停止させたりする場合も全く同様であ
る。
全（同様に説明することができ、また複数の負荷を同時
に動作させたり、停止させたりする場合も全く同様であ
る。
いま、負荷１４＋が短絡すると、過電流が直流電源Ｅに
よりトランジスタ回路４、の出力トランジスタＴｒｚの
コレクタ（出力端子）３１．エミッタ（グランド端子）
６及び過電流検出抵抗１３を経てアースに流れる。この
過電流検出抵抗１３に流れる過電流は過電流検出回路１
５によって検出され、これより作動信号を出力する。
よりトランジスタ回路４、の出力トランジスタＴｒｚの
コレクタ（出力端子）３１．エミッタ（グランド端子）
６及び過電流検出抵抗１３を経てアースに流れる。この
過電流検出抵抗１３に流れる過電流は過電流検出回路１
５によって検出され、これより作動信号を出力する。
すなわち、過電流検出抵抗１３に過電流が流れると、こ
れに発生する電圧が抵抗１６及び抵抗２０によって分割
され、抵抗２０の両端の電圧すなわちサイリスク１８の
ゲート、カソード間の電圧が急速に上昇する。その電圧
が所定電圧に達すると、サイリスタ１８がオンになる。
れに発生する電圧が抵抗１６及び抵抗２０によって分割
され、抵抗２０の両端の電圧すなわちサイリスク１８の
ゲート、カソード間の電圧が急速に上昇する。その電圧
が所定電圧に達すると、サイリスタ１８がオンになる。
その結果、作動電流が直流電源已により遮断回路２１の
抵抗２４７２５及び過電流検出回路１５の発光ダイオー
ド１９．サイリスク１８を経てアースに流れる。この作
動電流（過電流検出回路１５の出力）により発光ダイオ
ード１９が発光し、短絡が発生したことを知らせる。
抵抗２４７２５及び過電流検出回路１５の発光ダイオー
ド１９．サイリスク１８を経てアースに流れる。この作
動電流（過電流検出回路１５の出力）により発光ダイオ
ード１９が発光し、短絡が発生したことを知らせる。
またこの作動電流により遮断回路２１が作動する。
すなわち作動電流により抵抗２４に発生する電圧が第１
トランジスタ２２のベース、エミッタ間に加わり、これ
をオンにする。この第１トランジスタ２２がオンになる
と、電流が直流電源Ｅによりダイオード３２７該第１ト
ランジスタ２２のエミッタ、コレクタ及び抵抗２６．２
７を経てアースに流れ、抵抗２７に発生する電圧が第２
トランジスタ２３のベース。
トランジスタ２２のベース、エミッタ間に加わり、これ
をオンにする。この第１トランジスタ２２がオンになる
と、電流が直流電源Ｅによりダイオード３２７該第１ト
ランジスタ２２のエミッタ、コレクタ及び抵抗２６．２
７を経てアースに流れ、抵抗２７に発生する電圧が第２
トランジスタ２３のベース。
エミッタ間に加わり、これをオンにする。このオンによ
り開放用スイッチングトランジスタ３０のベース、エミ
ッタ間が短絡してこれをオフにする。
り開放用スイッチングトランジスタ３０のベース、エミ
ッタ間が短絡してこれをオフにする。
このトランジスタ３０のオフによりホトトランジスタ１
２１〜１２７による信号入力回路が開かれて各ホトトラ
ンジスタ１２＋〜１２１がオフになる。このオフにより
各ホトトランジスタ１２１〜１２１のコレクタがルベル
になり、各トランジスタ回路４１〜４、の入力端子２７
〜２１の信号がルベルとなる。このルベルで各トランジ
スタ回路４１〜４７の１段目のトランジスタＴｒ＋がオ
ンになり、２段目の出力トランジスタＴｒ、がオフにな
る。このオフによりそれまでトランジスタ回路４、の２
段目の出力トランジスタＴｒ、のコレクタ、エミッタを
通して流れていた過電流が流れなくなり、その結果、２
段目の出力トランジスタＴｒｚを過電流から保護するこ
とができる。
２１〜１２７による信号入力回路が開かれて各ホトトラ
ンジスタ１２＋〜１２１がオフになる。このオフにより
各ホトトランジスタ１２１〜１２１のコレクタがルベル
になり、各トランジスタ回路４１〜４、の入力端子２７
〜２１の信号がルベルとなる。このルベルで各トランジ
スタ回路４１〜４７の１段目のトランジスタＴｒ＋がオ
ンになり、２段目の出力トランジスタＴｒ、がオフにな
る。このオフによりそれまでトランジスタ回路４、の２
段目の出力トランジスタＴｒ、のコレクタ、エミッタを
通して流れていた過電流が流れなくなり、その結果、２
段目の出力トランジスタＴｒｚを過電流から保護するこ
とができる。
その他の負荷１４□〜１４７が短絡した場合も、また複
数の負荷が同時に短絡した場合も全く同様に説明するこ
とができる。
数の負荷が同時に短絡した場合も全く同様に説明するこ
とができる。
また、トランジスタ回路４７〜４７の出力トランジスタ
Ｔｒｔの保護に適した電流値でそれぞれの出力トランジ
スタＴ ｒ ｚをオフにして過電流を遮断するためには
過電流が出力トランジスタＴｒ、の保護に適した電流値
になったとき、過電流検出回路１５を動作、換言すれば
サイリスク１８をオンにすればよい。過電流検出回路１
５では過電流検出手段１３によって得られた電圧が抵抗
１６と抵抗２０で分割され、抵抗２０の両端の電圧がサ
イリスタ１８のゲートとカソード間に加わるので、ゲー
トトリガ電圧が常に一定であるとすると、抵抗１６．抵
抗２０の比率を変えることにより、過電流が出力トラン
ジスタＴｒｔの保護に適した電流値になった時、過電流
検出抵抗１３の電圧でサイリスク１８をオンにすること
ができる。換言すれば、抵抗１６．抵抗２０の値により
、過電流検出回路１５の動作電流値を出力トランジスタ
Ｔｒ！の保護に適した電流値に設定することができるの
で、常に出力トランジスタＴｒｚの許容電流に応じた最
適条件で出力トランジスタＴｒｚを保護することができ
る。
Ｔｒｔの保護に適した電流値でそれぞれの出力トランジ
スタＴ ｒ ｚをオフにして過電流を遮断するためには
過電流が出力トランジスタＴｒ、の保護に適した電流値
になったとき、過電流検出回路１５を動作、換言すれば
サイリスク１８をオンにすればよい。過電流検出回路１
５では過電流検出手段１３によって得られた電圧が抵抗
１６と抵抗２０で分割され、抵抗２０の両端の電圧がサ
イリスタ１８のゲートとカソード間に加わるので、ゲー
トトリガ電圧が常に一定であるとすると、抵抗１６．抵
抗２０の比率を変えることにより、過電流が出力トラン
ジスタＴｒｔの保護に適した電流値になった時、過電流
検出抵抗１３の電圧でサイリスク１８をオンにすること
ができる。換言すれば、抵抗１６．抵抗２０の値により
、過電流検出回路１５の動作電流値を出力トランジスタ
Ｔｒ！の保護に適した電流値に設定することができるの
で、常に出力トランジスタＴｒｚの許容電流に応じた最
適条件で出力トランジスタＴｒｚを保護することができ
る。
短絡が発生すると速やかに電源を開放するが、短絡が一
時的なものであるかどうかを確かめるため電源を再投入
し、短絡が一時的なものであるときは負荷１４１〜１４
７が再起動する。短絡が一時的なものでないときは再び
遮断動作が行われ、その原因を究明して取り除いた後、
負荷１４７〜１４７を再起動することになる。
時的なものであるかどうかを確かめるため電源を再投入
し、短絡が一時的なものであるときは負荷１４１〜１４
７が再起動する。短絡が一時的なものでないときは再び
遮断動作が行われ、その原因を究明して取り除いた後、
負荷１４７〜１４７を再起動することになる。
上述の説明により明らかなように本発明によれば、複数
のトランジスタ回路４Ｉ〜４７よりなり、各トランジス
タ回路４１〜４７はそれぞれの出力トランジスタＴｒｚ
のコレクタとエミッタ間に直流電源Ｅを介して負荷１４
７〜１４７が接続され、各トランジスタ回路４１〜４７
の入力レベルが０．１のときそれぞれ各出力トランジス
タＴｒｙがオン、オフになる構成となっているトランジ
スタアレイ１において、各トランジスタ回路４７〜４７
の入力端子２７〜２７とアース間に接続されたスイッチ
ング素子１２１〜１２７により構成され入力信号が１．
０のときそれぞれ各トランジスタ回路４１〜４７の入力
レベルを０．１とする複数の信号入力回路と、各トラン
ジスタ回路４、〜４７の出力トランジスタＴｒｚのエミ
ッタまたはコレクタ側に共通または別々に直列に介挿さ
れた１つまたは複数の過電流検出手段１３と、この１つ
または複数の過電流検出手段１３の両端に接続され、こ
れに流れる過電流を検出するための１つまたは複数の過
電流検出回路１５と、この１つまたは複数の過電流検出
回路１５の出力により作動する１つまたは複数の遮断回
路２１と、この１つまたは複数の遮断回路２１の出力に
よりオフになり各スイッチング素子１２１〜１２１によ
る信号入力回路を開放するだめの１つまたは複数の開放
用スイ・ノチング素子３０とよりなるので、 トランジスタアレイを構成するトランジスタ回路の負荷
が短絡した時、その出力トランジスタＴｒｔに流れる過
電流を過電流検出手段１３を通して過電流検出回路１５
で検出し、その出力により、遮断回路２１を作動させて
開放Ｕイツチング素子３０をオフにさせ、トランジスタ
回路の入力端に接続されたスイッチング素子による信号
入力回路を直ちに開放し、出力トランジスタＴｒ２を速
やかにオフにして過電流を遮断し出力トランジスタＴｒ
ｚを過電流から保護することができる。
のトランジスタ回路４Ｉ〜４７よりなり、各トランジス
タ回路４１〜４７はそれぞれの出力トランジスタＴｒｚ
のコレクタとエミッタ間に直流電源Ｅを介して負荷１４
７〜１４７が接続され、各トランジスタ回路４１〜４７
の入力レベルが０．１のときそれぞれ各出力トランジス
タＴｒｙがオン、オフになる構成となっているトランジ
スタアレイ１において、各トランジスタ回路４７〜４７
の入力端子２７〜２７とアース間に接続されたスイッチ
ング素子１２１〜１２７により構成され入力信号が１．
０のときそれぞれ各トランジスタ回路４１〜４７の入力
レベルを０．１とする複数の信号入力回路と、各トラン
ジスタ回路４、〜４７の出力トランジスタＴｒｚのエミ
ッタまたはコレクタ側に共通または別々に直列に介挿さ
れた１つまたは複数の過電流検出手段１３と、この１つ
または複数の過電流検出手段１３の両端に接続され、こ
れに流れる過電流を検出するための１つまたは複数の過
電流検出回路１５と、この１つまたは複数の過電流検出
回路１５の出力により作動する１つまたは複数の遮断回
路２１と、この１つまたは複数の遮断回路２１の出力に
よりオフになり各スイッチング素子１２１〜１２１によ
る信号入力回路を開放するだめの１つまたは複数の開放
用スイ・ノチング素子３０とよりなるので、 トランジスタアレイを構成するトランジスタ回路の負荷
が短絡した時、その出力トランジスタＴｒｔに流れる過
電流を過電流検出手段１３を通して過電流検出回路１５
で検出し、その出力により、遮断回路２１を作動させて
開放Ｕイツチング素子３０をオフにさせ、トランジスタ
回路の入力端に接続されたスイッチング素子による信号
入力回路を直ちに開放し、出力トランジスタＴｒ２を速
やかにオフにして過電流を遮断し出力トランジスタＴｒ
ｚを過電流から保護することができる。
しかも過電流検出回路１５の動作電流値を出力トランジ
スタＴｒ、の保護に適した電流値に設定することにより
常に出力トランジスタＴｒｚの許容電流に応じた最適条
件で出力トランジスタＴｒｚを保護することができる効
果を奏する。また短絡が一時的なものであるときは電源
を再投入することにより負荷を再起動することができる
。更に過電流検出回路１５に発光素子による表示手段や
ブザー等による警報手段を設けることにより短絡を知る
ことができる利点もある。
スタＴｒ、の保護に適した電流値に設定することにより
常に出力トランジスタＴｒｚの許容電流に応じた最適条
件で出力トランジスタＴｒｚを保護することができる効
果を奏する。また短絡が一時的なものであるときは電源
を再投入することにより負荷を再起動することができる
。更に過電流検出回路１５に発光素子による表示手段や
ブザー等による警報手段を設けることにより短絡を知る
ことができる利点もある。
第１図は本発明装置の一実施例を示す回路図、第２図は
第１図におけるトランジスタアレイを構成するトランジ
スタ回路の一例を示す接続図である。 １・・・・・・トランジスタアレイ、２７〜２７・・・
・・・入力端子、３．〜３７・・・・・・出力端子、４
Ｉ〜４７・・・・・・トランジスタ回路、５・・・・・
・電源端子、６・・・・・・グランド端子、１２７〜１
２７・・・・・・信号入力回路を構成するホトトランジ
スタ（スイッチング素子）、１３・・・・・・過電流検
出抵抗（手段）、１４７〜１４７・・・・・・負荷、１
５・・・・・・過電流検出回路、２１・・・・・・遮断
回路、３０・・・・・・開放用スイッチングトランジス
タ（スイッチング素子）。 １＞
第１図におけるトランジスタアレイを構成するトランジ
スタ回路の一例を示す接続図である。 １・・・・・・トランジスタアレイ、２７〜２７・・・
・・・入力端子、３．〜３７・・・・・・出力端子、４
Ｉ〜４７・・・・・・トランジスタ回路、５・・・・・
・電源端子、６・・・・・・グランド端子、１２７〜１
２７・・・・・・信号入力回路を構成するホトトランジ
スタ（スイッチング素子）、１３・・・・・・過電流検
出抵抗（手段）、１４７〜１４７・・・・・・負荷、１
５・・・・・・過電流検出回路、２１・・・・・・遮断
回路、３０・・・・・・開放用スイッチングトランジス
タ（スイッチング素子）。 １＞
Claims (1)
- 複数のトランジスタ回路４＿１〜４＿７よりなり、各ト
ランジスタ回路４＿１〜４＿７はそれぞれの出力トラン
ジスタＴｒ＿２のコレクタとエミッタ間に直流電源Ｅを
介して負荷１４＿１〜１４＿７が接続され、各トランジ
スタ回路４＿１〜４＿７の入力レベルが０、１のときそ
れぞれ各出力トランジスタＴｒ＿２がオン、オフになる
構成となっているトランジスタアレイ１において、各ト
ランジスタ回路４＿１〜４＿７の入力端子２＿１〜２＿
７とアース間に接続されたスイッチング素子１２＿１〜
１２＿７により構成され入力信号が１、０のときそれぞ
れ各トランジスタ回路４＿１〜４＿７の入力レベルを０
、１とする複数の信号入力回路と、各トランジスタ回路
４＿１〜４＿７の出力トランジスタＴｒ＿２のエミッタ
又はコレクタ側に共通又は別々に直列に介挿された１つ
又は複数の過電流検出手段１３と、この１つ又は複数の
過電流検出手段１３の両端に接続され、これに流れる過
電流を検出するための１つ又は複数の過電流検出回路１
５と、この１つ又は複数の過電流検出回路１５の出力に
より作動する１つ又は複数の遮断回路２１と、この１つ
又は複数の遮断回路２１の出力によりオフになり各スイ
ッチング素子１２＿１〜１２＿７による信号入力回路を
開放するための１つ又は複数の開放用スイッチング素子
３０とよりなるトランジスタアレイの出力短絡保護装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141222A JPS6120422A (ja) | 1984-07-06 | 1984-07-06 | トランジスタアレイの出力短絡保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59141222A JPS6120422A (ja) | 1984-07-06 | 1984-07-06 | トランジスタアレイの出力短絡保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120422A true JPS6120422A (ja) | 1986-01-29 |
Family
ID=15286961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59141222A Pending JPS6120422A (ja) | 1984-07-06 | 1984-07-06 | トランジスタアレイの出力短絡保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120422A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395721A (ja) * | 1986-10-13 | 1988-04-26 | Mitsubishi Electric Corp | 負荷開閉装置の保護回路 |
| JPS6395720A (ja) * | 1986-10-13 | 1988-04-26 | Mitsubishi Electric Corp | 負荷開閉装置の保護回路 |
| US6753066B2 (en) | 1997-02-20 | 2004-06-22 | Mannington Mills Of Delaware, Inc. | Surface coverings having a natural appearance and methods to make a surface covering having a natural appearance |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810885U (ja) * | 1971-06-17 | 1973-02-07 |
-
1984
- 1984-07-06 JP JP59141222A patent/JPS6120422A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810885U (ja) * | 1971-06-17 | 1973-02-07 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395721A (ja) * | 1986-10-13 | 1988-04-26 | Mitsubishi Electric Corp | 負荷開閉装置の保護回路 |
| JPS6395720A (ja) * | 1986-10-13 | 1988-04-26 | Mitsubishi Electric Corp | 負荷開閉装置の保護回路 |
| US6753066B2 (en) | 1997-02-20 | 2004-06-22 | Mannington Mills Of Delaware, Inc. | Surface coverings having a natural appearance and methods to make a surface covering having a natural appearance |
| US7014802B1 (en) | 1997-02-20 | 2006-03-21 | Mannington Mills, Of Delaware, Inc. | Methods to make a surface covering having a natural appearance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396117A (en) | Semiconductor device with independent over-current and short-circuit protection | |
| US5245523A (en) | Power delivery circuit with current detection | |
| JPH0237234Y2 (ja) | ||
| JPH0510522Y2 (ja) | ||
| EP1356524B1 (en) | Esd protection devices | |
| KR920000680B1 (ko) | 과부하 및 단락전류에 대한 집적회로 보호장치 | |
| US4931778A (en) | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits | |
| US4375073A (en) | Dual-monitoring protection circuit for switching transistor | |
| US5091818A (en) | Overvoltage protecting circuit | |
| US4876620A (en) | Protection devices and arrangements for telephone lines | |
| JPS6120422A (ja) | トランジスタアレイの出力短絡保護装置 | |
| HU202688B (en) | Circuit arrangement for the power amplification | |
| JP2814160B2 (ja) | 発光ダイオードの断線及び短絡故障検出回路 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
| JPH09321598A (ja) | 検出スイッチ | |
| JP3401827B2 (ja) | ２極性出力回路 | |
| JP3123319B2 (ja) | 異常報知回路及び温度検出回路 | |
| KR900005088Y1 (ko) | 소형모우터용 과부하 보호회로 | |
| JPS62116004A (ja) | ドライバ | |
| JPH05137233A (ja) | サージ保護回路 | |
| JP2001128370A (ja) | 電源逆接続保護回路 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| KR930001376Y1 (ko) | 저 전력손실 전원쇼트 보호회로 | |
| JP3235375B2 (ja) | パワ−素子駆動装置 |