JPS6395721A - 負荷開閉装置の保護回路 - Google Patents

負荷開閉装置の保護回路

Info

Publication number
JPS6395721A
JPS6395721A JP61241255A JP24125586A JPS6395721A JP S6395721 A JPS6395721 A JP S6395721A JP 61241255 A JP61241255 A JP 61241255A JP 24125586 A JP24125586 A JP 24125586A JP S6395721 A JPS6395721 A JP S6395721A
Authority
JP
Japan
Prior art keywords
load
circuit
voltage
current
semiconductor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61241255A
Other languages
English (en)
Other versions
JPH061893B2 (ja
Inventor
Yutaka Yamaura
山浦 豊
Takashi Nakamura
隆 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61241255A priority Critical patent/JPH061893B2/ja
Publication of JPS6395721A publication Critical patent/JPS6395721A/ja
Publication of JPH061893B2 publication Critical patent/JPH061893B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば半導体スイッチング素子を用いた負
荷開閉装置の保護回路、特に過負荷電流に対する保護に
関するものである。
〔従来の技術〕
第5図は従来の負荷開閉装置を示す回路図であり、図に
おいて(1)は例えばマイコン等で構成された制御回路
、(2a)〜(2d)は例えばトランジスタからなる半
導体スイッチング素子、(3a)〜(3d)は制御回路
(1)と複数の半導体スイッチング素子(2a) 〜(
2d)とを接続する信号線、(4a) 〜(4d)は各
半導体スイッチング素子(2a)〜(2d)に接続され
た負荷である。(5)は各負荷(4a)〜(4d)に電
力を供給する電源、(B)は速断ヒニーズ等が用いられ
ている保護素子である。なお、図においては半導体スイ
ッチング素子(2a)〜(2d)の入力制御抵抗等ぼ省
略して示す。
次に、上記のように構成された従来の負荷開閉装置の動
作を説明する。まず、制御回路(1)で選択した作動す
べき負荷例えば負荷(4a)に接続した半導体スイッチ
ング素子(2a)に制御回路(1)から信号線(3a)
を介して高レベルの信号が送られ、半導体スイッチング
素子(2a)をオンとして負荷(4a)に電源(5)か
ら電力を供給する。次に負荷(4a)に供給[7ている
電力を遮断する場合は、半導体スイッチング素子(2a
)に制御回路(1)から送られている高1ノベルの信号
を低レベルの信号に変えて半導体スイッチング素子(2
a)をオフとする。
−上記のように負荷(4a)に電力か供給されていると
きになんらかの原因で負荷(4a)が短絡すると回路に
過電流が流れるがこの過電流により保護素子(6)が溶
断して半導体スイッチング素子(2a)が破損すること
を防止する。
〔発明が解決しようとする問題点〕
従来の負荷開閉装置の保護回路は上記のように1個の保
護素子(6)で構成されているため同じ特性の半導体ス
イッチング素子(2a)〜(2d)を用い、かつ同時に
2個以上の半導体スイッチング素子を動作させない場合
は保護素子(6)で各半導体スイッチング素子(2a)
〜(2d)を保護することができる。
しかし、2a以上の半導体スイッチング素子を同時に動
作させるときは、保護素子(6)の電流容量としては動
作すべき2個以上の半導体スイッチング素子に各々流れ
る電流の和以上のものを選択する必要があり、この電流
容量の保護素子りi3)を使用1.た場合には1個の半
導体スイッチング素子使用時の保護かなされないという
問題があった。
この発明はかかる問題点を解決するためになされたもの
であり、1個の半導体スイッチング素子の保護および2
個以」二の半導体スイッチング素子の保護をともに可能
とした負荷開閉装置の保護回路を得ることを目的とする
ものである。
〔問題点を解決するための手段〕
この発明に係る負荷開閉装置の保護回路は、複数個のス
イッチング回路に各々接続した負荷のあらかじめ判明し
ている各負荷電流に着目し、この各負荷電流に一定係数
を乗算して基準電圧を定め、各負荷ごとの基準電圧と実
際に流れる各負荷電流を変換した電圧とを比較I7、変
換した電圧が基準電圧を越えているときに、越えている
電圧性に相当する電流だけ負荷電流を制限するようにし
たものである。
〔作用〕
この発明においては、各負荷ごとに定めた基準電圧と各
負荷に実際に流れる負荷電流を変換した電圧とを比較し
変換した電圧が基準電圧を越えているときに負荷電流を
制限する。
〔実施例〕
第1図は、この発明の一実施例を示す回路図であり、図
において(1) 、 (2a)〜(2d)、 (3a)
〜(3d)。
(4a)〜(4d)及び(5)は上記第5図に示した従
来例と全く同じものである。(7)は電源(5)と負荷
(4a) 〜(4d)間に接続し、各負荷(4a) 〜
(4d)に流れる負荷電流を制限する制限回路であり、
制限回路(7)は例えばトランジスタ(8)、ベース抵
抗(9)及びトランジスタ(8)のベースにコレクタを
接続したトランジスタ(lO)からなる。(11)は例
えばトランジスタからなる半導体スイッチング素子(2
a)〜(2d)を介して各負荷(4a)〜(4d)に流
れる負荷電流を電圧(’/n)に変換する抵抗、(12
)は制御回路(1)から出力される各負荷電流に応じて
定められた基準電圧のデジタル信号をアナログ信号(E
n)に変換するD/Aコンバータ、(13)は各基準電
圧(En)と各負荷電流を抵抗(11)により変換した
電圧(Vn)とを比較し、両電圧の差分を増幅する差動
増幅回路である。
上記のように構成した負荷開閉装置の保護回路の動作を
説明するにあたり、第1図に示した負荷(4a)〜(4
d)は第2図の動作チャートに示すように負荷(4a)
が動作した一定時間(T)後に負荷(4b)。
負荷(4c)が動作し、その後負荷(4d)が動作する
ものとし、各負荷(4a)〜(4d)に流れる負荷電流
及び各負荷電流に対応した基準電圧を第1表のように定
める。
第1表 電流に対応した基準電圧(Ea)〜(Ed)の設定にあ
たっては各負荷抵抗のバラツキ等を考慮17、負荷(4
a) 〜(4d)に流れる負荷電流(Ia)〜(Id)
と抵抗(11)の抵抗値Rの積に一定係数を乗算して各
負荷電流と抵抗値Rの積より若干大きな値とする。
上記条件のもとてこの発明の保護回路の動作を第3図に
示すフローチャートに基いて説明する。
まず、スタート信号が制御回路(1)に入力されると(
ステップ30)制御回路(1)から第1の半導体スイッ
チング素子(2a)に信号線(3a)を介して高“信号
が送られ半導体スイッチング素子(2a)を導通させ、
電源(5)から制限回路(7)を介して負荷(4a)に
負荷電流(Ia)を流す。同時に、D/Aコンバータ(
12)から基準電圧(Ea)を得るために必要なディジ
タル信号が制御回路(1)からD/A凸ンバータ(12
)に入力される。D/Aコンバータ(12)はディジタ
ル信号をアナログ信号に変換して基準電圧(Ea)を差
動増幅回路(13)に出力する(ステップ31)。
次に差動増幅回路(13)において基準電圧(Ea)と
、抵抗(11)で生じる負荷電流(Ia)による電圧降
下Va−IaRを比較し、Va−Ea≦0であれば制御
回路(1)から半導体スイッチング素子(2a)に送ら
れた信号を“低“信号とするまで継続して負荷(4a)
に負荷電流(la)が流される(ステップ32)。この
状態で、もし負荷(4a)が何等かの原因で短絡状態と
なったりして過電流が流れVa−Ea>0となると差動
増幅回路(13)からVa−Eaに応じた差信号ΔEが
制限回路(7)に出力される(ステップ33)。制限回
路(7)では差信号ΔEをトランジスタ(工0)で増幅
し、電流制御用のトランジスタ(8)のベース電圧とし
て送られる。電流制御用のトランジスタ(8)のエミッ
タは上記ベース電圧に応じた電圧に制限され、負荷(4
a)の電源電圧が低下して半導体スイッチング素子(2
a)に流れる負荷電流が減少する(ステップ34)。
次に負荷(4b)と負荷(4c)を同時に動作させる場
合には上記と同様に制御回路(1)から半導体スイッチ
ング素子(2b)、 (2c)に信号線(3b)、 (
3c)を介して“高”信号が送られ半導体スイッチング
素子(2b)、 (2c)を導通させ、負荷(4b)、
 (4c)に各々負荷電流(lb)、 (lc)に対応
した基準電圧(Eb)、 (Ec)の合計電圧(En)
を出力するようなディジタル信号が制御回路(1)から
送られる。
差動増幅回路(13)はD/Aコンバータ(12)で出
力する合計の基準電圧En−Eb+Ecと負荷電流(I
b)、 (Ic)による抵抗(11)における電圧降下
Vn= (I b+I c)Rとを比較し、Vn−En
≦0であれば負荷(4b)、 (4c)の動作を継続す
る。また負荷(4b)、 (4c)のいずれか一方もし
くは両方に短絡等の原因で過電流が流れVn−En>0
となれば上記負荷(4a)の場合と同様に負荷(4b)
、 (4c)の電源電圧が制御され半導体スイッチング
素子(2b)、 (2c)に流れる負荷電流が制限され
る。
負荷(4d)を動作する場合も上記各負荷の動作と同様
に半導体スイッチング素子(2d)の保護を図ることが
できる。
なお、上記実施例においては1個または複数個゛の半導
体スイッチング素子を動作させた場合について説明した
が、複数個の半導体スイッチング素子(2a)〜(2d
)を動作させた場合、この半導体スイッチング素子(2
a)〜(2d)のいずれかに負荷が接続されていないと
きには、第4図に示すように半導体スイッチング素子(
2a)〜(2d)のコレクタと制御回路(1)間に負荷
(4a)〜(4d)の接続の有無を検出する接続検出回
路(14)を設け、この接続検出回路(14)からの負
荷接続有無の信号によりD/Aコンバータ(12)から
出力する基準電圧(En)を修正することにより半導体
スイッチング素子(2a)〜(2d)の保護を図ること
ができる。
また上記各実施例では直流回路の例を示したが、半導体
スイッチング素子(2a)〜(2d)及び制限回路(7
)のトランジスタ(8)の代りにトライアックまたはサ
イリスタを使用することにより交流回路に適用すること
もできる。
〔発明の効果〕
この発明は以上説明したように複数のスイッチング回路
に各々負荷を接続した負荷開閉装置において、各負荷ご
とに定めた基準電圧と各負荷に実際に流れる負荷電流を
変換した電圧とを比較し、各スイッチング回路に過電流
が流れ負荷電流を変換した電圧が基準電圧を越えたとき
に過電流に応じて負荷の電源電圧を低下させスイッチン
グ回路に流れる負荷電流を制限するようにしたので、異
なる電流容量のスイッチング回路の保護を行なうことが
できる。
また、異なる電流容量のスイッチング回路に各々負荷を
接続して動作させてもその都度負荷電流に応じた基準電
圧を設定できるのでスイッチング回路を有効に保護する
ことができる効果を存する。
【図面の簡単な説明】
第1図はこの発明の実施例を示す回路図、第2図は上記
実施例の動作を示す波形図、第3図は上記実施例の動作
を示すフローチャート、第4図は他の実施例を示す回路
図、第5図は従来例を示す回路図である。 1・・・制御回路、2a〜2d・・・半導体スイッチン
グ素子、4a〜4d・・・負荷、5・・・電源、7・・
・制限回路、11・・・抵抗、12・・・D/Aコンバ
ータ、]3・・・差動増幅回路、14・・・接続検出回
路。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)複数個の負荷と、各負荷にそれぞれ直列接続され
    た複数個のスイッチング回路とを有する負荷開閉装置に
    おいて、 上記複数個のスイッチング回路に流れる電流を電圧に変
    換する電流電圧変換回路と、該電流電圧変換回路で得た
    電圧と、上記各負荷に応じてあらかじめ定められた基準
    電圧とを比較し、両電圧の差分を増幅する差動増幅回路
    と、該差動増幅回路の出力により負荷に流れる電流を制
    限する制限回路とを備えたことを特徴とする負荷開閉装
    置の保護回路。
JP61241255A 1986-10-13 1986-10-13 負荷開閉装置の保護回路 Expired - Lifetime JPH061893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61241255A JPH061893B2 (ja) 1986-10-13 1986-10-13 負荷開閉装置の保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61241255A JPH061893B2 (ja) 1986-10-13 1986-10-13 負荷開閉装置の保護回路

Publications (2)

Publication Number Publication Date
JPS6395721A true JPS6395721A (ja) 1988-04-26
JPH061893B2 JPH061893B2 (ja) 1994-01-05

Family

ID=17071518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61241255A Expired - Lifetime JPH061893B2 (ja) 1986-10-13 1986-10-13 負荷開閉装置の保護回路

Country Status (1)

Country Link
JP (1) JPH061893B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02176576A (ja) * 1988-12-28 1990-07-09 Toyota Motor Corp 間欠通電負荷の異常検出装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS498740U (ja) * 1972-04-26 1974-01-25
JPS5335392U (ja) * 1976-09-01 1978-03-28
JPS5850020A (ja) * 1981-09-19 1983-03-24 Omron Tateisi Electronics Co 短絡保護付定電圧回路
JPS58134529A (ja) * 1982-02-05 1983-08-10 Usac Electronics Ind Co Ltd トランジスタの異常検出方式
JPS59202726A (ja) * 1983-04-30 1984-11-16 Fujitsu Ltd スイツチング回路の保護方式
JPS6120422A (ja) * 1984-07-06 1986-01-29 Japan Steel Works Ltd:The トランジスタアレイの出力短絡保護装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS498740U (ja) * 1972-04-26 1974-01-25
JPS5335392U (ja) * 1976-09-01 1978-03-28
JPS5850020A (ja) * 1981-09-19 1983-03-24 Omron Tateisi Electronics Co 短絡保護付定電圧回路
JPS58134529A (ja) * 1982-02-05 1983-08-10 Usac Electronics Ind Co Ltd トランジスタの異常検出方式
JPS59202726A (ja) * 1983-04-30 1984-11-16 Fujitsu Ltd スイツチング回路の保護方式
JPS6120422A (ja) * 1984-07-06 1986-01-29 Japan Steel Works Ltd:The トランジスタアレイの出力短絡保護装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02176576A (ja) * 1988-12-28 1990-07-09 Toyota Motor Corp 間欠通電負荷の異常検出装置

Also Published As

Publication number Publication date
JPH061893B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
US6891736B2 (en) Multiphase DC/DC converter
JP3267189B2 (ja) 電力変換装置のデバイス定常電流バランス制御回路
JPH05336732A (ja) Igbtゲート回路
JP3367699B2 (ja) 過電流保護回路
US20200195004A1 (en) Current protection circuit and method for high voltage system
US4453193A (en) Overcurrent protection for push-pull circuits
US5737200A (en) Semiconductor device protection method
EP0528668A2 (en) Semiconductor protection against high energy transients
JPS6395721A (ja) 負荷開閉装置の保護回路
AU2020316661B2 (en) Overcurrent protection device for a direct current network
US4740723A (en) Semiconductor switch
JP3722649B2 (ja) 3レベルインバータ
JPS6395720A (ja) 負荷開閉装置の保護回路
JP2020167860A (ja) 処理回路および電源装置
JPH07115354A (ja) インテリジェントパワーモジュール
JPH05189065A (ja) 並列運転時の過電圧検出方式
CN220874215U (zh) 一种过流保护电路
KR100265668B1 (ko) 인버터 회로의 과전류 검출 회로
KR0167206B1 (ko) 전자식 회로 차단기의 과전류 차단 제어 장치
JPH0637452Y2 (ja) 電流−電圧変換器の入力保護回路
JPH0431613Y2 (ja)
JP2005027429A (ja) インバータ装置
SU970691A1 (ru) Транзисторный импульсный ключ
JPH0628916Y2 (ja) Pwmインバ−タの素子故障検出保護装置
JP2000112542A (ja) 定電圧回路