JP2004088675A - デジタルオーディオアンプの過負荷保護回路 - Google Patents
デジタルオーディオアンプの過負荷保護回路 Download PDFInfo
- Publication number
- JP2004088675A JP2004088675A JP2002249873A JP2002249873A JP2004088675A JP 2004088675 A JP2004088675 A JP 2004088675A JP 2002249873 A JP2002249873 A JP 2002249873A JP 2002249873 A JP2002249873 A JP 2002249873A JP 2004088675 A JP2004088675 A JP 2004088675A
- Authority
- JP
- Japan
- Prior art keywords
- load
- output
- digital audio
- transistor
- audio amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【目的】低コスト且つ両極性検出で過負荷状態に対して確実な保護動作が実現できるデジタルオーディオアンプの過負荷保護回路を提供する。
【構成】シャットダウン端子SDを備えるデジタルオーディオアンプ回路50に対する過負荷保護回路30は、出力端子OUTPUTと負荷R4間の出力電流検出抵抗R3と、R3とR4との抵抗比とバランスする直列接続の2つの抵抗R1、R2とダイオードD2で構成されるインピーダンスブリッジ10と、R4が小さい方向に変化してアンバランスとなった場合にのみ差信号Vs2が生じてオンするトランジスタQ2と、を有する過負荷検出回路8及び同様の過負荷検出回路9を備えて、正負両極性について負荷R4が過負荷状態になった場合にのみ、トランジスタQ2又はQ1のオンによって得られた検出信号Sがシャットダウン端子SDに入力されてパワー段のスイッチングトランジスタをオフさせる構成である。
【選択図】 図1
【構成】シャットダウン端子SDを備えるデジタルオーディオアンプ回路50に対する過負荷保護回路30は、出力端子OUTPUTと負荷R4間の出力電流検出抵抗R3と、R3とR4との抵抗比とバランスする直列接続の2つの抵抗R1、R2とダイオードD2で構成されるインピーダンスブリッジ10と、R4が小さい方向に変化してアンバランスとなった場合にのみ差信号Vs2が生じてオンするトランジスタQ2と、を有する過負荷検出回路8及び同様の過負荷検出回路9を備えて、正負両極性について負荷R4が過負荷状態になった場合にのみ、トランジスタQ2又はQ1のオンによって得られた検出信号Sがシャットダウン端子SDに入力されてパワー段のスイッチングトランジスタをオフさせる構成である。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、デジタルオーディオアンプ(Dクラスアンプとも称する。)の過負荷保護回路に関する。
【0002】
【従来の技術】
パワー段がデジタル(スイッチングモード)で動作して出力するデジタルオーディオアンプにおいては、出力端子が短絡されて出力電流が過大となった場合等に、パワー段のトランジスタ(パワーMOSFET等)が破壊しないように保護する必要がある。このような過負荷状態からトランジスタを保護する従来の過負荷保護回路方式として、図4に示されるデジタルオーディオアンプ60の回路図のように、パワー段のFET等のトランジスタXX1とXX2が個別部品で構成されている場合には、前記トランジスタXX1とXX2に直列に電流検出用抵抗R11、R12を接続してその電流値を電流検出回路A、Cによって電圧として検出し、所定の電流値を超えた場合にドライバ回路Bを制御してXX1とXX2をカットオフさせて動作を停止させ破壊から保護する構成の所謂最大許容電流値設定型が一般的である。
【0003】
【発明が解決しようとする課題】
しかしながら、上記従来の最大許容電流値設定型の過負荷保護回路では、下記(1)〜(3)の問題がある。
(1)電流検出用抵抗R11、R12は、スイッチング特性に悪影響するため、通常20mΩ以下の微小抵抗値(図4では10mΩ)を有する高価な特殊抵抗が必要となる。
(2)上記電流検出用抵抗R11、R12より検出される電圧が小さいのでトランジスタ1石では検出不能であり、電流検出回路A、Bに増幅器が必要となって複雑で高価となる。
(3)負荷(スピーカ)短絡の場合には、より小さい電流値で保護することが望ましいが、最大許容電流値以下では不可能である。
【0004】
本発明は上記事情に鑑みてなされたものであり、簡単で低コストな回路構成でありながら負荷であるスピーカが短絡する等の過負荷状態になった場合に、迅速にパワー段のトランジスタをカットオフさせて保護するデジタルオーディオアンプの過負荷保護回路を提供するものである。
【0005】
【課題を解決するための手段】
本発明は、入力レベルの切換でパワー段のスイッチングトランジスタを強制的にオフさせるシャットダウン端子SDを備えるデジタルオーディオアンプ回路50に対して、前記デジタルオーディオアンプ回路50のアナログ出力信号の出力端子OUTPUTと負荷R4との間に挿入された出力電流検出抵抗R3と、前記出力電流検出抵抗R3と前記負荷R4との抵抗比とバランスする直列接続の2つの抵抗R1、R2(R8、R7)とダイオードD2(D1)で構成されるインピーダンスブリッジ10(11)と、負荷インピーダンスR4が小さい方向に変化して抵抗比がアンバランスとなった場合にのみ前記インピーダンスブリッジ10(11)の中位点間に差信号VS2(VS1)が生じることによりオンさせるトランジスタQ2(Q1)と、を有し、検出信号Sを前記シャットダウン端子SDに入力する過負荷検出回路8(9)を、前記アナログ出力信号の正負両極性についてそれぞれ備えて、負荷インピーダンスR4が正常値よりも小さい過負荷状態になった場合にのみ前記アナログ出力信号の正負両極性の何れかについて前記トランジスタQ2(又はQ1)のオンによる駆動電流i1(又はi2)を電圧変換して得られた前記検出信号Sを前記シャットダウン端子SDに供給して前記パワー段のスイッチングトランジスタをオフさせることを特徴とするデジタルオーディオアンプの過負荷保護回路30を提供することにより、上記課題を達成する。
【0006】
【発明の実施の形態】
本発明に係るデジタルオーディオアンプの実施の形態について図面に基づいて説明する。
【0007】
図1は本発明に係る過負荷保護回路を付したデジタルオーディオアンプの回路図例である。図2は前記過負荷保護回路の動作波形を示すグラフである。図3は本発明に係る過負荷保護回路を付したデジタルオーディオアンプの検出特性例を示すグラフである。
【0008】
図1において、本発明に係るデジタルオーディオアンプの過負荷保護回路30は、入力レベルの切換でパワー段のスイッチングトランジスタを強制的にオフさせるシャットダウン端子SDを備えるデジタルオーディオアンプ回路50に対して、アナログ出力信号の出力端子OUTPUTと負荷R4(スピーカに相当)との間に挿入された出力電流検出抵抗R3と、前記出力電流検出抵抗R3と前記負荷R4との抵抗比とバランスする直列接続の2つの抵抗R1、R2(R8、R7)とダイオードD2(D1)で構成されるインピーダンスブリッジ10(11)と、負荷インピーダンスR4が小さい方向に変化して抵抗比がアンバランスとなった場合にのみ前記インピーダンスブリッジ10(11)の中位点間に差信号VS2(VS1)が生じることによりオンさせるトランジスタQ2(Q1)と、を有する過負荷検出回路8(9)を、前記アナログ出力信号の正負両極性についてそれぞれ備えて、負荷インピーダンスR4が正常値よりも小さい過負荷状態になった場合(例えば負荷であるスピーカが短絡した場合)にのみ前記アナログ出力信号の正負両極性の何れかについて前記トランジスタQ2(又はQ1)のオンによって流れる電流を抵抗R5で電圧変換して得られた検出信号S(ロジックのハイレベル)が前記シャットダウン端子SDに入力されて前記パワー段のスイッチングトランジスタをオフさせる構成である。
【0009】
ここに、上記デジタルオーディオアンプ回路50は、パワー段のスイッチングトランジスタ及びローパスフィルタを含めてIC化されており、その出力端子OUTPUTには増幅され高周波成分が除去されたアナログ出力信号(オーディオ信号)が出力される。そしてこのICにはシャットダウン端子SDが設けられていて、例えば外部よりロジックのハイレベルを入力すると、最優先でパワー段のトランジスタをオフさせて出力が停止するようになっている。なお、本明細書における上記シャットダウン端子SDはこのような機能を有する端子(回路内部端子、外部端子を問わない。)一般を意味する。
【0010】
次に、上記過負荷保護回路30の動作を図1を基に詳述する。
【0011】
先ず、アナログ出力信号の正極性時における過負荷検出回路8として、抵抗R1とR2及び前記出力電流検出抵抗R3と負荷R4は出力端子OUTPUTとGND間に出力されるアナログ出力信号に対してインピーダンスブリッジを構成している。
【0012】
R1/R2=R3/R4がブリッジのバランス条件であり、このときは出力信号OUTPUTの出力電圧VOUTのレベルに関係なく、トランジスタQ2のベース−エミッタ間には差信号VS2は現れないが、負荷R4の短絡等の過負荷状態となってアナログ出力信号の出力電圧VOUTが所定許容範囲を超えて正に振れたとき、差信号VS2(例えば0.5V以上)が現れてトランジスタQ2がこれを検出してコレクタ電流が流れる。
【0013】
一例として、抵抗R1=R5=200Ω、抵抗R2=8kΩ、出力電流検出抵抗R3=0.2Ωとすると、負荷R4=8Ω(スピーカ)がバランス条件となる。
【0014】
更に、アナログ出力信号の負極性時における過負荷検出回路9として、抵抗R8とR7及びR3とR4は出力端子OUTPUTとGND間に出力されるアナログ出力信号に対してインピーダンスブリッジを構成している。
【0015】
R8/R7=R3/R4がこのブリッジのバランス条件であり、このときは出力信号OUTPUTの出力電圧VOUTのレベルに関係なく、トランジスタQ1のベース−エミッタ間には差信号VS1は現れないが、負荷R4短絡等の過負荷状態となってアナログ出力信号の出力電圧VOUTが所定許容範囲を超えて負に振れたとき、差信号VS1が現れてQ1がこれを検出してコレクタ電流が流れる。
【0016】
図2に過負荷検出回路8、9の動作波形及びアナログ出力信号の出力電圧VOUTと出力電流IOUTが示されている。なお、過負荷検出回路9側の出力電流検出抵抗R3とトランジスタQ1のエミッタの間に抵抗R6が挿入されているが、この抵抗R6はトランジスタQ1とQ2の検出電圧・電流変換比率を同じにするためのもので、抵抗R3は0.2Ω程度と小さいので無視できるため、ほぼR6=R1とすればよい。
【0017】
ところで、ここまでは説明を簡単にするため、ダイオードD1、D2を短絡して考えているが、この場合にはブリッジのバランスは負荷R4がバランス条件より大きくても小さくても崩れて差信号VS1、VS2が現れるのであり、負荷インピーダンスR4が小さくなる場合にはダイオードD1、D2は不要であるが、逆に負荷インピーダンスR4が大きくなる場合にも差信号が現れてこれが検出されるという不具合が生じる(デジタルオーディオアンプ回路50の出力をオフさせる必要は無い)。これを防ぐのがダイオードD1、D2である。
【0018】
上記ダイオードD1はスピーカが外れた場合等、負荷が軽くて信号が正に振れたとき、不要な差信号VS1が現れるのを防ぐものであり、上記ダイオードD2は負荷が軽くて信号が負に振れたとき、不要な差言号VS2が現れるのを防ぐものである。
【0019】
以上により、図3の検出特性のグラフが示すように、上述の一例の場合の負荷短絡の状態では、約4Aの出力電流でアナログ出力信号が正負どちらに振れた場合でも負荷短絡が検出され(両極性検出)、±Vccを48Vとすると、R4=8Ω負荷の場合には±約6A、R4=6Ω負荷ならば±8A(これらは、電源電圧と負荷インピーダンスで決まる値)という出力電流が出力できることになる。ブリッジのバランス条件を変えれば、これらの検出特性を変えることができるのは言うまでもない。
【0020】
次に、図1において、上記過負荷検出回路8のトランジスタQl又は過負荷検出回路9のトランジスタQ2の何れかが先にブリッジのアンバランスを検出すると、そのコレクタから出力電流が得られる。これを抵抗R5で電圧に変換してシャットダウン端子SDに入力する。通常、シャットダウン端子SDのロジック系は、−VccをGND基準として動作するため、本回路では、トランジスタQ1、Q2のコレクタ出力がレベルシフト機能も有していることになる。ダイオードZDは電圧がロジックハイレベルの5Vを超えないようにクランプするツェナーダイオードである。
【0021】
以上によって、過負荷保護回路30が作動してシャットダウン端子SDがハイレベルになると、デジタルオーディオアンプ回路50のパワー段のFETを最優先でカットオフさせてデジタルオーディオアンプ回路50が過電流による破壊から保護される。換言すれば、本発明の過負荷保護回路30はデジタルオーディオアンプ回路50のパワートランジスタに対するダメージがより小さく且つ所定の負荷に対しては十分大きな出力電流を供給できる回路保護システムなのである。
【0022】
付言すれば、デジタルオーディオアンプ回路50に付した本発明の過負荷保護回路30の利点として、第1に、検出される電圧が大きいので、トランジスタ1個(±各極性につき一個)で検出でき、レベルシフト機能まで持たせることができて、シンプルかつ安価であるという利点がある。第2に、出力電流検出抵抗R3を、出力端子と負荷との間に挿入することにより、スイッチング特性に悪影響を与えることがないので、抵抗値も従来のような10mΩといった微小なものは不要で、0.1〜0.22Ω程度の一般的なものを使用することができるため安価という利点がある。なお、スピーカの負荷インピーダンスR4が4Ω〜8Ωであるのに対し出力電流検出抵抗R3が0.2Ω程度なので、この出力電流検出抵抗R3の追加による出力インピーダンスの増加が避けられないが、抵抗R3と負荷R4との接続点(中位点M)から所定量の負帰還を別途かけることにより、無視できるレベルまで改善できる。第3に、負荷R4をインピーダンス・ブリッジの構成インピーダンスとして含めることにより、負荷インピーダンスが小さいほど、小さい電流値で保護回路が働くようにできるので,パワー段のトランジスタに与えるダメージが小さいというメリットを維持しつつ、所定の負荷R4に対しては十分な電流を供給できるという設定が可能になる。
【0023】
【発明の効果】
本発明に係るデジタルオーディオアンプの過負荷保護回路は、上記のように構成されているため、
(1)過負荷に対してアナログ出力信号が正負どちらに振れた場合でも迅速に検出され(両極性検出)、より確実な保護動作が実現できる。
(2)インピーダンスブリッジ型であり、使用素子が少なくシンプルな回路構成で低コストである。
(3)パワー段のトランジスタに対するダメージがより小さく、且つ所定の負荷に対しては十分大きな出力電流を供給できる。
【図面の簡単な説明】
【図1】本発明に係る過負荷保護回路を付したデジタルオーディオアンプの回路図例である。
【図2】前記過負荷保護回路の動作波形を示すグラフである。
【図3】本発明に係る過負荷保護回路を付したデジタルオーディオアンプの検出特性例を示すグラフである。
【図4】従来の過負荷保護回路を付したデジタルオーディオアンプの回路図である。
【符号の説明】
8、9 過負荷検出回路
10、11 インピーダンスブリッジ
50 デジタルオーディオアンプ回路
60 デジタルオーディオアンプ
30 過負荷保護回路
0 過負荷保護回路(最大許容電流値設定型)
A、C 電流検出回路
B ドライバ回路
D1、D2 ダイオード
Vref 基準電圧
M 中位点
OUTPUT 出力端子
Q1、Q2 トランジスタ
R1、R2、R8、R7 インピーダンスブリッジを構成する抵抗
R3 出力電流検出抵抗
R4 負荷(負荷インピーダンス)
R11、R12 電流検出用抵抗
S 検出信号
SD シャットダウン端子
VOUT 出力電圧
IOUT 出力電流
VS1、VS2 差信号
XX1、XX2 パワー段のトランジスタ
ZD ツェナーダイオード
【発明の属する技術分野】
本発明は、デジタルオーディオアンプ(Dクラスアンプとも称する。)の過負荷保護回路に関する。
【0002】
【従来の技術】
パワー段がデジタル(スイッチングモード)で動作して出力するデジタルオーディオアンプにおいては、出力端子が短絡されて出力電流が過大となった場合等に、パワー段のトランジスタ(パワーMOSFET等)が破壊しないように保護する必要がある。このような過負荷状態からトランジスタを保護する従来の過負荷保護回路方式として、図4に示されるデジタルオーディオアンプ60の回路図のように、パワー段のFET等のトランジスタXX1とXX2が個別部品で構成されている場合には、前記トランジスタXX1とXX2に直列に電流検出用抵抗R11、R12を接続してその電流値を電流検出回路A、Cによって電圧として検出し、所定の電流値を超えた場合にドライバ回路Bを制御してXX1とXX2をカットオフさせて動作を停止させ破壊から保護する構成の所謂最大許容電流値設定型が一般的である。
【0003】
【発明が解決しようとする課題】
しかしながら、上記従来の最大許容電流値設定型の過負荷保護回路では、下記(1)〜(3)の問題がある。
(1)電流検出用抵抗R11、R12は、スイッチング特性に悪影響するため、通常20mΩ以下の微小抵抗値(図4では10mΩ)を有する高価な特殊抵抗が必要となる。
(2)上記電流検出用抵抗R11、R12より検出される電圧が小さいのでトランジスタ1石では検出不能であり、電流検出回路A、Bに増幅器が必要となって複雑で高価となる。
(3)負荷(スピーカ)短絡の場合には、より小さい電流値で保護することが望ましいが、最大許容電流値以下では不可能である。
【0004】
本発明は上記事情に鑑みてなされたものであり、簡単で低コストな回路構成でありながら負荷であるスピーカが短絡する等の過負荷状態になった場合に、迅速にパワー段のトランジスタをカットオフさせて保護するデジタルオーディオアンプの過負荷保護回路を提供するものである。
【0005】
【課題を解決するための手段】
本発明は、入力レベルの切換でパワー段のスイッチングトランジスタを強制的にオフさせるシャットダウン端子SDを備えるデジタルオーディオアンプ回路50に対して、前記デジタルオーディオアンプ回路50のアナログ出力信号の出力端子OUTPUTと負荷R4との間に挿入された出力電流検出抵抗R3と、前記出力電流検出抵抗R3と前記負荷R4との抵抗比とバランスする直列接続の2つの抵抗R1、R2(R8、R7)とダイオードD2(D1)で構成されるインピーダンスブリッジ10(11)と、負荷インピーダンスR4が小さい方向に変化して抵抗比がアンバランスとなった場合にのみ前記インピーダンスブリッジ10(11)の中位点間に差信号VS2(VS1)が生じることによりオンさせるトランジスタQ2(Q1)と、を有し、検出信号Sを前記シャットダウン端子SDに入力する過負荷検出回路8(9)を、前記アナログ出力信号の正負両極性についてそれぞれ備えて、負荷インピーダンスR4が正常値よりも小さい過負荷状態になった場合にのみ前記アナログ出力信号の正負両極性の何れかについて前記トランジスタQ2(又はQ1)のオンによる駆動電流i1(又はi2)を電圧変換して得られた前記検出信号Sを前記シャットダウン端子SDに供給して前記パワー段のスイッチングトランジスタをオフさせることを特徴とするデジタルオーディオアンプの過負荷保護回路30を提供することにより、上記課題を達成する。
【0006】
【発明の実施の形態】
本発明に係るデジタルオーディオアンプの実施の形態について図面に基づいて説明する。
【0007】
図1は本発明に係る過負荷保護回路を付したデジタルオーディオアンプの回路図例である。図2は前記過負荷保護回路の動作波形を示すグラフである。図3は本発明に係る過負荷保護回路を付したデジタルオーディオアンプの検出特性例を示すグラフである。
【0008】
図1において、本発明に係るデジタルオーディオアンプの過負荷保護回路30は、入力レベルの切換でパワー段のスイッチングトランジスタを強制的にオフさせるシャットダウン端子SDを備えるデジタルオーディオアンプ回路50に対して、アナログ出力信号の出力端子OUTPUTと負荷R4(スピーカに相当)との間に挿入された出力電流検出抵抗R3と、前記出力電流検出抵抗R3と前記負荷R4との抵抗比とバランスする直列接続の2つの抵抗R1、R2(R8、R7)とダイオードD2(D1)で構成されるインピーダンスブリッジ10(11)と、負荷インピーダンスR4が小さい方向に変化して抵抗比がアンバランスとなった場合にのみ前記インピーダンスブリッジ10(11)の中位点間に差信号VS2(VS1)が生じることによりオンさせるトランジスタQ2(Q1)と、を有する過負荷検出回路8(9)を、前記アナログ出力信号の正負両極性についてそれぞれ備えて、負荷インピーダンスR4が正常値よりも小さい過負荷状態になった場合(例えば負荷であるスピーカが短絡した場合)にのみ前記アナログ出力信号の正負両極性の何れかについて前記トランジスタQ2(又はQ1)のオンによって流れる電流を抵抗R5で電圧変換して得られた検出信号S(ロジックのハイレベル)が前記シャットダウン端子SDに入力されて前記パワー段のスイッチングトランジスタをオフさせる構成である。
【0009】
ここに、上記デジタルオーディオアンプ回路50は、パワー段のスイッチングトランジスタ及びローパスフィルタを含めてIC化されており、その出力端子OUTPUTには増幅され高周波成分が除去されたアナログ出力信号(オーディオ信号)が出力される。そしてこのICにはシャットダウン端子SDが設けられていて、例えば外部よりロジックのハイレベルを入力すると、最優先でパワー段のトランジスタをオフさせて出力が停止するようになっている。なお、本明細書における上記シャットダウン端子SDはこのような機能を有する端子(回路内部端子、外部端子を問わない。)一般を意味する。
【0010】
次に、上記過負荷保護回路30の動作を図1を基に詳述する。
【0011】
先ず、アナログ出力信号の正極性時における過負荷検出回路8として、抵抗R1とR2及び前記出力電流検出抵抗R3と負荷R4は出力端子OUTPUTとGND間に出力されるアナログ出力信号に対してインピーダンスブリッジを構成している。
【0012】
R1/R2=R3/R4がブリッジのバランス条件であり、このときは出力信号OUTPUTの出力電圧VOUTのレベルに関係なく、トランジスタQ2のベース−エミッタ間には差信号VS2は現れないが、負荷R4の短絡等の過負荷状態となってアナログ出力信号の出力電圧VOUTが所定許容範囲を超えて正に振れたとき、差信号VS2(例えば0.5V以上)が現れてトランジスタQ2がこれを検出してコレクタ電流が流れる。
【0013】
一例として、抵抗R1=R5=200Ω、抵抗R2=8kΩ、出力電流検出抵抗R3=0.2Ωとすると、負荷R4=8Ω(スピーカ)がバランス条件となる。
【0014】
更に、アナログ出力信号の負極性時における過負荷検出回路9として、抵抗R8とR7及びR3とR4は出力端子OUTPUTとGND間に出力されるアナログ出力信号に対してインピーダンスブリッジを構成している。
【0015】
R8/R7=R3/R4がこのブリッジのバランス条件であり、このときは出力信号OUTPUTの出力電圧VOUTのレベルに関係なく、トランジスタQ1のベース−エミッタ間には差信号VS1は現れないが、負荷R4短絡等の過負荷状態となってアナログ出力信号の出力電圧VOUTが所定許容範囲を超えて負に振れたとき、差信号VS1が現れてQ1がこれを検出してコレクタ電流が流れる。
【0016】
図2に過負荷検出回路8、9の動作波形及びアナログ出力信号の出力電圧VOUTと出力電流IOUTが示されている。なお、過負荷検出回路9側の出力電流検出抵抗R3とトランジスタQ1のエミッタの間に抵抗R6が挿入されているが、この抵抗R6はトランジスタQ1とQ2の検出電圧・電流変換比率を同じにするためのもので、抵抗R3は0.2Ω程度と小さいので無視できるため、ほぼR6=R1とすればよい。
【0017】
ところで、ここまでは説明を簡単にするため、ダイオードD1、D2を短絡して考えているが、この場合にはブリッジのバランスは負荷R4がバランス条件より大きくても小さくても崩れて差信号VS1、VS2が現れるのであり、負荷インピーダンスR4が小さくなる場合にはダイオードD1、D2は不要であるが、逆に負荷インピーダンスR4が大きくなる場合にも差信号が現れてこれが検出されるという不具合が生じる(デジタルオーディオアンプ回路50の出力をオフさせる必要は無い)。これを防ぐのがダイオードD1、D2である。
【0018】
上記ダイオードD1はスピーカが外れた場合等、負荷が軽くて信号が正に振れたとき、不要な差信号VS1が現れるのを防ぐものであり、上記ダイオードD2は負荷が軽くて信号が負に振れたとき、不要な差言号VS2が現れるのを防ぐものである。
【0019】
以上により、図3の検出特性のグラフが示すように、上述の一例の場合の負荷短絡の状態では、約4Aの出力電流でアナログ出力信号が正負どちらに振れた場合でも負荷短絡が検出され(両極性検出)、±Vccを48Vとすると、R4=8Ω負荷の場合には±約6A、R4=6Ω負荷ならば±8A(これらは、電源電圧と負荷インピーダンスで決まる値)という出力電流が出力できることになる。ブリッジのバランス条件を変えれば、これらの検出特性を変えることができるのは言うまでもない。
【0020】
次に、図1において、上記過負荷検出回路8のトランジスタQl又は過負荷検出回路9のトランジスタQ2の何れかが先にブリッジのアンバランスを検出すると、そのコレクタから出力電流が得られる。これを抵抗R5で電圧に変換してシャットダウン端子SDに入力する。通常、シャットダウン端子SDのロジック系は、−VccをGND基準として動作するため、本回路では、トランジスタQ1、Q2のコレクタ出力がレベルシフト機能も有していることになる。ダイオードZDは電圧がロジックハイレベルの5Vを超えないようにクランプするツェナーダイオードである。
【0021】
以上によって、過負荷保護回路30が作動してシャットダウン端子SDがハイレベルになると、デジタルオーディオアンプ回路50のパワー段のFETを最優先でカットオフさせてデジタルオーディオアンプ回路50が過電流による破壊から保護される。換言すれば、本発明の過負荷保護回路30はデジタルオーディオアンプ回路50のパワートランジスタに対するダメージがより小さく且つ所定の負荷に対しては十分大きな出力電流を供給できる回路保護システムなのである。
【0022】
付言すれば、デジタルオーディオアンプ回路50に付した本発明の過負荷保護回路30の利点として、第1に、検出される電圧が大きいので、トランジスタ1個(±各極性につき一個)で検出でき、レベルシフト機能まで持たせることができて、シンプルかつ安価であるという利点がある。第2に、出力電流検出抵抗R3を、出力端子と負荷との間に挿入することにより、スイッチング特性に悪影響を与えることがないので、抵抗値も従来のような10mΩといった微小なものは不要で、0.1〜0.22Ω程度の一般的なものを使用することができるため安価という利点がある。なお、スピーカの負荷インピーダンスR4が4Ω〜8Ωであるのに対し出力電流検出抵抗R3が0.2Ω程度なので、この出力電流検出抵抗R3の追加による出力インピーダンスの増加が避けられないが、抵抗R3と負荷R4との接続点(中位点M)から所定量の負帰還を別途かけることにより、無視できるレベルまで改善できる。第3に、負荷R4をインピーダンス・ブリッジの構成インピーダンスとして含めることにより、負荷インピーダンスが小さいほど、小さい電流値で保護回路が働くようにできるので,パワー段のトランジスタに与えるダメージが小さいというメリットを維持しつつ、所定の負荷R4に対しては十分な電流を供給できるという設定が可能になる。
【0023】
【発明の効果】
本発明に係るデジタルオーディオアンプの過負荷保護回路は、上記のように構成されているため、
(1)過負荷に対してアナログ出力信号が正負どちらに振れた場合でも迅速に検出され(両極性検出)、より確実な保護動作が実現できる。
(2)インピーダンスブリッジ型であり、使用素子が少なくシンプルな回路構成で低コストである。
(3)パワー段のトランジスタに対するダメージがより小さく、且つ所定の負荷に対しては十分大きな出力電流を供給できる。
【図面の簡単な説明】
【図1】本発明に係る過負荷保護回路を付したデジタルオーディオアンプの回路図例である。
【図2】前記過負荷保護回路の動作波形を示すグラフである。
【図3】本発明に係る過負荷保護回路を付したデジタルオーディオアンプの検出特性例を示すグラフである。
【図4】従来の過負荷保護回路を付したデジタルオーディオアンプの回路図である。
【符号の説明】
8、9 過負荷検出回路
10、11 インピーダンスブリッジ
50 デジタルオーディオアンプ回路
60 デジタルオーディオアンプ
30 過負荷保護回路
0 過負荷保護回路(最大許容電流値設定型)
A、C 電流検出回路
B ドライバ回路
D1、D2 ダイオード
Vref 基準電圧
M 中位点
OUTPUT 出力端子
Q1、Q2 トランジスタ
R1、R2、R8、R7 インピーダンスブリッジを構成する抵抗
R3 出力電流検出抵抗
R4 負荷(負荷インピーダンス)
R11、R12 電流検出用抵抗
S 検出信号
SD シャットダウン端子
VOUT 出力電圧
IOUT 出力電流
VS1、VS2 差信号
XX1、XX2 パワー段のトランジスタ
ZD ツェナーダイオード
Claims (1)
- 入力レベルの切換でパワー段のスイッチングトランジスタを強制的にオフさせるシャットダウン端子を備えるデジタルオーディオアンプ回路に対して、前記デジタルオーディオアンプ回路のアナログ出力信号の出力端子と負荷との間に挿入された出力電流検出抵抗と、前記出力電流検出抵抗と前記負荷との抵抗比とバランスする直列接続の2つの抵抗とダイオードで構成されるインピーダンスブリッジと、負荷インピーダンスが小さい方向に変化して抵抗比がアンバランスとなった場合にのみ前記インピーダンスブリッジの中位点間に差信号が生じることによりオンするトランジスタと、を有し、検出信号を前記シャットダウン端子に入力する過負荷検出回路を、前記アナログ出力信号の正負両極性についてそれぞれ備えて、負荷インピーダンスが正常値よりも小さい過負荷状態になった場合にのみ前記アナログ出力信号の正負両極性の何れかについて前記トランジスタのオンによる駆動電流を電圧変換して得られた前記検出信号を前記シャットダウン端子に供給して前記パワー段のスイッチングトランジスタをオフさせることを特徴とするデジタルオーディオアンプの過負荷保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249873A JP2004088675A (ja) | 2002-08-29 | 2002-08-29 | デジタルオーディオアンプの過負荷保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249873A JP2004088675A (ja) | 2002-08-29 | 2002-08-29 | デジタルオーディオアンプの過負荷保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004088675A true JP2004088675A (ja) | 2004-03-18 |
Family
ID=32056844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002249873A Pending JP2004088675A (ja) | 2002-08-29 | 2002-08-29 | デジタルオーディオアンプの過負荷保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004088675A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614693B1 (ko) | 2004-07-21 | 2006-08-22 | 진옥상 | 출력보호회로 및 이 회로가 내장된 반도체소자 |
JP2014207141A (ja) * | 2013-04-12 | 2014-10-30 | 株式会社豊田自動織機 | 蓄電装置用電極スラリー |
-
2002
- 2002-08-29 JP JP2002249873A patent/JP2004088675A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614693B1 (ko) | 2004-07-21 | 2006-08-22 | 진옥상 | 출력보호회로 및 이 회로가 내장된 반도체소자 |
JP2014207141A (ja) * | 2013-04-12 | 2014-10-30 | 株式会社豊田自動織機 | 蓄電装置用電極スラリー |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4963891B2 (ja) | 負荷駆動回路 | |
US20080043391A1 (en) | Timer reset circuit for overcurrent protection of switching power amplifier | |
JP2006180049A (ja) | ディジタルアンプ | |
US7205834B2 (en) | Power amplifier | |
US6859096B2 (en) | Class D amplifier | |
JP2008035596A (ja) | 保護回路 | |
KR20030082885A (ko) | 전력용 반도체장치 | |
JP2004259902A (ja) | 半導体集積回路装置 | |
JP2004088675A (ja) | デジタルオーディオアンプの過負荷保護回路 | |
JP5638428B2 (ja) | アンテナ接続状態検出回路 | |
JPH05502357A (ja) | 電流制限手段を有する電力増幅器 | |
JP3102781B2 (ja) | パルス幅変調増幅回路 | |
JP2004056254A (ja) | パワーアンプ装置 | |
JP2007097333A (ja) | 電源ショート保護回路 | |
JP4403288B2 (ja) | レギュレータ回路 | |
JP2005136452A (ja) | スイッチング回路及びそれを用いたオーディオ信号再生装置及びスイッチング素子保護方法 | |
JP3860089B2 (ja) | 直流安定化電源回路 | |
JPH09331219A (ja) | 負荷ショート検出回路 | |
JP4992161B2 (ja) | スイッチングアンプ | |
JP3575168B2 (ja) | Mosfet駆動回路 | |
KR100264892B1 (ko) | 전류제한회로 | |
JP4011435B2 (ja) | 過電流検出回路 | |
JP2702146B2 (ja) | 増幅回路 | |
JP2003284327A (ja) | 電源装置及び電源装置制御方法 | |
JP2001037075A (ja) | ショートプロテクト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |