JP2003284327A

JP2003284327A - 電源装置及び電源装置制御方法

Info

Publication number: JP2003284327A
Application number: JP2002085829A
Authority: JP
Inventors: Yasuhiro Nakada; 康裕中田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-03-26
Filing date: 2002-03-26
Publication date: 2003-10-03
Anticipated expiration: 2022-03-26
Also published as: JP3826059B2

Abstract

(57)【要約】【課題】非連続降圧チョッパ電源を安価なＩＣ化され
たコンパレータやオペアンプを使用し少ない部品点数で
簡単に実現可能とし、数点の安価な部品を追加するのみ
で過負荷時の保護機能や出力短絡時の保護機能を実現可
能とする。【解決手段】一端が電解コンデンサＣ１２に接続され
ると共に電源出力側となるチョークコイルＬ１１、電源
入力側とチョークコイルＬ１１の間に接続され、電源出
力を制御する主スイッチング素子Ｑ１１、出力電圧に比
例した電圧と基準電圧を入力し、両電圧の比較結果に応
じた信号を出力し主スイッチング素子Ｑ１１のオン・オ
フを切り替えるコンパレータ１０１、コンパレータ１０
１のマイナス入力端子と主スイッチング素子Ｑ１１の電
流流出側の間に接続され、チョークコイルＬ１１に対す
るエネルギーの蓄積及び放出に応じて導通又は非導通と
なるダイオードＤ１２を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に搭
載され、トランジスタ等から構成されるスイッチング素
子をオン・オフ制御することで直流電力の制御を行うチ
ョッパ電源のうち、自励式非連続モードで動作するチョ
ッパ電源に適用する場合に好適な電源装置及び電源装置
制御方法に関する。

【０００２】

【従来の技術】従来、自励式非連続モードで動作するチ
ョッパ電源として、チョークコイルに帰還巻線を設けて
自励発振させるタイプのものと、チョークコイルの帰還
巻線を設けないタイプのものがある。出力容量が小さい
場合、帰還巻線を設けないチョッパ電源のほうがチョー
クコイルの構造が簡単であり、安価に構成することがで
きる。帰還巻線を設けないチョッパ電源としては、特許
第２８３５２９９号や特許第３１４４５２１号が提案さ
れている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
特許第２８３５２９９号や特許第３１４４５２１号で提
案されている従来のチョッパ電源は、ディスクリート部
品で構成されているため、トランジスタのベース・エミ
ッタ間電圧のばらつきや電流増幅率の影響を受けるため
に、精度に限界がある。また、従来のチョッパ電源は部
品点数が多いという課題がある。更に、従来のチョッパ
電源には過負荷時の保護機能が設けられておらず、単独
で保護機能を設けた場合、価格が上昇してしまうという
課題がある。

【０００４】本発明は、上述した点に鑑みなされたもの
であり、安価なＩＣ化されたコンパレータやオペアンプ
を使用し少ない部品点数で簡単に実現可能とし、数点の
安価な部品を追加するのみで過負荷保護や出力短絡保護
を実現可能とした電源装置及び電源装置制御方法を提供
することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、一端がコンデンサに接続されると共に電
源出力側となるインダクタと、電源入力側と前記インダ
クタの間に接続され、前記インダクタを介した電源出力
を制御する電源制御手段と、出力電圧に比例した電圧と
基準電圧を入力し、両電圧の比較結果に応じて前記電源
制御手段をオン状態又はオフ状態とする差動増幅手段
と、前記差動増幅手段の前記基準電圧入力側と前記電源
制御手段の電流流出側の間に接続され、前記インダクタ
におけるエネルギーの蓄積及び放出に応じて前記差動増
幅手段の前記基準電圧入力を変化させる電圧変化手段と
を具備することを特徴とする。

【０００６】

【発明の実施の形態】先ず、本発明の概要を説明する。
本発明は、近年急速に安価になってきたＩＣ化されたオ
ペアンプやコンパレータを用い、非常に少ない部品点数
でチョッパ電源を実現するものである。また、本発明
は、チョッパ電源において数点の部品追加だけで、過負
荷時の保護機能、出力短絡時の保護機能を実現するもの
である。

【０００７】具体的には、出力電圧安定化のための差動
増幅器は出力電圧に比例する電圧と基準電圧が入力され
るが、差動増幅器における基準電圧が入力されている端
子側をアノード側とし、主スイッチング素子の電流流出
端側をカソード側としてダイオードを挿入し、非連続発
振動作を行う。また、過負荷保護として、チョッパ電源
の入力端に電流検出抵抗を設け、この電流検出抵抗の両
端をトランジスタのエミッタ及びコレクタに接続し、電
流検出抵抗による電圧低下がこのトランジスタの閾値電
圧を超えると、出力電圧に比例する電圧にチョッパ電源
の入力電圧を重畳し、入力電流値を制限する。また、短
絡保護として、上記トランジスタのエミッタ・コレクタ
間にツェナダイオードを付加し、出力電圧が低下し過ぎ
て差動増幅器の誤動作が発生することを防止する。

【０００８】以下、本発明の第１の実施の形態乃至第３
の実施の形態を図面に基づいて詳細に説明する。

【０００９】［第１の実施の形態］図１は本発明の第１
の実施の形態に係るオープンコレクタ出力のコンパレー
タを用いたチョッパ電源の構成を示す回路図である。本
チョッパ電源は、ＩＣ化されたオープンコレクタ出力の
コンパレータ１０１、主スイッチング素子Ｑ１１、回生
ダイオードＤ１１、小信号ダイオードＤ１２、チョーク
コイルＬ１１、電解コンデンサＣ１１、電解コンデンサ
Ｃ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗
Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５を備えて
いる。

【００１０】先ず、チョッパ電源各部の接続関係を詳述
すると、主スイッチング素子Ｑ１１の電流流入端は、本
チョッパ電源の入力端であり、電解コンデンサＣ１１と
抵抗Ｒ１２の一端に接続されている。主スイッチング素
子Ｑ１１の電流流出端は、回生ダイオードＤ１１のカソ
ードとダイオードＤ１２のカソードとチョークコイルＬ
１１の一端に接続されている。チョークコイルＬ１１の
他端は、本チョッパ電源の出力端であり、電解コンデン
サＣ１２の一端に接続されている。電解コンデンサＣ１
２の他端と回生ダイオードＤ１１のアノードは、基準電
圧源の低電圧側に接続されている。コンパレータ１０１
のマイナス入力端子には、基準電圧源の高電圧側の電位
が印加されると共にダイオードＤ１２のアノードが接続
され、コンパレータ１０１のプラス入力端子には、本チ
ョッパ電源の出力電圧に比例した電位が入力される。コ
ンパレータ１０１の出力は、抵抗Ｒ１１を介して主スイ
ッチング素子Ｑ１１の制御端子に接続されると共に、抵
抗Ｒ１２に接続されている。

【００１１】次に、チョッパ電源各部の機能を詳述する
と、主スイッチング素子Ｑ１１は、ＭＯＳＦＥＴから構
成されている。回生ダイオードＤ１１は、可能ならば電
圧降下の小さなショットキーダイオードが望ましい。チ
ョークコイルＬ１１は、回生ダイオードＤ１１を介して
電流を流す。ツェナダイオードＺＤ１１は、コンパレー
タ１０１のマイナス入力端子に印加する基準電圧を作成
している。コンパレータ１０１は、オープンコレクタ出
力であり、プラス入力端子に入力される本チョッパ電源
の出力電圧に比例した電圧と、マイナス入力端子に入力
される基準電圧とを比較し、出力電圧が基準電圧を下回
った場合にコンパレータ出力がＬＯＷとなり、出力電圧
が基準電圧を上回った場合にコンパレータ出力がＨＩと
なる。本チョッパ電源は、２４Ｖを入力し、３.３Ｖの
安定出力を得る、自励式非連続モードで動作する非連続
降圧チョッパ電源である。従って、ツェナダイオードＺ
Ｄ１１のツェナ電圧は３.３Ｖのものが選ばれる。

【００１２】次に、第１の実施の形態に係るチョッパ電
源の動作を説明する。コンパレータ１０１の出力がＬＯ
Ｗのとき、主スイッチング素子Ｑ１１はオン状態とな
る。従って、ダイオードＤ１２のカソード電位は２４Ｖ
となり、このダイオードＤ１２は非導通状態である。コ
ンパレータ１０１のマイナス入力端子には、基準電圧で
ある３.３Ｖが入力される。チョッパ電源の出力電圧が
上昇し、コンパレータ１０１のプラス入力端子が基準電
圧３.３Ｖを超えると、コンパレータ１０１の出力はＨ
Ｉとなり、主スイッチング素子Ｑ１１はオフ状態とな
る。

【００１３】チョークコイルＬ１１にはエネルギーが蓄
えられているため、チョークコイルＬ１１は回生ダイオ
ードＤ１１を介して電流を流す。このとき、ダイオード
Ｄ１２のカソード電位はＧＮＤレベルに対し回生ダイオ
ードＤ１１の電圧降下分だけ低い電圧となるため、ダイ
オードＤ１２は導通状態となり、コンパレータ１０１の
マイナス入力端子は、回生ダイオードＤ１１とダイオー
ドＤ１２の導通状態時電圧降下の差の電圧となる。従っ
て、コンパレータ１０１の出力はＨＩ状態を維持する。

【００１４】その後、チョークコイルＬ１１のエネルギ
ーの放出が終了すると、ダイオードＤ１２のカソード電
位は出力電圧と等しい電圧となり、ダイオードＤ１２は
非導通状態となり、コンパレータ１０１のマイナス入力
端子は基準電圧である３.３Ｖになる。その時、出力電
圧が基準電圧３.３Ｖを下回っていると直ちにコンパレ
ータ１０１の出力はＬＯＷとなり、主スイッチング素子
Ｑ１１はオンになるが、出力電圧が基準電圧３.３Ｖを
下回っていなければこの状態を維持し、出力電圧が３.
３Ｖを下回った瞬間に同様に主スイッチング素子Ｑ１１
はオンになる。以下同様の動作を繰り返す。

【００１５】尚、抵抗Ｒ１３、抵抗Ｒ１４は、コンパレ
ータ１０１の入力インピーダンスを揃えるために設けら
れている。また、チョークコイルＬ１１のエネルギー放
出終了時に、ダイオードＤ１２のカソードにリンギング
が発生する。このリンギングにより誤動作が発生する場
合は、ツェナダイオードＺＤ１１に対し並列に数百ｐＦ
のコンデンサを付加すると誤動作を解決することができ
る。

【００１６】上記のように、第１の実施の形態に係るオ
ープンコレクタ出力のコンパレータ１０１を用いたチョ
ッパ電源の回路においては、基準電圧に応じた安定した
出力電圧を得ることができる。

【００１７】尚、第１の実施の形態に係るチョッパ電源
においては、オープンコレクタ出力のコンパレータ１０
１の代りに、プシュプル出力のコンパレータを用いるこ
ともできるし、プシュプル出力のオペアンプを用いるこ
ともできる。

【００１８】図２は第１の実施の形態の変形例に係るプ
シュプル出力のオペアンプ１０２を用いたチョッパ電源
の構成を示す回路図である。チョッパ電源は、ＩＣ化さ
れたプシュプル出力のオペアンプ１０２、主スイッチン
グ素子Ｑ１１、回生ダイオードＤ１１、ダイオードＤ１
２、チョークコイルＬ１１、電解コンデンサＣ１１、電
解コンデンサＣ１２、コンデンサＣ１３、ツェナダイオ
ードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１３、抵抗Ｒ１４、
抵抗Ｒ１５を備えている。図２の回路では主スイッチン
グ素子Ｑ１１のゲートドライブ回路が図１の回路と異な
っている。これ以外の構成は上記図１と同様である。

【００１９】また、第１の実施の形態に係るチョッパ電
源においては、オープンコレクタ出力のコンパレータ１
０１の代りに、ディスクリートの差動増幅器を用いる場
合でも問題ない。

【００２０】図３は第１の実施の形態の別の変形例に係
るディスクリートの差動増幅器１０３を用いたチョッパ
電源の構成を示す回路図である。チョッパ電源は、トラ
ンジスタＱ２１及びトランジスタＱ２２を有するディス
クリートの差動増幅器１０３、主スイッチング素子Ｑ１
１、回生ダイオードＤ１１、ダイオードＤ１２、チョー
クコイルＬ１１、電解コンデンサＣ１１、電解コンデン
サＣ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵
抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１５、抵抗Ｒ２１を備え
ている。これ以外の構成は上記図１と同様である。

【００２１】また、第１の実施の形態では、主スイッチ
ング素子Ｑ１１としてＭＯＳＦＥＴを用いたが、ＭＯＳ
ＦＥＴ（ユニポーラトランジスタ）に限定されるもので
はなく、バイポーラトランジスタを用いることもでき
る。また、第１の実施の形態では基準電圧を作成する手
段としてＺＤ１１のツェナダイオードを用いたが、他の
手段、例えばいわゆるシャントレギュレータや入力電圧
２４Ｖを抵抗で分圧することによっても実現できる。

【００２２】以上説明したように、第１の実施の形態に
よれば、差動増幅手段として安価なＩＣ化されたコンパ
レータやオペアンプを使用し、少ない部品点数で簡単に
非連続降圧チョッパ電源を実現することができる。

【００２３】［第２の実施の形態］図４は本発明の第２
の実施の形態に係る、上記第１の実施の形態の構成に過
負荷保護回路を追加したチョッパ電源の構成を示す回路
図である。本チョッパ電源は、コンパレータ１０１、主
スイッチング素子Ｑ１１、小信号トランジスタＱ３１、
回生ダイオードＤ１１、ダイオードＤ１２、チョークコ
イルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ
１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ
１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５、電流検出
抵抗Ｒ３１、抵抗Ｒ３２、抵抗Ｒ３３、抵抗Ｒ３４を備
えている。

【００２４】即ち、第２の実施の形態に係るチョッパ電
源の回路は、上記第１の実施の形態に係るチョッパ電源
の回路に過負荷保護回路を追加したものである。電流検
出抵抗Ｒ３１は本チョッパ電源の新たな入力端であり、
電流検出抵抗Ｒ３１の一端は、主スイッチング素子Ｑ１
１の電流流入端に接続されると共に、抵抗Ｒ３２を介し
て小信号トランジスタＱ３１の制御端子に接続され、電
流検出抵抗Ｒ３１の他端は、小信号トランジスタＱ３１
の電流流入端に接続されている。小信号トランジスタＱ
３１の電流流出端は、コンパレータ１０１のプラス入力
端子に接続されている。小信号トランジスタＱ３１の電
流流出端に現れる電圧を、本チョッパ電源の出力電圧に
比例した電位に重畳し、コンパレータ１０１のプラス入
力端子に入力している。尚、抵抗Ｒ３２、抵抗Ｒ３３は
一般的な抵抗である。これ以外の構成は上記図１と同様
である。

【００２５】次に、第２の実施の形態に係るチョッパ電
源の動作を説明する。電流検出抵抗Ｒ３１の両端には、
主スイッチング素子Ｑ１１に流れる電流に応じた電位差
が発生する。電流検出抵抗Ｒ３１の両端に発生した電位
差が、小信号トランジスタＱ３１のエミッタ・ベース間
閾値電圧を超えると、小信号トランジスタＱ３１はオン
し、電源電圧２４Ｖが抵抗Ｒ３３を通じてコンパレータ
１０１のプラス入力端子電圧に重畳される。コンパレー
タ１０１は出力電圧が上がったと判断するため、直ちに
出力をＨＩにし、主スイッチング素子Ｑ１１はオフとな
る。従って、電流検出抵抗Ｒ３１の抵抗値により主スイ
ッチング素子Ｑ１１に流す電流の最大値を決定すること
ができる。

【００２６】３.３Ｖの負荷電流が増加すると、主スイ
ッチング素子Ｑ１１に流れる電流は増加するが、主スイ
ッチング素子Ｑ１１には電流検出抵抗Ｒ３１で設定され
た電流以上流せないため、そのときは出力電圧が低下し
ていく。従って、過負荷状態において本チョッパ電源は
異常発熱することはなく、過負荷に対して保護されてい
る。

【００２７】以上説明したように、第２の実施の形態に
よれば、差動増幅手段として安価なＩＣ化されたコンパ
レータを使用し、少ない部品点数で簡単に非連続降圧チ
ョッパ電源を実現することができる。また、数点の安価
な部品を追加するだけで、過負荷時の保護機能を実現す
ることができる。

【００２８】［第３の実施の形態］図５は本発明の第３
の実施の形態に係る、上記第１の実施の形態の構成にツ
ェナダイオードを付加したチョッパ電源の構成を示す回
路図である。本チョッパ電源は、コンパレータ１０１、
主スイッチング素子Ｑ１１、小信号トランジスタＱ３
１、回生ダイオードＤ１１、ダイオードＤ１２、チョー
クコイルＬ１１、電解コンデンサＣ１１、電解コンデン
サＣ１２、ツェナダイオードＺＤ１１、ツェナダイオー
ドＺＤ４１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵
抗Ｒ１４、抵抗Ｒ１５、電流検出抵抗Ｒ３１、抵抗Ｒ３
２、抵抗Ｒ３３、抵抗Ｒ３４を備えている。

【００２９】即ち、第３の実施の形態に係るチョッパ電
源の回路は、上記第２の実施の形態に係るチョッパ電源
の小信号トランジスタＱ３１のエミッタ・コレクタ間に
ツェナダイオードＺＤ４１を付加したものである。尚、
本チョッパ電源の回路は入力２４Ｖ、出力３.３Ｖであ
るから、ツェナダイオードＺＤ４１のツェナ電圧は２２
Ｖ程度が望ましい。これ以外の構成は上記図４と同様で
ある。

【００３０】次に、第３の実施の形態に係るチョッパ電
源の動作を説明する。チョッパ電源における過負荷状態
は上記第２の実施の形態の手法で保護されるが、負荷が
短絡されると、回生ダイオードＤ１１とダイオードＤ１
２の特性により、保護機能が働かず、破壊に至ることが
ある。これは、回生ダイオードＤ１１とダイオードＤ１
２の導通時電圧降下の違いにより、チョークコイルＬ１
１がエネルギーを放出し終わらない期間に、コンパレー
タ１０１のマイナス入力端子のほうがプラス入力端子よ
りも高電位となってしまい、主スイッチング素子Ｑ１１
をオンさせてしまう現象による。

【００３１】出力短絡時の出力電圧はほぼ０Ｖとなり、
コンパレータ１０１のプラス入力端子電圧は０Ｖとな
る。一方、チョークコイルＬ１１がエネルギーを放出し
ている間、回生ダイオードＤ１１は導通状態であり、回
生ダイオードＤ１１がショットキーダイオードであれ
ば、コンパレータ１０１のマイナス入力端子電圧は−
０.４Ｖ程度になる。そのとき、ダイオードＤ１２も導
通常態であるが、ダイオードＤ１２として一般のシリコ
ンダイオードを使用すると電圧降下は０.７Ｖ程度であ
るため、コンパレータ１０１のマイナス入力端子電圧は
差し引き０.３Ｖとなる。従って、コンパレータ１０１
は出力をＬＯＷとしてしまい、主スイッチング素子Ｑ１
１がオンになってしまう。

【００３２】この現象を回避するため、小信号トランジ
スタＱ３１のエミッタ・コレクタ間にツェナダイオード
ＺＤ４１を付加し、コンパレータ１０１のプラス入力端
子が０Ｖにならないようにする。尚、通常動作状態（過
負荷でない状態）において、ツェナダイオードＺＤ４１
のアノード・カソード間電圧は２０.７Ｖであるから、
ツェナダイオードＺＤ４１として２２Ｖのツェナダイオ
ードを使用していればツェナダイオードＺＤ４１は常に
非導通状態であり、本チョッパ電源の動作に影響は与え
ない。

【００３３】図６は第３の実施の形態に係るチョッパ電
源の負荷電流と出力電圧の関係を示す図である。過負荷
状態になると急激に出力電圧が低下することがわかる。

【００３４】以上説明したように、第３の実施の形態に
よれば、差動増幅手段として安価なＩＣ化されたコンパ
レータを使用し、少ない部品点数で簡単に非連続降圧チ
ョッパ電源を実現することができる。また、数点の安価
な部品を追加するだけで、過負荷時の保護機能や出力短
絡時の保護機能を実現することができる。

【００３５】［他の実施の形態］第１乃至第３の実施の
形態では、チョッパ電源を図１乃至図５に示す構成とし
たが、本発明は図示の構成に限定されるものではなく、
上述したように、例えば主スイッチング素子Ｑ１１をバ
イポーラトランジスタから構成する場合や、ツェナダイ
オードＺＤ１１に並列にコンデンサを付加する場合など
の如く、適宜構成に変更を加えることが可能である。ま
た、第１乃至第３の実施の形態では基準電源をツェナダ
イオードで作成したが、本発明は基準電圧の作成方法を
本手段に限定したものではない。

【００３６】第１乃至第３の実施の形態では、チョッパ
電源単体の場合を例に挙げたが、本発明はチョッパ電源
単体に限定されるものではなく、チョッパ電源を搭載し
た各種電子機器、チョッパ電源を搭載した複数の電子機
器から構成されるシステムに適用することが可能であ
る。

【００３７】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
してもよい。上述した実施形態において、例えば、チョ
ッパ電源が搭載される機器に装備されたマイクロコンピ
ュータにより該チョッパ電源を制御する場合、その制御
機能を実現するソフトウエアのプログラムコードを記憶
した記憶媒体等の媒体をシステム或いは装置に供給し、
そのシステム或いは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体等の媒体に格納されたプログラム
コードを読み出し実行することによっても、本発明が達
成されることは言うまでもない。

【００３８】この場合、記憶媒体等の媒体から読み出さ
れたプログラムコード自体が、上述した実施形態におい
て、上記マイクロコンピュータの制御機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体等
の媒体は本発明を構成することになる。プログラムコー
ドを供給するための記憶媒体等の媒体としては、例え
ば、フロッピー（登録商標）ディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、
或いはネットワークを介したダウンロードなどを用いる
ことができる。

【００３９】また、コンピュータが読み出したプログラ
ムコードを実行することにより、上述した実施形態にお
いて、上記マイクロコンピュータの制御機能が実現され
るだけでなく、そのプログラムコードの指示に基づき、
コンピュータ上で稼動しているＯＳなどが実際の処理の
一部または全部を行い、その処理によって上述した実施
形態において、上記マイクロコンピュータの制御機能が
実現される場合も、本発明に含まれることは言うまでも
ない。

【００４０】更に、記憶媒体等の媒体から読み出された
プログラムコードが、コンピュータに挿入された機能拡
張ボードやコンピュータに接続された機能拡張ユニット
に備わるメモリに書き込まれた後、そのプログラムコー
ドの指示に基づき、その機能拡張ボードや機能拡張ユニ
ットに備わるＣＰＵなどが実際の処理の一部または全部
を行い、その処理によって上述した実施形態において、
上記マイクロコンピュータの制御機能が実現される場合
も、本発明に含まれることは言うまでもない。

【００４１】

【発明の効果】以上説明したように、本発明によれば、
差動増幅手段として安価なＩＣ化されたコンパレータや
オペアンプ等を使用し、少ない部品点数で簡単に電源装
置を実現することができる。また、数点の安価な部品を
追加するだけで、過負荷時の保護機能や出力短絡時の保
護機能を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るコンパレータ
を用いたチョッパ電源の構成を示す回路図である。

【図２】第１の実施の形態の変形例に係るオペアンプを
用いたチョッパ電源の構成を示す回路図である。

【図３】第１の実施の形態の別の変形例に係るディスク
リートの差動増幅器を用いたチョッパ電源の構成を示す
回路図である。

【図４】本発明の第２の実施の形態に係る過負荷保護回
路を追加したチョッパ電源の構成を示す回路図である。

【図５】本発明の第３の実施の形態に係るツェナダイオ
ードを付加したチョッパ電源の構成を示す回路図であ
る。

【図６】第３の実施の形態に係る負荷電流と出力電圧の
関係を示す特性図である。

【符号の説明】

１０１オープンコレクタ出力コンパレータ（差動増幅
手段）１０２プシュプル出力オペアンプ（差動増幅手段）１０３差動増幅器（差動増幅手段）Ｑ１１主スイッチング素子（電源制御手段）Ｌ１１チョークコイル（インダクタ）Ｃ１２電解コンデンサ（コンデンサ）Ｄ１１回生ダイオードＤ１２ダイオード（電圧変化手段）Ｒ３１電流検出抵抗（過負荷保護手段）Ｑ３１小信号トランジスタ（重畳手段）ＺＤ１１ツェナダイオードＺＤ４１ツェナダイオード（短絡保護手段）

Claims

【特許請求の範囲】

【請求項１】一端がコンデンサに接続されると共に電
源出力側となるインダクタと、電源入力側と前記インダ
クタの間に接続され、前記インダクタを介した電源出力
を制御する電源制御手段と、出力電圧に比例した電圧と
基準電圧を入力し、両電圧の比較結果に応じて前記電源
制御手段をオン状態又はオフ状態とする差動増幅手段
と、前記差動増幅手段の前記基準電圧入力側と前記電源
制御手段の電流流出側の間に接続され、前記インダクタ
におけるエネルギーの蓄積及び放出に応じて前記差動増
幅手段の前記基準電圧入力を変化させる電圧変化手段と
を具備することを特徴とする電源装置。
【請求項２】前記インダクタは、一端が前記電源制御
手段の電流流出側に接続され、他端が前記コンデンサ及
び前記差動増幅手段の前記出力電圧入力側に接続された
チョークコイルであり、前記電圧変化手段は、アノードが前記差動増幅手段の前
記基準電圧入力側に接続され、カソードが前記電源制御
手段の電流流出側に接続されたダイオードであり、前記電源制御手段は、電流流入端子が前記電源入力側に
接続され、電流流出端子が前記インダクタに接続される
と共に前記電圧変化手段のカソードに接続され、制御端
子が前記差動増幅手段の出力側に直接或いは抵抗を介し
て或いはコンデンサを介して接続されたスイッチング素
子であることを特徴とする請求項１記載の電源装置。
【請求項３】前記差動増幅手段は、前記出力電圧に比
例した電圧が前記基準電圧を上回った場合に前記電源制
御手段をオフ状態とし、前記出力電圧に比例した電圧が
前記基準電圧を下回った場合に前記電源制御手段をオン
状態とするコンパレータであることを特徴とする請求項
１又は２記載の電源装置。
【請求項４】前記差動増幅手段は、前記出力電圧に比
例した電圧が前記基準電圧を上回った場合に前記電源制
御手段をオフ状態とし、前記出力電圧に比例した電圧が
前記基準電圧を下回った場合に前記電源制御手段をオン
状態とするオペアンプであることを特徴とする請求項１
又は２記載の電源装置。
【請求項５】前記差動増幅手段は、前記出力電圧に比
例した電圧が前記基準電圧を上回った場合に前記電源制
御手段をオフ状態とし、前記出力電圧に比例した電圧が
前記基準電圧を下回った場合に前記電源制御手段をオン
状態とする差動増幅器であることを特徴とする請求項記
載の電源装置。
【請求項６】更に、過負荷保護手段と、前記過負荷保
護手段が作動した場合に前記差動増幅手段の前記出力電
圧入力側に電源入力電圧を重畳する重畳手段とを具備す
ることを特徴とする請求項１乃至５の何れかに記載の電
源装置。
【請求項７】前記過負荷保護手段は、一端が前記電源
入力側と前記重畳手段の電流流入側に接続され、他端が
前記電源制御手段の電流流入側と前記重畳手段の制御端
子側に接続された電流検出抵抗であり、前記重畳手段は、電流流出側が前記差動増幅手段の前記
出力電圧入力側に接続されたスイッチング素子であり、
前記電流検出抵抗による電圧低下が閾値を超えた場合に
前記差動増幅手段の前記出力電圧入力側に電源入力電圧
を重畳することを特徴とする請求項６記載の電源装置。
【請求項８】更に、短絡保護手段を具備することを特
徴とする請求項１乃至７の何れかに記載の電源装置。
【請求項９】前記短絡保護手段は、カソードが前記重
畳手段の前記電流流入側に接続され、アノードが前記重
畳手段の前記電流流出側に接続されたツェナダイオード
であることを特徴とする請求項８記載の電源装置。
【請求項１０】差動増幅手段により、出力電圧に比例
した電圧と基準電圧を入力し、両電圧の比較結果に応じ
て、一端がコンデンサに接続されると共に電源出力側と
なるインダクタと電源入力側の間に接続された電源制御
手段をオン状態又はオフ状態とし、前記差動増幅手段の前記基準電圧入力側と前記電源制御
手段の電流流出側の間に接続された電圧変化手段によ
り、前記インダクタにおけるエネルギーの蓄積及び放出
に応じて、前記差動増幅手段の前記基準電圧入力を変化
させることを特徴とする電源装置制御方法。
【請求項１１】前記電源装置に設けた過負荷保護手段
が作動した場合に、前記差動増幅手段の前記出力電圧入
力側に電源入力電圧を重畳することを特徴とする請求項
１０記載の電源装置制御方法。
【請求項１２】前記電源装置に設けた短絡保護手段に
より、前記差動増幅手段の前記出力電圧入力側を適正な
電圧に保持することを特徴とする請求項１０又は１１記
載の電源装置制御方法。