JP3826059B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3826059B2 JP3826059B2 JP2002085829A JP2002085829A JP3826059B2 JP 3826059 B2 JP3826059 B2 JP 3826059B2 JP 2002085829 A JP2002085829 A JP 2002085829A JP 2002085829 A JP2002085829 A JP 2002085829A JP 3826059 B2 JP3826059 B2 JP 3826059B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- switching element
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に搭載され、トランジスタ等から構成されるスイッチング素子をオン・オフ制御することで直流電力の制御を行うチョッパ電源のうち、自励式非連続モードで動作するチョッパ電源に適用する場合に好適な電源装置に関する。
【０００２】
【従来の技術】
従来、自励式非連続モードで動作するチョッパ電源として、チョークコイルに帰還巻線を設けて自励発振させるタイプのものと、チョークコイルの帰還巻線を設けないタイプのものがある。出力容量が小さい場合、帰還巻線を設けないチョッパ電源のほうがチョークコイルの構造が簡単であり、安価に構成することができる。帰還巻線を設けないチョッパ電源としては、特許第２８３５２９９号や特許第３１４４５２１号が提案されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の特許第２８３５２９９号や特許第３１４４５２１号で提案されている従来のチョッパ電源は、ディスクリート部品で構成されているため、トランジスタのベース・エミッタ間電圧のばらつきや電流増幅率の影響を受けるために、精度に限界がある。また、従来のチョッパ電源は部品点数が多いという課題がある。更に、従来のチョッパ電源には過負荷時の保護機能が設けられておらず、単独で保護機能を設けた場合、価格が上昇してしまうという課題がある。
【０００４】
本発明は、上述した点に鑑みなされたものであり、安価なＩＣ化されたコンパレータやオペアンプを使用し少ない部品点数で簡単に実現可能とし、数点の安価な部品を追加するのみで過負荷保護や出力短絡保護を実現可能とした電源装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、一端がコンデンサに接続されると共に電源出力側となるインダクタと、電源入力側と前記インダクタの間に接続され、前記インダクタを介した電源出力をスイッチングするスイッチング素子と、当該電源装置の出力電圧が目標電圧になるように、前記スイッチング素子をオン状態又はオフ状態に制御する制御手段と、前記スイッチング素子がオン状態からオフ状態に変化した後、前記インダクタに回生電流を流すための回生ダイオードとを有し、前記制御手段は、当該電源装置の出力電圧に比例した電圧と基準電圧とを比較する差動増幅手段と、アノードが前記差動増幅手段の前記基準電圧入力側に接続され、カソードが前記スイッチング素子の電流流出側に接続されたダイオードとを有し、前記インダクタへの入力電圧に基づいて、前記インダクタからのエネルギーの放出が終了して回生電流が流れなくなるまで前記スイッチング素子のオフ状態が維持されるように、前記スイッチング素子を制御することを特徴とする。
【０００６】
【発明の実施の形態】
先ず、本発明の概要を説明する。本発明は、近年急速に安価になってきたＩＣ化されたオペアンプやコンパレータを用い、非常に少ない部品点数でチョッパ電源を実現するものである。また、本発明は、チョッパ電源において数点の部品追加だけで、過負荷時の保護機能、出力短絡時の保護機能を実現するものである。
【０００７】
具体的には、出力電圧安定化のための差動増幅器は出力電圧に比例する電圧と基準電圧が入力されるが、差動増幅器における基準電圧が入力されている端子側をアノード側とし、主スイッチング素子の電流流出端側をカソード側としてダイオードを挿入し、非連続発振動作を行う。また、過負荷保護として、チョッパ電源の入力端に電流検出抵抗を設け、この電流検出抵抗の両端をトランジスタのエミッタ及びコレクタに接続し、電流検出抵抗による電圧低下がこのトランジスタの閾値電圧を超えると、出力電圧に比例する電圧にチョッパ電源の入力電圧を重畳し、入力電流値を制限する。また、短絡保護として、上記トランジスタのエミッタ・コレクタ間にツェナダイオードを付加し、出力電圧が低下し過ぎて差動増幅器の誤動作が発生することを防止する。
【０００８】
以下、本発明の第１の実施の形態乃至第３の実施の形態を図面に基づいて詳細に説明する。
【０００９】
［第１の実施の形態］
図１は本発明の第１の実施の形態に係るオープンコレクタ出力のコンパレータを用いたチョッパ電源の構成を示す回路図である。本チョッパ電源は、ＩＣ化されたオープンコレクタ出力のコンパレータ１０１、主スイッチング素子Ｑ１１、回生ダイオードＤ１１、小信号ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５を備えている。
【００１０】
先ず、チョッパ電源各部の接続関係を詳述すると、主スイッチング素子Ｑ１１の電流流入端は、本チョッパ電源の入力端であり、電解コンデンサＣ１１と抵抗Ｒ１２の一端に接続されている。主スイッチング素子Ｑ１１の電流流出端は、回生ダイオードＤ１１のカソードとダイオードＤ１２のカソードとチョークコイルＬ１１の一端に接続されている。チョークコイルＬ１１の他端は、本チョッパ電源の出力端であり、電解コンデンサＣ１２の一端に接続されている。電解コンデンサＣ１２の他端と回生ダイオードＤ１１のアノードは、基準電圧源の低電圧側に接続されている。コンパレータ１０１のマイナス入力端子には、基準電圧源の高電圧側の電位が印加されると共にダイオードＤ１２のアノードが接続され、コンパレータ１０１のプラス入力端子には、本チョッパ電源の出力電圧に比例した電位が入力される。コンパレータ１０１の出力は、抵抗Ｒ１１を介して主スイッチング素子Ｑ１１の制御端子に接続されると共に、抵抗Ｒ１２に接続されている。
【００１１】
次に、チョッパ電源各部の機能を詳述すると、主スイッチング素子Ｑ１１は、ＭＯＳＦＥＴから構成されている。回生ダイオードＤ１１は、可能ならば電圧降下の小さなショットキーダイオードが望ましい。チョークコイルＬ１１は、回生ダイオードＤ１１を介して電流を流す。ツェナダイオードＺＤ１１は、コンパレータ１０１のマイナス入力端子に印加する基準電圧を作成している。コンパレータ１０１は、オープンコレクタ出力であり、プラス入力端子に入力される本チョッパ電源の出力電圧に比例した電圧と、マイナス入力端子に入力される基準電圧とを比較し、出力電圧が基準電圧を下回った場合にコンパレータ出力がＬＯＷとなり、出力電圧が基準電圧を上回った場合にコンパレータ出力がＨＩとなる。本チョッパ電源は、２４Ｖを入力し、３.３Ｖの安定出力を得る、自励式非連続モードで動作する非連続降圧チョッパ電源である。従って、ツェナダイオードＺＤ１１のツェナ電圧は３.３Ｖのものが選ばれる。
【００１２】
次に、第１の実施の形態に係るチョッパ電源の動作を説明する。コンパレータ１０１の出力がＬＯＷのとき、主スイッチング素子Ｑ１１はオン状態となる。従って、ダイオードＤ１２のカソード電位は２４Ｖとなり、このダイオードＤ１２は非導通状態である。コンパレータ１０１のマイナス入力端子には、基準電圧である３.３Ｖが入力される。チョッパ電源の出力電圧が上昇し、コンパレータ１０１のプラス入力端子が基準電圧３.３Ｖを超えると、コンパレータ１０１の出力はＨＩとなり、主スイッチング素子Ｑ１１はオフ状態となる。
【００１３】
チョークコイルＬ１１にはエネルギーが蓄えられているため、チョークコイルＬ１１は回生ダイオードＤ１１を介して電流を流す。このとき、ダイオードＤ１２のカソード電位はＧＮＤレベルに対し回生ダイオードＤ１１の電圧降下分だけ低い電圧となるため、ダイオードＤ１２は導通状態となり、コンパレータ１０１のマイナス入力端子は、回生ダイオードＤ１１とダイオードＤ１２の導通状態時電圧降下の差の電圧となる。従って、コンパレータ１０１の出力はＨＩ状態を維持する。
【００１４】
その後、チョークコイルＬ１１のエネルギーの放出が終了すると、ダイオードＤ１２のカソード電位は出力電圧と等しい電圧となり、ダイオードＤ１２は非導通状態となり、コンパレータ１０１のマイナス入力端子は基準電圧である３.３Ｖになる。その時、出力電圧が基準電圧３.３Ｖを下回っていると直ちにコンパレータ１０１の出力はＬＯＷとなり、主スイッチング素子Ｑ１１はオンになるが、出力電圧が基準電圧３.３Ｖを下回っていなければこの状態を維持し、出力電圧が３.３Ｖを下回った瞬間に同様に主スイッチング素子Ｑ１１はオンになる。以下同様の動作を繰り返す。
【００１５】
尚、抵抗Ｒ１３、抵抗Ｒ１４は、コンパレータ１０１の入力インピーダンスを揃えるために設けられている。また、チョークコイルＬ１１のエネルギー放出終了時に、ダイオードＤ１２のカソードにリンギングが発生する。このリンギングにより誤動作が発生する場合は、ツェナダイオードＺＤ１１に対し並列に数百ｐＦのコンデンサを付加すると誤動作を解決することができる。
【００１６】
上記のように、第１の実施の形態に係るオープンコレクタ出力のコンパレータ１０１を用いたチョッパ電源の回路においては、基準電圧に応じた安定した出力電圧を得ることができる。
【００１７】
尚、第１の実施の形態に係るチョッパ電源においては、オープンコレクタ出力のコンパレータ１０１の代りに、プシュプル出力のコンパレータを用いることもできるし、プシュプル出力のオペアンプを用いることもできる。
【００１８】
図２は第１の実施の形態の変形例に係るプシュプル出力のオペアンプ１０２を用いたチョッパ電源の構成を示す回路図である。チョッパ電源は、ＩＣ化されたプシュプル出力のオペアンプ１０２、主スイッチング素子Ｑ１１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、コンデンサＣ１３、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５を備えている。図２の回路では主スイッチング素子Ｑ１１のゲートドライブ回路が図１の回路と異なっている。これ以外の構成は上記図１と同様である。
【００１９】
また、第１の実施の形態に係るチョッパ電源においては、オープンコレクタ出力のコンパレータ１０１の代りに、ディスクリートの差動増幅器を用いる場合でも問題ない。
【００２０】
図３は第１の実施の形態の別の変形例に係るディスクリートの差動増幅器１０３を用いたチョッパ電源の構成を示す回路図である。チョッパ電源は、トランジスタＱ２１及びトランジスタＱ２２を有するディスクリートの差動増幅器１０３、主スイッチング素子Ｑ１１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１５、抵抗Ｒ２１を備えている。これ以外の構成は上記図１と同様である。
【００２１】
また、第１の実施の形態では、主スイッチング素子Ｑ１１としてＭＯＳＦＥＴを用いたが、ＭＯＳＦＥＴ（ユニポーラトランジスタ）に限定されるものではなく、バイポーラトランジスタを用いることもできる。また、第１の実施の形態では基準電圧を作成する手段としてＺＤ１１のツェナダイオードを用いたが、他の手段、例えばいわゆるシャントレギュレータや入力電圧２４Ｖを抵抗で分圧することによっても実現できる。
【００２２】
以上説明したように、第１の実施の形態によれば、差動増幅手段として安価なＩＣ化されたコンパレータやオペアンプを使用し、少ない部品点数で簡単に非連続降圧チョッパ電源を実現することができる。
【００２３】
［第２の実施の形態］
図４は本発明の第２の実施の形態に係る、上記第１の実施の形態の構成に過負荷保護回路を追加したチョッパ電源の構成を示す回路図である。本チョッパ電源は、コンパレータ１０１、主スイッチング素子Ｑ１１、小信号トランジスタＱ３１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５、電流検出抵抗Ｒ３１、抵抗Ｒ３２、抵抗Ｒ３３、抵抗Ｒ３４を備えている。
【００２４】
即ち、第２の実施の形態に係るチョッパ電源の回路は、上記第１の実施の形態に係るチョッパ電源の回路に過負荷保護回路を追加したものである。電流検出抵抗Ｒ３１は本チョッパ電源の新たな入力端であり、電流検出抵抗Ｒ３１の一端は、主スイッチング素子Ｑ１１の電流流入端に接続されると共に、抵抗Ｒ３２を介して小信号トランジスタＱ３１の制御端子に接続され、電流検出抵抗Ｒ３１の他端は、小信号トランジスタＱ３１の電流流入端に接続されている。小信号トランジスタＱ３１の電流流出端は、コンパレータ１０１のプラス入力端子に接続されている。小信号トランジスタＱ３１の電流流出端に現れる電圧を、本チョッパ電源の出力電圧に比例した電位に重畳し、コンパレータ１０１のプラス入力端子に入力している。尚、抵抗Ｒ３２、抵抗Ｒ３３は一般的な抵抗である。これ以外の構成は上記図１と同様である。
【００２５】
次に、第２の実施の形態に係るチョッパ電源の動作を説明する。電流検出抵抗Ｒ３１の両端には、主スイッチング素子Ｑ１１に流れる電流に応じた電位差が発生する。電流検出抵抗Ｒ３１の両端に発生した電位差が、小信号トランジスタＱ３１のエミッタ・ベース間閾値電圧を超えると、小信号トランジスタＱ３１はオンし、電源電圧２４Ｖが抵抗Ｒ３３を通じてコンパレータ１０１のプラス入力端子電圧に重畳される。コンパレータ１０１は出力電圧が上がったと判断するため、直ちに出力をＨＩにし、主スイッチング素子Ｑ１１はオフとなる。従って、電流検出抵抗Ｒ３１の抵抗値により主スイッチング素子Ｑ１１に流す電流の最大値を決定することができる。
【００２６】
３.３Ｖの負荷電流が増加すると、主スイッチング素子Ｑ１１に流れる電流は増加するが、主スイッチング素子Ｑ１１には電流検出抵抗Ｒ３１で設定された電流以上流せないため、そのときは出力電圧が低下していく。従って、過負荷状態において本チョッパ電源は異常発熱することはなく、過負荷に対して保護されている。
【００２７】
以上説明したように、第２の実施の形態によれば、差動増幅手段として安価なＩＣ化されたコンパレータを使用し、少ない部品点数で簡単に非連続降圧チョッパ電源を実現することができる。また、数点の安価な部品を追加するだけで、過負荷時の保護機能を実現することができる。
【００２８】
［第３の実施の形態］
図５は本発明の第３の実施の形態に係る、上記第１の実施の形態の構成にツェナダイオードを付加したチョッパ電源の構成を示す回路図である。本チョッパ電源は、コンパレータ１０１、主スイッチング素子Ｑ１１、小信号トランジスタＱ３１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、ツェナダイオードＺＤ４１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５、電流検出抵抗Ｒ３１、抵抗Ｒ３２、抵抗Ｒ３３、抵抗Ｒ３４を備えている。
【００２９】
即ち、第３の実施の形態に係るチョッパ電源の回路は、上記第２の実施の形態に係るチョッパ電源の小信号トランジスタＱ３１のエミッタ・コレクタ間にツェナダイオードＺＤ４１を付加したものである。尚、本チョッパ電源の回路は入力２４Ｖ、出力３.３Ｖであるから、ツェナダイオードＺＤ４１のツェナ電圧は２２Ｖ程度が望ましい。これ以外の構成は上記図４と同様である。
【００３０】
次に、第３の実施の形態に係るチョッパ電源の動作を説明する。チョッパ電源における過負荷状態は上記第２の実施の形態の手法で保護されるが、負荷が短絡されると、回生ダイオードＤ１１とダイオードＤ１２の特性により、保護機能が働かず、破壊に至ることがある。これは、回生ダイオードＤ１１とダイオードＤ１２の導通時電圧降下の違いにより、チョークコイルＬ１１がエネルギーを放出し終わらない期間に、コンパレータ１０１のマイナス入力端子のほうがプラス入力端子よりも高電位となってしまい、主スイッチング素子Ｑ１１をオンさせてしまう現象による。
【００３１】
出力短絡時の出力電圧はほぼ０Ｖとなり、コンパレータ１０１のプラス入力端子電圧は０Ｖとなる。一方、チョークコイルＬ１１がエネルギーを放出している間、回生ダイオードＤ１１は導通状態であり、回生ダイオードＤ１１がショットキーダイオードであれば、コンパレータ１０１のマイナス入力端子電圧は−０.４Ｖ程度になる。そのとき、ダイオードＤ１２も導通常態であるが、ダイオードＤ１２として一般のシリコンダイオードを使用すると電圧降下は０.７Ｖ程度であるため、コンパレータ１０１のマイナス入力端子電圧は差し引き０.３Ｖとなる。従って、コンパレータ１０１は出力をＬＯＷとしてしまい、主スイッチング素子Ｑ１１がオンになってしまう。
【００３２】
この現象を回避するため、小信号トランジスタＱ３１のエミッタ・コレクタ間にツェナダイオードＺＤ４１を付加し、コンパレータ１０１のプラス入力端子が０Ｖにならないようにする。尚、通常動作状態（過負荷でない状態）において、ツェナダイオードＺＤ４１のアノード・カソード間電圧は２０.７Ｖであるから、ツェナダイオードＺＤ４１として２２Ｖのツェナダイオードを使用していればツェナダイオードＺＤ４１は常に非導通状態であり、本チョッパ電源の動作に影響は与えない。
【００３３】
図６は第３の実施の形態に係るチョッパ電源の負荷電流と出力電圧の関係を示す図である。過負荷状態になると急激に出力電圧が低下することがわかる。
【００３４】
以上説明したように、第３の実施の形態によれば、差動増幅手段として安価なＩＣ化されたコンパレータを使用し、少ない部品点数で簡単に非連続降圧チョッパ電源を実現することができる。また、数点の安価な部品を追加するだけで、過負荷時の保護機能や出力短絡時の保護機能を実現することができる。
【００３５】
［他の実施の形態］
第１乃至第３の実施の形態では、チョッパ電源を図１乃至図５に示す構成としたが、本発明は図示の構成に限定されるものではなく、上述したように、例えば主スイッチング素子Ｑ１１をバイポーラトランジスタから構成する場合や、ツェナダイオードＺＤ１１に並列にコンデンサを付加する場合などの如く、適宜構成に変更を加えることが可能である。また、第１乃至第３の実施の形態では基準電源をツェナダイオードで作成したが、本発明は基準電圧の作成方法を本手段に限定したものではない。
【００３６】
第１乃至第３の実施の形態では、チョッパ電源単体の場合を例に挙げたが、本発明はチョッパ電源単体に限定されるものではなく、チョッパ電源を搭載した各種電子機器、チョッパ電源を搭載した複数の電子機器から構成されるシステムに適用することが可能である。
【００３７】
尚、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。上述した実施形態において、例えば、チョッパ電源が搭載される機器に装備されたマイクロコンピュータにより該チョッパ電源を制御する場合、その制御機能を実現するソフトウエアのプログラムコードを記憶した記憶媒体等の媒体をシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体等の媒体に格納されたプログラムコードを読み出し実行することによっても、本発明が達成されることは言うまでもない。
【００３８】
この場合、記憶媒体等の媒体から読み出されたプログラムコード自体が、上述した実施形態において、上記マイクロコンピュータの制御機能を実現することになり、そのプログラムコードを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムコードを供給するための記憶媒体等の媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、或いはネットワークを介したダウンロードなどを用いることができる。
【００３９】
また、コンピュータが読み出したプログラムコードを実行することにより、上述した実施形態において、上記マイクロコンピュータの制御機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行い、その処理によって上述した実施形態において、上記マイクロコンピュータの制御機能が実現される場合も、本発明に含まれることは言うまでもない。
【００４０】
更に、記憶媒体等の媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって上述した実施形態において、上記マイクロコンピュータの制御機能が実現される場合も、本発明に含まれることは言うまでもない。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、差動増幅手段として安価なＩＣ化されたコンパレータやオペアンプ等を使用し、少ない部品点数で簡単に電源装置を実現することができる。また、数点の安価な部品を追加するだけで、過負荷時の保護機能や出力短絡時の保護機能を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るコンパレータを用いたチョッパ電源の構成を示す回路図である。
【図２】第１の実施の形態の変形例に係るオペアンプを用いたチョッパ電源の構成を示す回路図である。
【図３】第１の実施の形態の別の変形例に係るディスクリートの差動増幅器を用いたチョッパ電源の構成を示す回路図である。
【図４】本発明の第２の実施の形態に係る過負荷保護回路を追加したチョッパ電源の構成を示す回路図である。
【図５】本発明の第３の実施の形態に係るツェナダイオードを付加したチョッパ電源の構成を示す回路図である。
【図６】第３の実施の形態に係る負荷電流と出力電圧の関係を示す特性図である。
【符号の説明】
１０１ オープンコレクタ出力コンパレータ（差動増幅手段）
１０２ プシュプル出力オペアンプ（差動増幅手段）
１０３ 差動増幅器（差動増幅手段）
Ｑ１１ 主スイッチング素子（スイッチング素子）
Ｌ１１ チョークコイル（インダクタ）
Ｃ１２ 電解コンデンサ（コンデンサ）
Ｄ１１ 回生ダイオード
Ｄ１２ ダイオード
Ｒ３１ 電流検出抵抗（過負荷保護手段）
Ｑ３１ 小信号トランジスタ（重畳手段）
ＺＤ１１ ツェナダイオード
ＺＤ４１ ツェナダイオード（短絡保護手段）
【発明の属する技術分野】
本発明は、各種電子機器に搭載され、トランジスタ等から構成されるスイッチング素子をオン・オフ制御することで直流電力の制御を行うチョッパ電源のうち、自励式非連続モードで動作するチョッパ電源に適用する場合に好適な電源装置に関する。
【０００２】
【従来の技術】
従来、自励式非連続モードで動作するチョッパ電源として、チョークコイルに帰還巻線を設けて自励発振させるタイプのものと、チョークコイルの帰還巻線を設けないタイプのものがある。出力容量が小さい場合、帰還巻線を設けないチョッパ電源のほうがチョークコイルの構造が簡単であり、安価に構成することができる。帰還巻線を設けないチョッパ電源としては、特許第２８３５２９９号や特許第３１４４５２１号が提案されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の特許第２８３５２９９号や特許第３１４４５２１号で提案されている従来のチョッパ電源は、ディスクリート部品で構成されているため、トランジスタのベース・エミッタ間電圧のばらつきや電流増幅率の影響を受けるために、精度に限界がある。また、従来のチョッパ電源は部品点数が多いという課題がある。更に、従来のチョッパ電源には過負荷時の保護機能が設けられておらず、単独で保護機能を設けた場合、価格が上昇してしまうという課題がある。
【０００４】
本発明は、上述した点に鑑みなされたものであり、安価なＩＣ化されたコンパレータやオペアンプを使用し少ない部品点数で簡単に実現可能とし、数点の安価な部品を追加するのみで過負荷保護や出力短絡保護を実現可能とした電源装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、一端がコンデンサに接続されると共に電源出力側となるインダクタと、電源入力側と前記インダクタの間に接続され、前記インダクタを介した電源出力をスイッチングするスイッチング素子と、当該電源装置の出力電圧が目標電圧になるように、前記スイッチング素子をオン状態又はオフ状態に制御する制御手段と、前記スイッチング素子がオン状態からオフ状態に変化した後、前記インダクタに回生電流を流すための回生ダイオードとを有し、前記制御手段は、当該電源装置の出力電圧に比例した電圧と基準電圧とを比較する差動増幅手段と、アノードが前記差動増幅手段の前記基準電圧入力側に接続され、カソードが前記スイッチング素子の電流流出側に接続されたダイオードとを有し、前記インダクタへの入力電圧に基づいて、前記インダクタからのエネルギーの放出が終了して回生電流が流れなくなるまで前記スイッチング素子のオフ状態が維持されるように、前記スイッチング素子を制御することを特徴とする。
【０００６】
【発明の実施の形態】
先ず、本発明の概要を説明する。本発明は、近年急速に安価になってきたＩＣ化されたオペアンプやコンパレータを用い、非常に少ない部品点数でチョッパ電源を実現するものである。また、本発明は、チョッパ電源において数点の部品追加だけで、過負荷時の保護機能、出力短絡時の保護機能を実現するものである。
【０００７】
具体的には、出力電圧安定化のための差動増幅器は出力電圧に比例する電圧と基準電圧が入力されるが、差動増幅器における基準電圧が入力されている端子側をアノード側とし、主スイッチング素子の電流流出端側をカソード側としてダイオードを挿入し、非連続発振動作を行う。また、過負荷保護として、チョッパ電源の入力端に電流検出抵抗を設け、この電流検出抵抗の両端をトランジスタのエミッタ及びコレクタに接続し、電流検出抵抗による電圧低下がこのトランジスタの閾値電圧を超えると、出力電圧に比例する電圧にチョッパ電源の入力電圧を重畳し、入力電流値を制限する。また、短絡保護として、上記トランジスタのエミッタ・コレクタ間にツェナダイオードを付加し、出力電圧が低下し過ぎて差動増幅器の誤動作が発生することを防止する。
【０００８】
以下、本発明の第１の実施の形態乃至第３の実施の形態を図面に基づいて詳細に説明する。
【０００９】
［第１の実施の形態］
図１は本発明の第１の実施の形態に係るオープンコレクタ出力のコンパレータを用いたチョッパ電源の構成を示す回路図である。本チョッパ電源は、ＩＣ化されたオープンコレクタ出力のコンパレータ１０１、主スイッチング素子Ｑ１１、回生ダイオードＤ１１、小信号ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５を備えている。
【００１０】
先ず、チョッパ電源各部の接続関係を詳述すると、主スイッチング素子Ｑ１１の電流流入端は、本チョッパ電源の入力端であり、電解コンデンサＣ１１と抵抗Ｒ１２の一端に接続されている。主スイッチング素子Ｑ１１の電流流出端は、回生ダイオードＤ１１のカソードとダイオードＤ１２のカソードとチョークコイルＬ１１の一端に接続されている。チョークコイルＬ１１の他端は、本チョッパ電源の出力端であり、電解コンデンサＣ１２の一端に接続されている。電解コンデンサＣ１２の他端と回生ダイオードＤ１１のアノードは、基準電圧源の低電圧側に接続されている。コンパレータ１０１のマイナス入力端子には、基準電圧源の高電圧側の電位が印加されると共にダイオードＤ１２のアノードが接続され、コンパレータ１０１のプラス入力端子には、本チョッパ電源の出力電圧に比例した電位が入力される。コンパレータ１０１の出力は、抵抗Ｒ１１を介して主スイッチング素子Ｑ１１の制御端子に接続されると共に、抵抗Ｒ１２に接続されている。
【００１１】
次に、チョッパ電源各部の機能を詳述すると、主スイッチング素子Ｑ１１は、ＭＯＳＦＥＴから構成されている。回生ダイオードＤ１１は、可能ならば電圧降下の小さなショットキーダイオードが望ましい。チョークコイルＬ１１は、回生ダイオードＤ１１を介して電流を流す。ツェナダイオードＺＤ１１は、コンパレータ１０１のマイナス入力端子に印加する基準電圧を作成している。コンパレータ１０１は、オープンコレクタ出力であり、プラス入力端子に入力される本チョッパ電源の出力電圧に比例した電圧と、マイナス入力端子に入力される基準電圧とを比較し、出力電圧が基準電圧を下回った場合にコンパレータ出力がＬＯＷとなり、出力電圧が基準電圧を上回った場合にコンパレータ出力がＨＩとなる。本チョッパ電源は、２４Ｖを入力し、３.３Ｖの安定出力を得る、自励式非連続モードで動作する非連続降圧チョッパ電源である。従って、ツェナダイオードＺＤ１１のツェナ電圧は３.３Ｖのものが選ばれる。
【００１２】
次に、第１の実施の形態に係るチョッパ電源の動作を説明する。コンパレータ１０１の出力がＬＯＷのとき、主スイッチング素子Ｑ１１はオン状態となる。従って、ダイオードＤ１２のカソード電位は２４Ｖとなり、このダイオードＤ１２は非導通状態である。コンパレータ１０１のマイナス入力端子には、基準電圧である３.３Ｖが入力される。チョッパ電源の出力電圧が上昇し、コンパレータ１０１のプラス入力端子が基準電圧３.３Ｖを超えると、コンパレータ１０１の出力はＨＩとなり、主スイッチング素子Ｑ１１はオフ状態となる。
【００１３】
チョークコイルＬ１１にはエネルギーが蓄えられているため、チョークコイルＬ１１は回生ダイオードＤ１１を介して電流を流す。このとき、ダイオードＤ１２のカソード電位はＧＮＤレベルに対し回生ダイオードＤ１１の電圧降下分だけ低い電圧となるため、ダイオードＤ１２は導通状態となり、コンパレータ１０１のマイナス入力端子は、回生ダイオードＤ１１とダイオードＤ１２の導通状態時電圧降下の差の電圧となる。従って、コンパレータ１０１の出力はＨＩ状態を維持する。
【００１４】
その後、チョークコイルＬ１１のエネルギーの放出が終了すると、ダイオードＤ１２のカソード電位は出力電圧と等しい電圧となり、ダイオードＤ１２は非導通状態となり、コンパレータ１０１のマイナス入力端子は基準電圧である３.３Ｖになる。その時、出力電圧が基準電圧３.３Ｖを下回っていると直ちにコンパレータ１０１の出力はＬＯＷとなり、主スイッチング素子Ｑ１１はオンになるが、出力電圧が基準電圧３.３Ｖを下回っていなければこの状態を維持し、出力電圧が３.３Ｖを下回った瞬間に同様に主スイッチング素子Ｑ１１はオンになる。以下同様の動作を繰り返す。
【００１５】
尚、抵抗Ｒ１３、抵抗Ｒ１４は、コンパレータ１０１の入力インピーダンスを揃えるために設けられている。また、チョークコイルＬ１１のエネルギー放出終了時に、ダイオードＤ１２のカソードにリンギングが発生する。このリンギングにより誤動作が発生する場合は、ツェナダイオードＺＤ１１に対し並列に数百ｐＦのコンデンサを付加すると誤動作を解決することができる。
【００１６】
上記のように、第１の実施の形態に係るオープンコレクタ出力のコンパレータ１０１を用いたチョッパ電源の回路においては、基準電圧に応じた安定した出力電圧を得ることができる。
【００１７】
尚、第１の実施の形態に係るチョッパ電源においては、オープンコレクタ出力のコンパレータ１０１の代りに、プシュプル出力のコンパレータを用いることもできるし、プシュプル出力のオペアンプを用いることもできる。
【００１８】
図２は第１の実施の形態の変形例に係るプシュプル出力のオペアンプ１０２を用いたチョッパ電源の構成を示す回路図である。チョッパ電源は、ＩＣ化されたプシュプル出力のオペアンプ１０２、主スイッチング素子Ｑ１１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、コンデンサＣ１３、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５を備えている。図２の回路では主スイッチング素子Ｑ１１のゲートドライブ回路が図１の回路と異なっている。これ以外の構成は上記図１と同様である。
【００１９】
また、第１の実施の形態に係るチョッパ電源においては、オープンコレクタ出力のコンパレータ１０１の代りに、ディスクリートの差動増幅器を用いる場合でも問題ない。
【００２０】
図３は第１の実施の形態の別の変形例に係るディスクリートの差動増幅器１０３を用いたチョッパ電源の構成を示す回路図である。チョッパ電源は、トランジスタＱ２１及びトランジスタＱ２２を有するディスクリートの差動増幅器１０３、主スイッチング素子Ｑ１１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１５、抵抗Ｒ２１を備えている。これ以外の構成は上記図１と同様である。
【００２１】
また、第１の実施の形態では、主スイッチング素子Ｑ１１としてＭＯＳＦＥＴを用いたが、ＭＯＳＦＥＴ（ユニポーラトランジスタ）に限定されるものではなく、バイポーラトランジスタを用いることもできる。また、第１の実施の形態では基準電圧を作成する手段としてＺＤ１１のツェナダイオードを用いたが、他の手段、例えばいわゆるシャントレギュレータや入力電圧２４Ｖを抵抗で分圧することによっても実現できる。
【００２２】
以上説明したように、第１の実施の形態によれば、差動増幅手段として安価なＩＣ化されたコンパレータやオペアンプを使用し、少ない部品点数で簡単に非連続降圧チョッパ電源を実現することができる。
【００２３】
［第２の実施の形態］
図４は本発明の第２の実施の形態に係る、上記第１の実施の形態の構成に過負荷保護回路を追加したチョッパ電源の構成を示す回路図である。本チョッパ電源は、コンパレータ１０１、主スイッチング素子Ｑ１１、小信号トランジスタＱ３１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５、電流検出抵抗Ｒ３１、抵抗Ｒ３２、抵抗Ｒ３３、抵抗Ｒ３４を備えている。
【００２４】
即ち、第２の実施の形態に係るチョッパ電源の回路は、上記第１の実施の形態に係るチョッパ電源の回路に過負荷保護回路を追加したものである。電流検出抵抗Ｒ３１は本チョッパ電源の新たな入力端であり、電流検出抵抗Ｒ３１の一端は、主スイッチング素子Ｑ１１の電流流入端に接続されると共に、抵抗Ｒ３２を介して小信号トランジスタＱ３１の制御端子に接続され、電流検出抵抗Ｒ３１の他端は、小信号トランジスタＱ３１の電流流入端に接続されている。小信号トランジスタＱ３１の電流流出端は、コンパレータ１０１のプラス入力端子に接続されている。小信号トランジスタＱ３１の電流流出端に現れる電圧を、本チョッパ電源の出力電圧に比例した電位に重畳し、コンパレータ１０１のプラス入力端子に入力している。尚、抵抗Ｒ３２、抵抗Ｒ３３は一般的な抵抗である。これ以外の構成は上記図１と同様である。
【００２５】
次に、第２の実施の形態に係るチョッパ電源の動作を説明する。電流検出抵抗Ｒ３１の両端には、主スイッチング素子Ｑ１１に流れる電流に応じた電位差が発生する。電流検出抵抗Ｒ３１の両端に発生した電位差が、小信号トランジスタＱ３１のエミッタ・ベース間閾値電圧を超えると、小信号トランジスタＱ３１はオンし、電源電圧２４Ｖが抵抗Ｒ３３を通じてコンパレータ１０１のプラス入力端子電圧に重畳される。コンパレータ１０１は出力電圧が上がったと判断するため、直ちに出力をＨＩにし、主スイッチング素子Ｑ１１はオフとなる。従って、電流検出抵抗Ｒ３１の抵抗値により主スイッチング素子Ｑ１１に流す電流の最大値を決定することができる。
【００２６】
３.３Ｖの負荷電流が増加すると、主スイッチング素子Ｑ１１に流れる電流は増加するが、主スイッチング素子Ｑ１１には電流検出抵抗Ｒ３１で設定された電流以上流せないため、そのときは出力電圧が低下していく。従って、過負荷状態において本チョッパ電源は異常発熱することはなく、過負荷に対して保護されている。
【００２７】
以上説明したように、第２の実施の形態によれば、差動増幅手段として安価なＩＣ化されたコンパレータを使用し、少ない部品点数で簡単に非連続降圧チョッパ電源を実現することができる。また、数点の安価な部品を追加するだけで、過負荷時の保護機能を実現することができる。
【００２８】
［第３の実施の形態］
図５は本発明の第３の実施の形態に係る、上記第１の実施の形態の構成にツェナダイオードを付加したチョッパ電源の構成を示す回路図である。本チョッパ電源は、コンパレータ１０１、主スイッチング素子Ｑ１１、小信号トランジスタＱ３１、回生ダイオードＤ１１、ダイオードＤ１２、チョークコイルＬ１１、電解コンデンサＣ１１、電解コンデンサＣ１２、ツェナダイオードＺＤ１１、ツェナダイオードＺＤ４１、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１３、抵抗Ｒ１４、抵抗Ｒ１５、電流検出抵抗Ｒ３１、抵抗Ｒ３２、抵抗Ｒ３３、抵抗Ｒ３４を備えている。
【００２９】
即ち、第３の実施の形態に係るチョッパ電源の回路は、上記第２の実施の形態に係るチョッパ電源の小信号トランジスタＱ３１のエミッタ・コレクタ間にツェナダイオードＺＤ４１を付加したものである。尚、本チョッパ電源の回路は入力２４Ｖ、出力３.３Ｖであるから、ツェナダイオードＺＤ４１のツェナ電圧は２２Ｖ程度が望ましい。これ以外の構成は上記図４と同様である。
【００３０】
次に、第３の実施の形態に係るチョッパ電源の動作を説明する。チョッパ電源における過負荷状態は上記第２の実施の形態の手法で保護されるが、負荷が短絡されると、回生ダイオードＤ１１とダイオードＤ１２の特性により、保護機能が働かず、破壊に至ることがある。これは、回生ダイオードＤ１１とダイオードＤ１２の導通時電圧降下の違いにより、チョークコイルＬ１１がエネルギーを放出し終わらない期間に、コンパレータ１０１のマイナス入力端子のほうがプラス入力端子よりも高電位となってしまい、主スイッチング素子Ｑ１１をオンさせてしまう現象による。
【００３１】
出力短絡時の出力電圧はほぼ０Ｖとなり、コンパレータ１０１のプラス入力端子電圧は０Ｖとなる。一方、チョークコイルＬ１１がエネルギーを放出している間、回生ダイオードＤ１１は導通状態であり、回生ダイオードＤ１１がショットキーダイオードであれば、コンパレータ１０１のマイナス入力端子電圧は−０.４Ｖ程度になる。そのとき、ダイオードＤ１２も導通常態であるが、ダイオードＤ１２として一般のシリコンダイオードを使用すると電圧降下は０.７Ｖ程度であるため、コンパレータ１０１のマイナス入力端子電圧は差し引き０.３Ｖとなる。従って、コンパレータ１０１は出力をＬＯＷとしてしまい、主スイッチング素子Ｑ１１がオンになってしまう。
【００３２】
この現象を回避するため、小信号トランジスタＱ３１のエミッタ・コレクタ間にツェナダイオードＺＤ４１を付加し、コンパレータ１０１のプラス入力端子が０Ｖにならないようにする。尚、通常動作状態（過負荷でない状態）において、ツェナダイオードＺＤ４１のアノード・カソード間電圧は２０.７Ｖであるから、ツェナダイオードＺＤ４１として２２Ｖのツェナダイオードを使用していればツェナダイオードＺＤ４１は常に非導通状態であり、本チョッパ電源の動作に影響は与えない。
【００３３】
図６は第３の実施の形態に係るチョッパ電源の負荷電流と出力電圧の関係を示す図である。過負荷状態になると急激に出力電圧が低下することがわかる。
【００３４】
以上説明したように、第３の実施の形態によれば、差動増幅手段として安価なＩＣ化されたコンパレータを使用し、少ない部品点数で簡単に非連続降圧チョッパ電源を実現することができる。また、数点の安価な部品を追加するだけで、過負荷時の保護機能や出力短絡時の保護機能を実現することができる。
【００３５】
［他の実施の形態］
第１乃至第３の実施の形態では、チョッパ電源を図１乃至図５に示す構成としたが、本発明は図示の構成に限定されるものではなく、上述したように、例えば主スイッチング素子Ｑ１１をバイポーラトランジスタから構成する場合や、ツェナダイオードＺＤ１１に並列にコンデンサを付加する場合などの如く、適宜構成に変更を加えることが可能である。また、第１乃至第３の実施の形態では基準電源をツェナダイオードで作成したが、本発明は基準電圧の作成方法を本手段に限定したものではない。
【００３６】
第１乃至第３の実施の形態では、チョッパ電源単体の場合を例に挙げたが、本発明はチョッパ電源単体に限定されるものではなく、チョッパ電源を搭載した各種電子機器、チョッパ電源を搭載した複数の電子機器から構成されるシステムに適用することが可能である。
【００３７】
尚、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。上述した実施形態において、例えば、チョッパ電源が搭載される機器に装備されたマイクロコンピュータにより該チョッパ電源を制御する場合、その制御機能を実現するソフトウエアのプログラムコードを記憶した記憶媒体等の媒体をシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体等の媒体に格納されたプログラムコードを読み出し実行することによっても、本発明が達成されることは言うまでもない。
【００３８】
この場合、記憶媒体等の媒体から読み出されたプログラムコード自体が、上述した実施形態において、上記マイクロコンピュータの制御機能を実現することになり、そのプログラムコードを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムコードを供給するための記憶媒体等の媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、或いはネットワークを介したダウンロードなどを用いることができる。
【００３９】
また、コンピュータが読み出したプログラムコードを実行することにより、上述した実施形態において、上記マイクロコンピュータの制御機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行い、その処理によって上述した実施形態において、上記マイクロコンピュータの制御機能が実現される場合も、本発明に含まれることは言うまでもない。
【００４０】
更に、記憶媒体等の媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって上述した実施形態において、上記マイクロコンピュータの制御機能が実現される場合も、本発明に含まれることは言うまでもない。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、差動増幅手段として安価なＩＣ化されたコンパレータやオペアンプ等を使用し、少ない部品点数で簡単に電源装置を実現することができる。また、数点の安価な部品を追加するだけで、過負荷時の保護機能や出力短絡時の保護機能を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るコンパレータを用いたチョッパ電源の構成を示す回路図である。
【図２】第１の実施の形態の変形例に係るオペアンプを用いたチョッパ電源の構成を示す回路図である。
【図３】第１の実施の形態の別の変形例に係るディスクリートの差動増幅器を用いたチョッパ電源の構成を示す回路図である。
【図４】本発明の第２の実施の形態に係る過負荷保護回路を追加したチョッパ電源の構成を示す回路図である。
【図５】本発明の第３の実施の形態に係るツェナダイオードを付加したチョッパ電源の構成を示す回路図である。
【図６】第３の実施の形態に係る負荷電流と出力電圧の関係を示す特性図である。
【符号の説明】
１０１ オープンコレクタ出力コンパレータ（差動増幅手段）
１０２ プシュプル出力オペアンプ（差動増幅手段）
１０３ 差動増幅器（差動増幅手段）
Ｑ１１ 主スイッチング素子（スイッチング素子）
Ｌ１１ チョークコイル（インダクタ）
Ｃ１２ 電解コンデンサ（コンデンサ）
Ｄ１１ 回生ダイオード
Ｄ１２ ダイオード
Ｒ３１ 電流検出抵抗（過負荷保護手段）
Ｑ３１ 小信号トランジスタ（重畳手段）
ＺＤ１１ ツェナダイオード
ＺＤ４１ ツェナダイオード（短絡保護手段）
Claims (7)
- 一端がコンデンサに接続されると共に電源出力側となるインダクタと、
電源入力側と前記インダクタの間に接続され、前記インダクタを介した電源出力をスイッチングするスイッチング素子と、
当該電源装置の出力電圧が目標電圧になるように、前記スイッチング素子をオン状態又はオフ状態に制御する制御手段と、
前記スイッチング素子がオン状態からオフ状態に変化した後、前記インダクタに回生電流を流すための回生ダイオードとを有し、
前記制御手段は、当該電源装置の出力電圧に比例した電圧と基準電圧とを比較する差動増幅手段と、アノードが前記差動増幅手段の前記基準電圧入力側に接続され、カソードが前記スイッチング素子の電流流出側に接続されたダイオードとを有し、前記インダクタへの入力電圧に基づいて、前記インダクタからのエネルギーの放出が終了して回生電流が流れなくなるまで前記スイッチング素子のオフ状態が維持されるように、前記スイッチング素子を制御することを特徴とする電源装置。 - 前記インダクタは、一端が前記スイッチング素子の電流流出側に接続され、他端が前記コンデンサに接続されたチョークコイルであり、
前記スイッチング素子は、電流流入端子が前記電源入力側に接続され、電流流出端子が前記インダクタに接続されると共に前記ダイオードのカソードに接続され、制御端子が前記差動増幅手段の出力側に直接或いは抵抗を介して或いはコンデンサを介して接続されることを特徴とする請求項１記載の電源装置。 - 前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電源制御手段をオフ状態とし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電源制御手段をオン状態とするコンパレータ、オペアンプ及び差動増幅器のいずれかであることを特徴とする請求項２に記載の電源装置。
- 更に、過負荷保護手段と、前記過負荷保護手段が作動した場合に前記差動増幅手段の前記出力電圧入力側に電源入力電圧を重畳する重畳手段とを具備することを特徴とする請求項２又は３の何れかに記載の電源装置。
- 前記過負荷保護手段は、一端が前記電源入力側と前記重畳手段の電流流入側に接続され、他端が前記電源制御手段の電流流入側と前記重畳手段の制御端子側に接続された電流検出抵抗であり、
前記重畳手段は、電流流出側が前記差動増幅手段の前記出力電圧入力側に接続されたスイッチング素子であり、前記電流検出抵抗による電圧低下が閾値を超えた場合に前記差動増幅手段の前記出力電圧入力側に電源入力電圧を重畳することを特徴とする請求項４記載の電源装置。 - 更に、短絡保護手段を具備することを特徴とする請求項４又は５の何れかに記載の電源装置。
- 前記短絡保護手段は、カソードが前記重畳手段の前記電流流入側に接続され、アノードが前記重畳手段の前記電流流出側に接続されたツェナダイオードであることを特徴とする請求項６記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085829A JP3826059B2 (ja) | 2002-03-26 | 2002-03-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085829A JP3826059B2 (ja) | 2002-03-26 | 2002-03-26 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284327A JP2003284327A (ja) | 2003-10-03 |
| JP3826059B2 true JP3826059B2 (ja) | 2006-09-27 |
Family
ID=29232643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085829A Expired - Fee Related JP3826059B2 (ja) | 2002-03-26 | 2002-03-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826059B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652777B2 (ja) * | 2004-11-11 | 2011-03-16 | キヤノン株式会社 | チョッパ電源装置 |
| JP6066741B2 (ja) * | 2013-01-17 | 2017-01-25 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP6471550B2 (ja) * | 2015-03-17 | 2019-02-20 | サンケン電気株式会社 | スナバ回路 |
| CN107565799B (zh) * | 2017-09-06 | 2019-08-20 | Oppo广东移动通信有限公司 | 电源设备及其电源反馈电路 |
-
2002
- 2002-03-26 JP JP2002085829A patent/JP3826059B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003284327A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4691404B2 (ja) | スイッチング制御回路、自励型ｄｃ−ｄｃコンバータ | |
| US7218496B2 (en) | Overcurrent protection circuit | |
| JP4647747B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータ用半導体集積回路装置 | |
| US20100277148A1 (en) | Capless low drop-out voltage regulator with fast overvoltage response | |
| JP2009136148A (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
| US20040080892A1 (en) | Battery over voltage and over current protection circuit and adjustable adapter current limit circuit | |
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| US6538492B2 (en) | Power supply, electronic device using the same, and output | |
| JP3826059B2 (ja) | 電源装置 | |
| US20060152875A1 (en) | Overcurrent protection device | |
| US6384584B2 (en) | Current control circuit | |
| JP2001025238A (ja) | 直流安定化電源装置 | |
| JP4677284B2 (ja) | 誤差増幅回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JPH07337007A (ja) | 直流電圧源回路 | |
| US10305464B2 (en) | Control integrated circuit of switching power-supply device and switching power-supply device | |
| JP4652777B2 (ja) | チョッパ電源装置 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP3560871B2 (ja) | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 | |
| JP2006235991A (ja) | 基準電圧発生回路及び駆動回路 | |
| JP2006039812A (ja) | 直流安定化電源回路 | |
| JP2006129643A (ja) | スイッチング制御装置及び半導体集積回路装置 | |
| JP3558935B2 (ja) | スイッチング・レギュレータ制御回路 | |
| JPH0635537Y2 (ja) | 演算増幅器の保護回路 | |
| JP3868426B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3826059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |