JP6066741B2 - 電源装置及び画像形成装置 - Google Patents

Description

本発明は、所定電圧の直流電圧を異なる電圧の直流電圧に変換する電源装置であるＤＣ−ＤＣコンバータ、及びそのＤＣ−ＤＣコンバータを備えた画像形成装置に関する。

従来、自励式非連続モードで動作するチョッパ電源は、その回路構成の簡素さ、使用する回路素子数の少なさから出力容量の小さい、比較的低価格の電源装置として用いられている。チョッパ電源では、直流の入力電圧をスイッチング素子により高周波の電力に変換し、それを平滑用のチョークコイルとコンデンサで再度直流に変換する。そして、チョッパ電源を適用したＤＣ−ＤＣコンバータについては、例えば特許文献１において提案されている。特許文献１で提案されているＤＣ−ＤＣコンバータでは、自励式非連続モードで動作するチョッパ電源に、過負荷時の保護機能が設けられている。

特開２００３−２８４３２７号公報

特許文献１のＤＣ−ＤＣコンバータは、チョッパ電源がチョークコイルに蓄積されたエネルギーの放出が終了し、チョークコイルに流れる電流が０となるまでは、スイッチング素子が再びオン状態にならない非連続モードで動作する。そのため、スイッチング素子の入力電流のピーク値は大きくなりやすく、その結果、チョッパ電源の出力電圧は、入力電流のピーク値が大きくなるとリップル電圧も大きくなってしまうという課題がある。なお、非連続モードで動作するチョッパ電源は、電流不連続型チョッパ電源とも呼ばれる。

そこで、この課題を解決するために、電流連続型のチョッパ電源を適用したＤＣ−ＤＣコンバータが考案されている。電流連続型のチョッパ電源では、チョークコイルのエネルギー放出が終了しなくてもスイッチング素子がオン状態となる。電流不連続型のＤＣ−ＤＣコンバータと比べて、チョークコイルに流れる電流が０となる時間がないため、入力電流のピーク値を下げることができ、リップル電圧の増大を抑制することができる。

電流連続型のチョッパ電源を適用したＤＣ−ＤＣコンバータには、過電流保護のための保護回路が設けられている。ところが、過電流領域が広がるほど、チョークコイルの発熱が大きくなるので、電源装置の安全性を確保するためには、冷却装置の追加等が必要となり、その結果、電源装置の大型化やコストアップが生じるという課題がある。更に、電流連続型のＤＣ−ＤＣコンバータが起動され、立ち上げが完了するまでは、ＤＣ−ＤＣコンバータは過負荷状態と類似した状態となり、最大出力を出し続ける。そのために、スイッチング素子の発振周波数が定常状態における最大出力時よりも高くなるために、スイッチング損失が最大となるという課題もある。

本発明はこのような状況のもとでなされたもので、回路規模を小さくした構成で、起動時の損失を低減することを目的とする。

前述した課題を解決するため、本発明では次のとおりに構成する。

（１）一端が電圧の出力側となるインダクタと、電圧の入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、前記出力電圧に応じた電圧が入力され、入力された前記出力電圧に応じた電圧と基準電圧を比較した結果に基づいて、前記電源制御手段をオン又はオフする差動増幅手段と、前記電源制御手段を流れる電流が所定の値を超えたことを検知すると、前記出力電圧に応じた電圧に前記入力側の入力電圧を重畳した電圧を前記差動増幅手段に入力することにより過負荷保護を行う過負荷保護手段と、前記電源制御手段を流れる電流が所定の値を超えたことを前記過負荷保護手段が検知すると、前記差動増幅手段に入力される前記基準電圧を変更する変更手段と、を備えることを特徴とする電源装置。

（２）シートに画像形成を行う画像形成手段を有する画像形成装置であって、前記（１）項に記載の電源装置を備えたことを特徴とする画像形成装置。

本発明によれば、回路規模を小さくした構成で、起動時の損失を低減することができる。

実施例との比較のための従来の電流不連続型のＤＣ−ＤＣコンバータの構成を示す回路図 実施例との比較のための従来の電流不連続型のＤＣ−ＤＣコンバータにおける各部の動作波形を示す図 実施例との比較のための従来の電流連続型のＤＣ−ＤＣコンバータの構成を示す回路図 実施例との比較のための従来の電流連続型のＤＣ−ＤＣコンバータにおける各部の動作波形を示す図 電流連続型のＤＣ−ＤＣコンバータにおける出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示す図 実施例１の電流不連続型のＤＣ−ＤＣコンバータの構成を示す回路図 実施例１の電流不連続型のＤＣ−ＤＣコンバータにおける各部の動作波形を示す図 実施例１のＤＣ−ＤＣコンバータが電流不連続モードで動作している場合の出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示す図 電流連続型ＤＣ−ＤＣコンバータの起動時における電流連続モード、電流不連続モードでのＦＥＴ１の電力損失波形を示した図 実施例２の電流不連続型のＤＣ−ＤＣコンバータの構成を示す回路図 実施例２の電流不連続型のＤＣ−ＤＣコンバータにおける各部の動作波形を示す図 実施例３の画像形成装置の模式図

以下、本発明を実施するための最良の形態を、実施例により詳しく説明する。

［ＤＣ−ＤＣコンバータの概要］
まず、後述する実施例との比較のために、従来の一般的なＤＣ−ＤＣコンバータの回路構成と動作について、図１を用いて説明する。図１は、チョッパ電源を適用した、従来のＤＣ−ＤＣコンバータの構成を示す回路図である。図１のＤＣ−ＤＣコンバータは、コンパレータＣｍｐ１、電界効果トランジスタＦＥＴ１、回生ダイオードＤｓ、チョークコイルＬｓ（以下、「インダクタＬｓ」という）、ダイオードＤ１、トランジスタＴｒ１、電解コンデンサＣｓを備えている。更に、ＤＣ−ＤＣコンバータは、電流検出抵抗Ｒｉｓ、抵抗Ｒａ、Ｒ１、Ｒ２、Ｒ３、Ｒ１０を備えている。

（電流不連続型のＤＣ−ＤＣコンバータの回路構成）
図１において、電圧の入力側の入力電圧Ｖｉｎは、インダクタＬｓの電流制御を行うスイッチング素子である電界効果トランジスタＦＥＴ１（以下、「ＦＥＴ１」という）に入力される。電源制御手段であるＦＥＴ１は、オン・オフ動作によりインダクタＬｓにパルス電圧を出力する。このパルス電圧は、インダクタＬｓ、回生ダイオードＤｓ、電解コンデンサＣｓによって平滑整流され、出力電圧Ｖｏｕｔが生成される。電圧の出力側の出力電圧Ｖｏｕｔは、差動増幅手段であるコンパレータＣｍｐ１の非反転入力端子（「Ｖ＋端子」ともいう）に入力される。一方、コンパレータＣｍｐ１の反転入力端子（「Ｖ−端子」ともいう）には、抵抗Ｒ１０を介して、基準電圧Ｖｒｅｆ１が入力される。なお、基準電圧Ｖｒｅｆ１は、入力電圧Ｖｉｎよりも低い電圧となる電圧値が設定される（入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆ１）。更に、コンパレータＣｍｐ１のＶ−端子は、ダイオードＤ１を介して、ＦＥＴ１の電流流出端子であるドレイン端子に接続されている。また、コンパレータＣｍｐ１の出力端子は、ＦＥＴ１の制御端子であるゲート端子Ｖｇに接続されると共に、抵抗Ｒ１を介して入力電圧Ｖｉｎにプルアップされている。

（電流不連続型のＤＣ−ＤＣコンバータの動作）
図２は、図１のＤＣ−ＤＣコンバータの動作波形を示したタイムチャートである。図２に示す動作波形は、縦軸の上から順に、以下の波形を示している。即ち、図２（ａ）は、ＦＥＴ１のゲート端子Ｖｇに入力される電圧波形、図２（ｂ）は、出力電圧Ｖｏｕｔの電圧波形、図２（ｃ）は、コンパレータＣｍｐ１のＶ＋端子、Ｖ−端子の入力電圧波形を示している。そして、図２（ｄ）は、ＦＥＴ１のドレイン電流Ｉｄ、回生ダイオードＤｓの回生電流Ｉｆ、出力電流Ｉｏｕｔの電流波形を示している。また、図２の横軸は、時間軸であり、ｔ８０〜ｔ８９は、時刻（時間タイミング）を示している。

図２において、時刻ｔ８０で、コンパレータＣｍｐ１の出力がローレベルとなり、ＦＥＴ１のゲート端子に入力されると、ＦＥＴ１がオンする。そして、ＦＥＴ１に入力電圧Ｖｉｎが入力され、ドレイン電圧が概ね入力電圧Ｖｉｎと同じ電圧になり、ドレイン電流Ｉｄが流れ始める。そして、基準電圧Ｖｒｅｆ１の電圧は、入力電圧Ｖｉｎ＞基準電圧Ｖｒｅｆ１を満たすように設定されているので、ダイオードＤ１は逆バイアスとなり、非導通状態となる。その結果、コンパレータＣｍｐ１のＶ−端子の入力電圧は、基準電圧Ｖｒｅｆ１となる。一方、ＦＥＴ１がオンすることにより、コンパレータＣｍｐ１のＶ＋端子に入力される出力電圧Ｖｏｕｔの電圧も上昇していく。時刻ｔ８１にて、コンパレータＣｍｐ１のＶ＋端子の電圧が上昇して基準電圧Ｖｒｅｆ１に達すると、コンパレータＣｍｐ１の出力端子は、ハイインピーダンス状態となる。コンパレータＣｍｐ１の出力端子は、抵抗Ｒ１を介して入力電圧Ｖｉｎにプルアップされているため、ＦＥＴ１のゲート端子には入力電圧Ｖｉｎが印加され、ＦＥＴ１はオフする。

時刻ｔ８１でＦＥＴ１がオフすると、それまで入力電圧Ｖｉｎの端子からＦＥＴ１を介してインダクタＬｓに流れていたＦＥＴ１のドレイン電流Ｉｄ（実線にて表示）が遮断される（ドレイン電流Ｉｄの電流値が０となる）。すると、インダクタＬｓは、回生ダイオードＤｓ側から回生電流Ｉｆ（破線にて表示）を引き込み、回生電流Ｉｆは、回生ダイオードＤｓのアノードが接続されたＧＮＤ（グランド）から回生ダイオードＤｓのカソードを介して、インダクタＬｓに流れる。なお、ＧＮＤ（グランド）は、出力電圧Ｖｏｕｔの低電位側のことである。このとき、回生ダイオードＤｓが順バイアスされる（導通状態となる）ので、回生ダイオードＤｓのカソード電圧は概ね０ボルトになる。すると、ダイオードＤ１も順バイアス（導通状態）となり、基準電圧Ｖｒｅｆ１の電圧源から抵抗Ｒ１０を介してダイオードＤ１に電流が流れるので、コンパレータＣｍｐ１のＶ−端子の入力電圧は概ね０ボルトとなる。その結果、コンパレータＣｍｐ１の出力はハイインピーダンス状態を保持することとなり、ＦＥＴ１はオフ状態が維持される。インダクタＬｓに蓄積されたエネルギーが放出されるにつれて、出力電圧Ｖｏｕｔの電圧、及び出力電圧Ｖｏｕｔが入力されるコンパレータＣｍｐ１のＶ＋端子の入力電圧は減少していく。また、出力電圧Ｖｏｕｔの電圧の減少に伴い、回生電流Ｉｆの電流値も減少していく。

そして、時刻ｔ８２で、回生電流Ｉｆが０になると、ＦＥＴ１のドレイン端子電圧は、緩やかに上昇していく。これにより、コンパレータＣｍｐ１のＶ−端子の電圧も緩やかに上昇し、時刻ｔ８３で、コンパレータＣｍｐ１のＶ＋端子の入力電圧と同じ電圧に達する。すると、コンパレータＣｍｐ１の出力がハイインピーダンス状態からローレベルとなり、ＦＥＴ１のゲート端子がローレベルになることにより、再びＦＥＴ１がオンする。これにより、ダイオードＤ１が逆バイアスされて非導通状態となり、コンパレータＣｍｐ１のＶ−端子の入力電圧は、基準電圧Ｖｒｅｆ１となる。そして、コンパレータＣｍｐ１のＶ−端子の入力電圧の方が、Ｖ＋端子の入力電圧よりも高くなるので、コンパレータＣｍｐ１の出力はローレベルを保持することとなり、ＦＥＴ１はオン状態を維持する。これ以降の時刻ｔ８３〜ｔ８９でのＤＣ−ＤＣコンバータの動作は、上述した時刻ｔ８０〜ｔ８３の動作を繰り返すことになる。なお、基準電圧Ｖｒｅｆ１の電圧を、ＤＣ−ＤＣコンバータの所望出力電圧と概ね同じ電圧に設定することにより、出力電圧Ｖｏｕｔを所望の電圧に制御することができる。図１のＤＣ−ＤＣコンバータでは、回生電流Ｉｆが減少し０となった後に、ＦＥＴ１がオンされ、ドレイン電流Ｉｄが０から流れ始める。図２（ｄ）の時刻ｔ８２〜ｔ８３に示すように、インダクタＬｓに流れる電流が０となる時間（電流が不連続となる時間）が存在するので、図１のＤＣ−ＤＣコンバータは“電流不連続型（電流不連続モードともいう）”のＤＣ−ＤＣコンバータとも呼ばれる。

また、図１のＤＣ−ＤＣコンバータには、過負荷保護回路として、電流検出抵抗Ｒｉｓ、抵抗Ｒ２、トランジスタＴｒ１からなるＩｄリミット回路が設けられている。電流検出抵抗Ｒｉｓの一端は、ＦＥＴ１の電流流入端子であるソース端子に接続されると共に、抵抗Ｒ２を介してトランジスタＴｒ１のベース端子にも接続されている。電流検出抵抗Ｒｉｓの他方の端子は、トランジスタＴｒ１のエミッタ端子に接続されている。トランジスタＴｒ１のコレクタ端子は、抵抗Ｒ３を介してコンパレータＣｍｐ１のＶ＋端子、及び抵抗Ｒａに接続されている。電流検出抵抗Ｒｉｓの両端には、ＦＥＴ１に流れるドレイン電流Ｉｄに応じた電圧（電位差）が生じる。電流検出抵抗Ｒｉｓの両端に生じた電位差が、トランジスタＴｒ１のエミッタ・ベース間閾値電圧を超えると、トランジスタＴｒ１はオンし、入力電圧Ｖｉｎが抵抗Ｒ３を介して、コンパレータＣｍｐ１のＶ＋端子の入力電圧に重畳される。その結果、コンパレータＣｍｐ１は、Ｖ＋端子の入力電圧がＶ−端子に入力される基準電圧Ｖｒｅｆ１よりも高くなる。コンパレータＣｍｐ１は、出力電圧Ｖｏｕｔの電圧が上昇したと判断して、直ちに出力端子をローレベル出力からハイインピーダンス状態にし、その結果、ＦＥＴ１はオフ状態となる。従って、電流検出抵抗Ｒｉｓの抵抗値により、ＦＥＴ１に流す電流の最大値が決定される。

（電流不連続型のＤＣ−ＤＣコンバータにおける課題）
ところで、上述した電流不連続型のＤＣ−ＤＣコンバータには、次のような課題がある。図２に示すように、ＤＣ−ＤＣコンバータの出力電流Ｉｏｕｔ（太い実線にて表示）の電流値は、インダクタＬｓに流れる電流の平均値である。電流不連続型のＤＣ−ＤＣコンバータでは、インダクタＬｓに流れる電流は、０からピーク電流値Ｉｐｋまで変化するため、その変動幅ΔＩｒはピーク電流値Ｉｐｋの電流値と同じ値である。出力電圧Ｖｏｕｔを平滑する電解コンデンサＣｓは、その内部に直流抵抗成分Ｒｅｓｒを有するため、電流の変動幅ΔＩｒによって、ΔＶｏｕｔ＝Ｒｅｓｒ×ΔＩｒで表される電圧変動ΔＶｏｕｔが生じる。図２に示すように、この電圧変動ΔＶｏｕｔが、出力電圧Ｖｏｕｔの電圧波形にリップル電圧となって現れる。そのため、電流不連続型のＤＣ−ＤＣコンバータでは、出力電流Ｉｏｕｔが増えるに従って、電流変動幅ΔＩｒ（＝Ｉｐｋ）も増加するため、リップル電圧ΔＶｏｕｔも大きくなってしまう。

（電流連続型のＤＣ−ＤＣコンバータの回路構成）
そこで、上述した課題を解決するために、“電流連続型（電流連続モードともいう）”と呼ばれるＤＣ−ＤＣコンバータが考案されている。図３は、電流連続型のＤＣ−ＤＣコンバータの構成を示す回路図である。図３に示す電流連続型のＤＣ−ＤＣコンバータでは、図１の電流不連続型のＤＣ−ＤＣコンバータからダイオードＤ１が削除され、誤差増幅装置であるコンパレータＣｍｐ１をシュミットトリガ回路にするために、正帰還抵抗Ｒｃが追加されている。シュミットトリガ回路にすることにより、ノイズ等のわずかな電圧差でコンパレータＣｍｐ１の出力が変化し、不安定になることを防ぐ。これにより、ＦＥＴ１が一旦オフ状態になるとオフ状態を継続し、すぐにオン状態になることを防ぐことができる。更に、図３の回路では、後述するタイマ回路、及び出力電圧検知回路が追加されている。

（電流連続型のＤＣ−ＤＣコンバータの動作）
図４は、図３のＤＣ−ＤＣコンバータの動作波形を示したタイムチャートである。図４に示されている波形は、図２と同じ回路素子の波形であるため、電流連続型のＤＣ−ＤＣコンバータにおける特徴的な波形について説明することとし、各々の波形についての説明は省略する。

図４において、時刻ｔ１０でＦＥＴ１がオンすると、ＦＥＴ１のドレイン電圧が概ね入力電圧Ｖｉｎと同じ電圧になり、ドレイン電流Ｉｄが流れると、それに伴い、出力電圧Ｖｏｕｔの電圧が上昇していく。出力電圧Ｖｏｕｔの電圧が上昇すると、コンパレータＣｍｐ１のＶ＋端子の入力電圧もそれに伴って上昇する。コンパレータＣｍｐ１のＶ＋端子の入力電圧が上昇して、Ｖ−端子の入力電圧である基準電圧Ｖｒｅｆ１に達すると、コンパレータＣｍｐ１の出力はハイインピーダンス状態となる（時刻ｔ１１）。コンパレータＣｍｐ１の出力は、抵抗Ｒ１を介して入力電圧Ｖｉｎにプルアップされているので、ＦＥＴ１はオフする。ＦＥＴ１がオフすると、それまで入力電圧Ｖｉｎの端子からＦＥＴ１を介してインダクタＬｓに流れていたＦＥＴ１のドレイン電流Ｉｄ（図中、実線にて表示）が遮断される（ドレイン電流Ｉｄの電流値が０となる）。すると、インダクタＬｓは、回生ダイオードＤｓ側から回生電流Ｉｆを引き込み、回生電流Ｉｆは、回生ダイオードＤｓのアノードが接続されたＧＮＤ（グランド）から回生ダイオードＤｓのカソードを介して、インダクタＬｓに流れる。

時刻ｔ１１で、コンパレータＣｍｐ１の出力がハイインピーダンス状態になると、入力電圧Ｖｉｎの端子側から、抵抗Ｒ１、正帰還抵抗Ｒｃ、抵抗Ｒａを介して、出力電圧Ｖｏｕｔの端子へと電流が流れる。すると、コンパレータＣｍｐ１のＶ＋端子の入力電圧は、基準電圧Ｖｒｅｆ１からΔＶ１だけ上昇する。ΔＶ１は、シュミットトリガ回路の正帰還抵抗ＲｃによるＶ＋端子の入力電圧の増分である。コンパレータＣｍｐ１のＶ＋端子の入力電圧が、基準電圧Ｖｒｅｆ１から増分ΔＶ１だけ上昇すると、コンパレータＣｍｐ１の出力はハイインピーダンス状態を保つこととなり、ＦＥＴ１はオフ状態を維持する。そのため、出力電圧Ｖｏｕｔの電圧は減少し、コンパレータＣｍｐ１のＶ＋端子の入力電圧も、それに伴って減少する。なお、図３の回路では、図１の回路のように、コンパレータＣｍｐ１のＶ−端子にはダイオードが接続されていないため、Ｖ−端子の入力電圧は、基準電圧Ｖｒｅｆ１のままである。

時刻ｔ１２で、コンパレータＣｍｐ１のＶ＋端子の入力電圧が減少して基準電圧Ｖｒｅｆ１に達すると、コンパレータＣｍｐ１の出力はローレベルとなり、再びＦＥＴ１がオンする。すると、出力電圧Ｖｏｕｔ側から抵抗Ｒａ、正帰還抵抗Ｒｃを介して、ローレベルを出力しているコンパレータＣｍｐ１の出力端子側へと、電流が流れる。これにより、コンパレータＣｍｐ１のＶ＋端子の入力電圧が基準電圧Ｖｒｅｆ１からΔＶ２だけ低下する。ΔＶ２は、正帰還抵抗ＲｃによるＶ＋端子の入力電圧の減少分である。

コンパレータＣｍｐ１のＶ＋端子の電圧が基準電圧Ｖｒｅｆ１からΔＶ２だけ低下することにより、コンパレータＣｍｐ１の出力はローレベル状態を保つこととなり、ＦＥＴ１はオン状態を維持する。そして、コンパレータＣｍｐ１からローレベルが出力されて、ＦＥＴ１がオンすると、ＦＥＴ１のドレイン電圧が概ね入力電圧Ｖｉｎと同じ電圧になり、ドレイン電流Ｉｄが流れる。すると、出力電圧Ｖｏｕｔの電圧が上昇していく。出力電圧Ｖｏｕｔの電圧が上昇すると、コンパレータＣｍｐ１のＶ＋端子の電圧もそれに伴って上昇する。これ以降の時刻ｔ１２〜ｔ１６においては、上述した時刻ｔ１０〜ｔ１２の動作を繰り返すことで、ＤＣ−ＤＣコンバータはスイッチングを継続する。

図４に示すように、電流連続型のＤＣ−ＤＣコンバータでは、インダクタＬｓに流れる電流が０となる時間は存在しないので、ＦＥＴ１のドレイン電流Ｉｄ（実線にて表示）及び回生電流Ｉｆ（破線にて表示）の波形は、台形型となる。図３の電流連続型のＤＣ−ＤＣコンバータは、図１の電流不連続型のＤＣ−ＤＣコンバータと比べて、インダクタＬｓに流れる電流が０となる時間がないので、ドレイン電流Ｉｄ及び回生電流Ｉｆのピーク値Ｉｐｋを出力電流Ｉｏｕｔに近づけることができる。その結果、電流連続型のＤＣ−ＤＣコンバータの場合には、電流不連続型のＤＣ−ＤＣコンバータと比べて、インダクタＬｓに流れる電流の変動幅ΔＩｒは小さく、出力電流Ｉｏｕｔが増加してもリップル電圧ΔＶｏｕｔの増大を抑制することが可能となる。

（タイマ回路）
また、電流連続型のＤＣ−ＤＣコンバータでは過電流保護のために、前述したＩｄリミット回路の他に、タイマ回路及び出力電圧検知回路が追加されている。タイマ回路は、コンデンサＣ１、抵抗Ｒ４、ダイオードＤ４からなり、ソフトスタートのために設けられている。ＦＥＴ１がオン状態のときに、電流検出抵抗Ｒｉｓに流れる電流が増加してトランジスタＴｒ１がオン状態になると、トランジスタＴｒ１のコレクタ電圧が抵抗Ｒ３を介してコンデンサＣ１に印加され、コンデンサＣ１が概ね入力電圧Ｖｉｎまで充電される。そして、コンデンサＣ１の充電電圧は、抵抗Ｒ４及びダイオードＤ４を介して、抵抗Ｒａから放電されて低下する。そのため、コンデンサＣ１の充電電圧が入力電圧Ｖｉｎから基準電圧Ｖｒｅｆ１に低下するまでの所定の時間だけ、コンパレータＣｍｐ１の出力はハイインピーダンス状態を保持することとなり、その間、ＦＥＴ１はオフ状態を継続する。

（出力電圧検知回路）
一方、出力電圧検知回路は、抵抗Ｒ５、抵抗Ｒ９、抵抗Ｒ１１、ツェナーダイオードＺＤ１、トランジスタＴｒ２から構成され、出力負荷異常を検知するために設けられている。トランジスタＴｒ２のベース端子には、入力電圧Ｖｉｎを抵抗Ｒ９と抵抗Ｒ１１で分圧された基準電圧Ｖｒｅｆ２が入力される。トランジスタＴｒ２のコレクタ端子は、ツェナーダイオードＺＤ１のアノードに接続され、エミッタ端子は出力電圧Ｖｏｕｔの出力端子に接続されている。ツェナーダイオードＺＤ１のカソードは、抵抗Ｒ５の一端に接続され、抵抗Ｒ５の他端は、Ｉｄリミット回路を構成する抵抗Ｒ２の一端、及びトランジスタＴｒ１のベース端子に接続されている。なお、ツェナーダイオードＺＤ１のツェナー電圧は、トランジスタＴｒ２がオン状態のときに導通状態となる電圧値とする。

図５は、電流連続型のＤＣ−ＤＣコンバータにおける出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示す図であり、縦軸は出力電圧Ｖｏｕｔの電圧値、横軸は出力電流Ｉｏｕｔの電流値を示す。図５において、制御電圧ＶＡは、定常状態における出力電圧Ｖｏｕｔの電圧値を指し、保護動作電圧ＶＢは、出力電圧検知回路が動作する検知電圧を指す。また、Ｉｍａｘは、定常状態における出力電流の最大電流値を指し、ＩＡは、Ｉｄリミット回路が過電流と検知する所定の電流値である垂下開始電流値を指し、ＩＢは出力電圧検知回路が動作する出力電流Ｉｏｕｔの電流値である最大過負荷電流値を指す。

Ｉｄリミット回路によって、ＦＥＴ１のドレイン電流Ｉｄ、及び回生電流Ｉｆの電流ピーク値は制限されている。そのため、図５において、過負荷状態となって、出力電流Ｉｏｕｔが電流値ＩＡを超えると、Ｉｄリミット回路が動作し、図５に示すように、出力電圧Ｖｏｕｔは制御電圧ＶＡから緩やかに垂下し始める。出力電圧Ｖｏｕｔは垂下するが、供給される電力は一定なので、出力電流Ｉｏｕｔの電流値は、逆に電流値ＩＡよりも大きくなる。トランジスタＴｒ２がオン状態となるベース・エミッタ間の閾値電圧をＶｂｅ２とすると、保護動作開始電圧ＶＢは、ＶＢ＝Ｖｒｅｆ２−Ｖｂｅ２である電圧値が設定されている。そのため、出力電圧Ｖｏｕｔが低下して、保護動作開始電圧ＶＢの電圧値を下回ったときに、トランジスタＴｒ２がオン状態となる。このとき、ツェナーダイオードＺＤ１も導通状態となるため、抵抗Ｒ５、ツェナーダイオードＺＤ１を介して、入力電圧Ｖｉｎの入力端子から直接出力電圧Ｖｏｕｔの出力端子に電流供給され、コンパレータＣｍｐ１のＶ＋端子の入力電圧が上昇する。そのため、コンパレータＣｍｐ１の出力端子はハイインピーダンス状態となって、ＦＥＴ１をオフし、ＦＥＴ１を介したインダクタＬｓへの電流供給が制限される。すると、出力電圧Ｖｏｕｔは更に電圧が低下するために、出力電圧検知回路のトランジスタＴｒ２はオン状態を継続して、ＦＥＴ１からの供給電流を遮断し続けるために、正帰還がかかり、やがて出力電圧Ｖｏｕｔは０ボルトとなる。

ここで、出力電圧Ｖｏｕｔの電圧公差や基準電圧Ｖｒｅｆ２の電圧ばらつき、電源起動時の誤動作防止等を考慮すると、保護動作開始電圧ＶＢは、制御電圧ＶＡに対してかなり低く設定する必要がある。図５において、出力電流Ｉｏｕｔの最大電流Ｉｍａｘは、垂下開始電流ＩＡ以下に設定される。出力電流Ｉｏｕｔが垂下開始電流ＩＡを超えると、出力電圧Ｖｏｕｔは垂下し始め、出力電圧Ｖｏｕｔが保護動作開始電圧ＶＢに達すると、出力電圧検知回路が動作して出力電圧Ｖｏｕｔが０となる。出力電圧Ｖｏｕｔが保護動作開始電圧ＶＢとなるときの電流値を保護動作電流ＩＢとすると、垂下開始電流ＩＡから保護動作電流ＩＢまでは、出力電流Ｉｏｕｔの過電流領域となる。

（電流連続型のＤＣ−ＤＣコンバータにおける課題）
電源装置の安全性を確保するために、出力電流Ｉｏｕｔの過電流領域の最大電流値において、インダクタＬｓの巻線が安全規格等に定められた温度以下である必要がある。過電流領域が広がるほど、インダクタＬｓの発熱が大きくなるため、ファンモータ等の冷却装置の追加や、巻線径を太くした大型のインダクタが必要となり、その結果、電源装置の大型化やコストアップが生じるという第１の課題がある。

また、電流連続型のＤＣ−ＤＣコンバータが起動される際に、出力電圧Ｖｏｕｔは０ボルトからスタートするために、出力電圧Ｖｏｕｔが定常状態における出力電圧である制御電圧ＶＡに達するまでは、ＤＣ−ＤＣコンバータは過負荷状態と類似した状態となる。即ち、ＤＣ−ＤＣコンバータは、起動が完了するまでの間、最大出力を出し続けるために、発振周波数が定常状態における最大出力時よりも高くなるために、ＦＥＴ１のスイッチング損失は最大となる。従って、ＤＣ−ＤＣコンバータのＦＥＴ１の電力定格は、起動時における損失によって決定されることになるので、ＦＥＴ１の小型化が制約されてしまうという第２の課題がある。

図６は、実施例１の電流連続型のＤＣ−ＤＣコンバータの構成を示す回路図である。図６の回路図では、図３の従来例の電流連続型のＤＣ−ＤＣコンバータと比べて、過負荷検出手段が過負荷状態を検出した場合に、ＤＣ−ＤＣコンバータの動作を電流連続型から電流不連続型に切り替える回路が追加されている点が異なる。

［ＤＣ−ＤＣコンバータの回路構成］
図６では、従来例のＤＣ−ＤＣコンバータの回路図を示す図３と比べて、トランジスタＴｒ３、Ｔｒ４、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ５、抵抗Ｒ６、Ｒ８、コンデンサＣ２が追加されている。以下、図３に示した電流連続型のＤＣ−ＤＣコンバータの従来例と同様の部分については説明を省略し、追加された部分について説明する。

図６において、ダイオードＤ２のアノードは、抵抗Ｒ３とダイオードＤ４のアノードに接続され、ダイオードＤ２のカソードは、抵抗Ｒ８の一端とコンデンサＣ２の一端に接続され、コンデンサＣ２の他端はＧＮＤ（グランド）に接続されている。ダイオードＤ２とコンデンサＣ２は整流回路を形成する。抵抗Ｒ８の他端は、ダイオードＤ５のアノードに接続されている。ダイオードＤ５のカソードは、ダイオードＤ３のカソードとトランジスタＴｒ４のベース端子に接続されている。ダイオードＤ３のアノードは、ＦＥＴ１のドレイン端子に接続されている。トランジスタＴｒ４は、ＮＰＮ型のトランジスタであり、エミッタ端子はＦＥＴ１のドレイン端子に接続され、コレクタ端子は、トランジスタＴｒ３のベース端子と、抵抗Ｒ６の一端に接続されている。トランジスタＴｒ３は、ＰＮＰ型のトランジスタであり、コレクタ端子はダイオードＤ１のアノードに接続され、エミッタ端子は、コンパレータＣｍｐ１の反転入力端子（Ｖ−端子）と抵抗Ｒ１０の一端に接続されている。ダイオードＤ１のカソードは、ＦＥＴ１のドレイン端子に接続されている。抵抗Ｒ６の他端は、出力電圧Ｖｏｕｔの端子と出力電圧検知回路のトランジスタＴｒ２のエミッタ端子に接続されている。本実施例の特徴は、ＤＣ−ＤＣコンバータの動作を電流不連続動作に切り替えるため、回生ダイオードＤｓのカソードとコンパレータＣｍｐ１のＶ−端子の間に、ダイオードＤ１及び切り替えスイッチであるトランジスタＴｒ３を直列に挿入したことである。

［ＤＣ−ＤＣコンバータの動作］
図７は、図６のＤＣ−ＤＣコンバータの動作波形を示したタイムチャートである。図７に示す動作波形は、縦軸の上から順に、以下の波形を示している。即ち、図７（ａ）は、ＦＥＴ１のゲート端子Ｖｇに入力される電圧波形、図７（ｂ）は、ＦＥＴ１のドレイン端子から出力される電圧波形、図７（ｃ）は、トランジスタＴｒ３（ダイオードＤ１）のオン・オフ状態を示す波形を示している。そして、図７（ｄ）は、ＦＥＴ１のドレイン電流Ｉｄ、回生ダイオードＤｓの回生電流Ｉｆの電流波形を示している。また、図２の横軸は、時間軸であり、ｔ２０〜ｔ２９は、時刻（時間タイミング）を示している。

図７において、時刻ｔ２０以前の波形は、図６のＤＣ−ＤＣコンバータが電流連続モードで動作している場合の波形を示している。そのため、図４で説明した電流連続モードと同様に、図７（ｄ）に示すＦＥＴ１のドレイン電流Ｉｄ（実線で表示）や回生ダイオードＤｓの回生電流Ｉｆ（破線で表示）の電流波形は、台形型をしている。そして、時刻ｔ２０以前では、ＦＥＴ１のドレイン電圧Ｖｄは、ＦＥＴ１がオン状態のときには、入力電圧Ｖｉｎとなる。ＦＥＴ１がオフ状態のときには、回生ダイオードＤｓに回生電流Ｉｆが流れているので、ＦＥＴ１のドレイン電圧Ｖｄは、−Ｖｆｓ（ダイオードＤｓの順方向降下電圧）である。そして、時刻ｔ２０以前では、ＦＥＴ１に過電流が流れていないので、図７（ｃ）に示すように、トランジスタＴｒ３及びダイオードＤ１はオフ状態のままである。

図７の時刻ｔ２０において、ＦＥＴ１のゲート電圧が０ボルトとなり、ＦＥＴ１がオン状態になると、ドレイン端子から入力電圧Ｖｉｎと同じ電圧のドレイン電圧Ｖｄが出力される。このとき、Ｉｄリミット回路では過電流が検知されていないので、トランジスタＴｒ３はオフ状態である。そして、その後、出力電流Ｉｏｕｔが過電流状態となり、ＦＥＴ１のドレイン電流Ｉｄのピーク電流値Ｉｐｋが、Ｉｄリミット回路の動作する電流値である動作設定電流値Ｉｏｃｐに達する。そうすると、電流検出抵抗Ｒｉｓに流れる電流、即ちＦＥＴ１のドレイン電流Ｉｄによって生じる電圧降下により、Ｉｄリミット回路のトランジスタＴｒ１がオンする。その結果、トランジスタＴｒ１と抵抗Ｒ３を介して、コンデンサＣ２に入力電圧Ｖｉｎが印加され、コンデンサＣ２の充電電圧が上昇する。そして、コンデンサＣ２の充電電圧が、抵抗Ｒ８及びダイオードＤ５を介して、トランジスタＴｒ４のベース端子に印加される。一方、コンパレータＣｍｐ１のＶ＋端子には、トランジスタＴｒ１を介して入力電圧Ｖｉｎが重畳されるので、コンパレータＣｍｐ１の出力端子は、ハイインピーダンス状態となり、ＦＥＴ１はオフ状態となる。

時刻ｔ２１において、ＦＥＴ１がオフすると、トランジスタＴｒ４のエミッタ端子電圧、即ちＦＥＴ１のドレイン電圧Ｖｄは、入力電圧Ｖｉｎの電圧よりも低下する。そして、トランジスタＴｒ４のベース・エミッタ間電圧が、オン状態となる閾値を超えると、トランジスタＴｒ４がオン状態となる。トランジスタＴｒ４がオンすると、トランジスタＴｒ３のベース端子に印加される電圧は、概ねＦＥＴ１のドレイン電圧Ｖｄと同じ電圧になる。ここで、トランジスタＴｒ３がオン状態となるのは、トランジスタＴｒ３のエミッタ端子に印加される基準電圧Ｖｒｅｆ１よりも、トランジスタＴｒ３がオンするエミッタ・ベース間の閾値電圧よりもＦＥＴ１のドレイン電圧Ｖｄが低下したときである。従って、図７に示すように、トランジスタＴｒ３及びダイオードＤ１がオンするのは、回生ダイオードＤｓに回生電流Ｉｆが流れて、ＦＥＴ１のドレイン電圧Ｖｄが（−Ｖｆｓ）（電圧Ｖｆｓは回生ダイオードＤｓの順方向降下電圧）となっているときである。トランジスタＴｒ３及びダイオードＤ１がオン状態となると、回生ダイオードＤｓが回生電流Ｉｆを流している間は、コンパレータＣｍｐ１のＶ−端子の入力電圧は概ね０ボルトとなり、コンパレータＣｍｐ１の出力端子はハイインピーダンス状態を継続する。

時刻ｔ２２では、回生ダイオードＤｓからの回生電流Ｉｆが０になると、回生ダイオードＤｓは非導通状態となり、ＦＥＴ１のドレイン電圧は出力電圧Ｖｏｕｔと同じ電圧となる。そして、回生ダイオードＤｓは非導通状態となると、ダイオードＤ１は非導通状態となり、更にトランジスタＴｒ３はオフ状態となって、その結果、コンパレータＣｍｐ１のＶ−端子の入力電圧は基準電圧Ｖｒｅｆ１となる。

時刻ｔ２３において、コンパレータＣｍｐ１のＶ−端子の入力電圧（＝基準電圧Ｖｒｅｆ１）がＶ＋端子の入力電圧よりも高くなると、コンパレータＣｍｐ１の出力はローレベルとなり、ＦＥＴ１のゲート端子に入力されると、ＦＥＴ１はオン状態となる。ＦＥＴ１がオン状態になると、ドレイン端子からは入力電圧Ｖｉｎと同じ電圧のドレイン電圧が出力される。

これ以降の時刻ｔ２３〜ｔ２９でのＤＣ−ＤＣコンバータの動作は、過電流状態が検知される場合には、図７に示すように、時刻ｔ２０〜ｔ２３の動作が繰り返される。過電流状態が検知されない場合には、時刻ｔ２０以前の動作が繰り返されることになる。即ち、過負荷状態が継続されている間、ＤＣ−ＤＣコンバータは、回生電流Ｉｆが０まで低下した後に、ＦＥＴ１がオン状態となる電流不連続モードによる動作を行うことになる。なお、出力電流Ｉｏｕｔが過電流状態ではなく、正常な電流値の範囲内にあるときは、トランジスタＴｒ３及びダイオードＤ１がオン状態となることはないため、ＤＣ−ＤＣコンバータは電流連続モードでの動作を行う。

ここで、トランジスタＴｒ１がオン状態となるベース・エミッタ間電圧の閾値をＶｂｅ１とすると、動作設定電流値Ｉｏｃｐは、概ね（Ｖｂｅ１／Ｒｉｓ）で表される。ＤＣ−ＤＣコンバータが電流連続モードで動作を行っている間、出力電流Ｉｏｕｔは原理的には概ね（Ｖｂｅ１／Ｒｉｓ）程度まで供給することが可能である。しかし、ＤＣ−ＤＣコンバータが電流不連続モードの動作に切り替わることにより、ドレイン電流Ｉｄ及び回生電流Ｉｆの波形は三角波形状となる。そのため、図２（ｄ）に示すように、出力電流Ｉｏｕｔの最大電流は、（Ｖｂｅ１／Ｒｉｓ）／２程度まで制限されることになる。従って、ＤＣ−ＤＣコンバータが電流不連続モードに切り替わることにより、出力電流Ｉｏｕｔに出力制限が加えられる。

図８は、本実施例のＤＣ−ＤＣコンバータが電流不連続モードで動作している場合の出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示す図である。前述した図５は、電流連続型のＤＣ−ＤＣコンバータにおける同様の図であり、記号及びその意味については図５において説明しているので、説明を省略する。図８に示すように、従来の電流連続型ＤＣ−ＤＣコンバータの場合の図５と比べて、電流不連続モードでは、過負荷状態が検知されると出力電圧Ｖｏｕｔが急速に垂下している。そのため、出力電圧Ｖｏｕｔが保護動作電圧ＶＢに達したときの最大過負荷電流ＩＢは、図５の場合と比べてより小さい電流値に抑制されている。その結果、インダクタＬｓの発熱が抑えられ、より小型のインダクタＬｓを使用することができる。これは出力電流Ｉｏｕｔの最大電流値Ｉｍａｘが増えるほど、Ｉｍａｘと保護動作電流ＩＢの差分電流が小さくなるため、その効果は顕著となる。その結果、前述した従来の電流連続型ＤＣ−ＤＣコンバータにおける第１の課題である電源装置の大型化やコストアップが解決され、回路規模を小さくすることができる。

更に、以下に説明するように、本実施例により前述した第２の課題である起動時におけるＦＥＴ１のスイッチング損失についても解決することができる。

前述したように、従来の電流連続型ＤＣ−ＤＣコンバータにおいては、出力電圧Ｖｏｕｔが定常状態での出力電圧である制御電圧ＶＡに達するまでは、過負荷状態と同じように最大出力を出し続ける。図３において、ＦＥＴ１がオン状態となり電流供給が開始されると、Ｉｄリミット回路及びタイマ回路によって、コンパレータＣｍｐ１のＶ＋端子に入力電圧Ｖｉｎが印加されることにより、ＦＥＴ１はオフ状態となる。しかし、出力電圧Ｖｏｕｔは制御電圧ＶＡに到達していないため、ＦＥＴ１がオフし、タイマ回路によって定められた所定の時間が経過すると、コンパレータＣｍｐ１のＶ＋端子の電圧は、Ｖ−端子の基準電圧Ｖｒｅｆ１よりも低下する。その結果、ＦＥＴ１はすぐにオンし、電流供給が再開されることになる。

このように、ＦＥＴ１がオフした後に最短時間で再びオンするサイクルが、出力電圧Ｖｏｕｔが制御電圧ＶＡに到達するまで繰り返されるため、従来の電流連続型ＤＣ−ＤＣコンバータでは、起動時において、過負荷状態と同様に最大周波数で動作することになる。

図９（ａ）は、電流連続型ＤＣ−ＤＣコンバータが起動されてから、出力電圧Ｖｏｕｔが制御電圧ＶＡに到達するまでの電圧波形を示す図であり、縦軸は出力電圧の電圧値、横軸は起動されてからの時間経過を示す。図９（ｂ）、（ｃ）は、電流連続型ＤＣ−ＤＣコンバータの起動時におけるＦＥＴ１の電力損失波形を示した図であり、図９（ｂ）は電流連続モードにおける波形、図９（ｃ）は、電流非連続モードにおける波形を示している。また、図９（ｂ）、（ｃ）の右上に示された枠の中には、ある時間帯におけるＦＥＴ１のオン・オフ動作回数の違いを示すために、時間幅を拡大して、出力電圧Ｖｏｕｔの波形を示している。

図９（ｂ）に示すように、電流連続モードの動作でＤＣ−ＤＣコンバータを起動した場合には、ＦＥＴ１は最大周波数でオフ・オンを繰り返すため、ＦＥＴ１の単位時間当たりのスイッチング回数が増加し、ＦＥＴ１の平均電力損失が著しく増加する。そして、定常時の最大負荷電流Ｉｍａｘのときよりも、ＦＥＴ１の動作周波数（発振周波数）が高いため、ＦＥＴ１の電力定格を設計する上で、電源起動時の周波数が最大の制約条件となっていた。

一方、本実施例では、起動時においても、過負荷状態と同様に、ＤＣ−ＤＣコンバータは電流不連続モードで動作を行う。そのため、図９（ｃ）に示すように、従来の電流連続型での起動と比べて、ＦＥＴ１の発振周波数が低くなり、ＦＥＴ１のスイッチング回数が大幅に減少することにより、ＦＥＴ１の平均電力損失は低下する。

従って、ＤＣ−ＤＣコンバータ起動時におけるＦＥＴ１の平均電力損失は、定常時の最大負荷電流Ｉｍａｘのときよりも低くなるため、より電力定格の低い小型ＦＥＴを使うことが可能となる。

以上説明したように、本実施例によれば、回路規模を小さくした構成で、起動時の損失を低減することができる。即ち、過負荷状態において、ＤＣ−ＤＣコンバータの動作を電流連続モードから電流不連続モードに切り替えることにより、冷却装置の追加等が不要となり、小型のインダクタＬｓを使用することができるので、回路規模を小さくすることができる。更に、起動時において、ＤＣ−ＤＣコンバータの動作を電流連続モードから電流不連続モードに切り替えることにより、ＦＥＴ１の発振周波数を低く抑えることができるので、電力定格の低い小型ＦＥＴを使うことができ、起動時の損失を低減することができる。

実施例１では、過電流の検知には、ＦＥＴのドレイン電流Ｉｄの電流値に基づいて、過電流を検知するＩｄリミット回路を使用している。実施例２では、ＦＥＴのドレイン電圧とＩｄリミット回路の出力電圧に基づいて、過電流の検知を行っている点が異なっている。

［ＤＣ−ＤＣコンバータの回路構成］
図１０は、本実施例の電流連続型のＤＣ−ＤＣコンバータの構成を示す回路図である。図１０では、従来例のＤＣ−ＤＣコンバータの回路図を示す図３と比べて、コンパレータＣｍｐ２、ダイオードＤ２、Ｄ６、抵抗Ｒ７、Ｒ１２、コンデンサＣ２が追加されている。以下、図３に示した電流連続型のＤＣ−ＤＣコンバータの従来例と同様の部分については説明を省略し、追加された部分について説明する。

図１０において、コンデンサＣ２とダイオードＤ２は整流回路を形成し、出力電流Ｉｏｕｔが過電流状態のとき、トランジスタＴｒ１と抵抗Ｒ３を介して、入力電圧Ｖｉｎが印加されることで、コンデンサＣ２の充電電圧が上昇する。本実施例では、コンデンサＣ２と並列に抵抗Ｒ１２が設けられている。これは、実施例１とは異なり、コンデンサＣ２の放電経路が存在しないため、過電流状態から正常状態に回復した際に、コンデンサＣ２に保持された電荷を放電する目的で設けられている。なお、ダイオードＤ２の順方向降下電圧Ｖｆ２と、ダイオードＤ４の順方向降下電圧Ｖｆ４は同じである。

本実施例では、過電流状態を検知する手段として、コンパレータＣｍｐ２を用いる。コンパレータＣｍｐ２の非反転入力端子（「Ｖ２＋端子」ともいう）は、抵抗Ｒ７を介して入力電圧Ｖｉｎにプルアップされ、更に、コンパレータＣｍｐ２のＶ２＋端子と回生ダイオードＤｓのカソードの間に、ダイオードＤ６が挿入されている。ダイオードＤ６のカソードは、回生ダイオードＤｓのカソードと接続され、ダイオードＤ６のアノードは、コンパレータＣｍｐ２のＶ２＋端子に接続されている。なお、ダイオードＤ６の順方向降下電圧Ｖｆ６は、回生ダイオードＤｓの順方向降下電圧Ｖｆｓより大きいものを使用する。

コンパレータＣｍｐ２の反転入力端子（「Ｖ２−端子」ともいう）には、コンデンサＣ２の一端と、ダイオードＤ２のカソードが接続されている。ダイオードＤ２のアノードは、抵抗Ｒ３の一端、及びダイオードＤ４のアノード側と接続されている。そして、コンパレータＣｍｐ２の出力端子は、コンパレータＣｍｐ１のＶ−端子に接続されている。本実施例の特徴は、ＤＣ−ＤＣコンバータの動作を電流不連続動作に切り替えるために、過電流状態を検知したときに動作するコンパレータＣｍｐ２の出力端子を、コンパレータＣｍｐ１のＶ−端子に接続したことである。

［ＤＣ−ＤＣコンバータの動作］
図１１は、図１０のＤＣ−ＤＣコンバータの動作波形を示したタイムチャートである。図１１に示す動作波形は、縦軸の上から順に、以下の波形を示している。即ち、図１１（ａ）は、ＦＥＴ１のゲート端子Ｖｇに入力される電圧波形、図１１（ｂ）は、コンパレータＣｍｐ２のＶ２＋端子に入力される電圧波形、図１１（ｃ）は、コンパレータＣｍｐ２の出力端子から出力される電圧波形を示している。そして、図１１（ｄ）は、ＦＥＴ１のドレイン電流Ｉｄ、回生ダイオードＤｓの回生電流Ｉｆの電流波形を示している。また、図１１の横軸は、時間軸であり、ｔ３０〜ｔ３９は、時刻（時間タイミング）を示している。

図１１において、時刻ｔ３０以前の波形は、図１０のＤＣ−ＤＣコンバータが電流連続モードで動作している場合の波形を示している。そのため、図４で説明した電流連続モードと同様に、図１１（ｄ）に示すＦＥＴ１のドレイン電流Ｉｄ（実線で表示）や回生ダイオードＤｓの回生電流Ｉｆ（破線で表示）の電流波形は、台形型をしている。そして、時刻ｔ３０以前では、ＦＥＴ１がオン状態のときには、ＦＥＴ１のドレイン電圧Ｖｄは入力電圧Ｖｉｎと同じ電圧であり、ダイオードＤ６のアノードにも入力電圧Ｖｉｎが印加されるため、ダイオードＤ６は非導通状態となる。そのため、ＦＥＴ１がオン状態のとき、コンパレータＣｍｐ２のＶ２＋端子の入力電圧（実線で表示）は、入力電圧Ｖｉｎと同じ電圧となる。ＦＥＴ１がオフ状態のときには、ダイオードＤ６のカソード、アノードに印加される電圧に電圧差が生じるため、ダイオードＤ６は導通状態となる。即ち、回生ダイオードＤｓに回生電流Ｉｆが流れているので、ダイオードＤ６のカソード側の電圧は、−Ｖｆｓ（ダイオードＤｓの順方向降下電圧）である。ダイオードＤ６の順方向降下電圧はＶｆ６なので、コンパレータＣｍｐ２のＶ２＋端子の入力電圧は、ダイオードＤ６、回生ダイオードＤｓの順方向降下電圧の差分電圧（Ｖｆ６−Ｖｆｓ）となる。また、時刻ｔ２０以前は過電流状態が発生していないので、Ｉｄリミット回路のトランジスタＴｒ１はオンしていないため、コンデンサＣ２には電荷が充電されていない。そのため、コンパレータＣｍｐ２のＶ２−端子の入力電圧は０ボルトである。そのため、コンパレータＣｍｐ２の出力端子はハイインピーダンス状態であり、出力端子の電圧は、コンパレータＣｍｐ１のＶ−端子の入力電圧である基準電圧Ｖｒｅｆ１と同じ電圧となる。

図１１の時刻ｔ３０において、ＦＥＴ１のゲート電圧が０ボルトとなり、ＦＥＴ１がオン状態になると、コンパレータＣｍｐ２のＶ２＋端子には入力電圧Ｖｉｎが印加される。そして、その後、出力電流Ｉｏｕｔが過電流状態となり、ＦＥＴ１のドレイン電流Ｉｄのピーク電流値Ｉｐｋが、Ｉｄリミット回路の動作する電流値である動作設定電流値Ｉｏｃｐに達する。そうすると、電流検出抵抗Ｒｉｓに流れる電流、即ちＦＥＴ１のドレイン電流Ｉｄによって生じる電圧降下により、Ｉｄリミット回路のトランジスタＴｒ１がオンする。その結果、トランジスタＴｒ１、抵抗Ｒ３、ダイオードＤ２を介して、コンデンサＣ２に入力電圧Ｖｉｎが印加され、コンデンサＣ２の充電電圧が上昇する。そして、コンデンサＣ２の充電電圧が、コンパレータＣｍｐ２のＶ２−端子に印加される。一方、コンパレータＣｍｐ１のＶ＋端子には、トランジスタＴｒ１を介して入力電圧Ｖｉｎが重畳されるので、コンパレータＣｍｐ１の出力端子は、ハイインピーダンス状態となり、ＦＥＴ１はオフ状態となる。

時刻ｔ３１において、ＦＥＴ１がオフ状態になると、回生ダイオードＤｓに回生電流Ｉｆが流れる。これにより、回生ダイオードＤｓが回生電流Ｉｆを流しているので、ダイオードＤ６がオン状態（導通状態）となり、コンパレータＣｍｐ２のＶ２＋端子に（Ｖｆ６−Ｖｆｓ）となる電圧が入力される。コンパレータＣｍｐ２は、Ｖ２＋端子に入力される電圧（Ｖｆ６−Ｖｆｓ）よりも、Ｖ２−端子に入力されるコンデンサＣ２の充電電圧の方が高いので、ローレベルを出力する。これにより、コンパレータＣｍｐ１のＶ−端子に入力される電圧が、基準電圧Ｖｒｅｆ１から概ね０ボルトに変更されるので、コンパレータＣｍｐ１の出力端子はハイインピーダンス状態を継続する。

時刻ｔ３２になり、回生ダイオードＤｓに回生電流Ｉｆが流れなくなると、回生ダイオードＤｓは非導通状態となり、ダイオードＤ６のカソードには出力電圧Ｖｏｕｔが印加される。そして、ダイオードＤ６はオン状態（導通状態）であり、ダイオードＤ６の順方向降下電圧はＶｆ６なので、コンパレータＣｍｐ２のＶ２＋端子の入力電圧は、（Ｖｏｕｔ＋Ｖｆ６）となる。一方、コンパレータＣｍｐ２のＶ２−端子には、（Ｖｏｕｔ＋Ｖｆ４−Ｖｆ２）となる電圧が印加される。ダイオードＤ４の順方向降下電圧Ｖｆ４とダイオードＤ２の順方向降下電圧Ｖｆ２は同じ電圧値なので、コンパレータＣｍｐ２のＶ２−端子の入力電圧はＶｏｕｔとなる。その結果、コンパレータＣｍｐ２のＶ２＋端子の入力電圧の方が高くなり、コンパレータＣｍｐ２の出力端子はハイインピーダンス状態となり、コンパレータＣｍｐ１のＶ−端子には、基準電圧Ｖｒｅｆ１が入力されることになる。

時刻ｔ３３において、コンパレータＣｍｐ１のＶ−端子の入力電圧（＝基準電圧Ｖｒｅｆ１）がＶ＋端子の入力電圧よりも高くなると、コンパレータＣｍｐ１の出力はローレベルとなり、ＦＥＴ１のゲート端子に入力されると、ＦＥＴ１はオン状態となる。ＦＥＴ１がオン状態になると、ドレイン端子からは入力電圧Ｖｉｎと同じ電圧のドレイン電圧が出力される。

これ以降の時刻ｔ３３〜ｔ３９でのＤＣ−ＤＣコンバータの動作は、過電流状態が検知される場合には、図１１に示すように、時刻ｔ３０〜ｔ３３の動作が繰り返される。過電流状態が検知されない場合には、時刻ｔ３０以前の動作が繰り返されることになる。即ち、過負荷状態が継続されている間、ＤＣ−ＤＣコンバータは、回生電流Ｉｆが０まで低下した後に、ＦＥＴ１がオン状態となる電流不連続モードによる動作を行うことになる。なお、出力電流Ｉｏｕｔが過電流状態ではなく、正常な電流値の範囲内にあるときは、コンデンサＣ２の電圧は０ボルトから上昇しないため、コンパレータＣｍｐ２の出力端子は常にハイインピーダンス状態となる。その結果、コンパレータＣｍｐ１のＶ−端子の入力電圧は基準電圧Ｖｒｅｆ１を維持し、ＤＣ−ＤＣコンバータは電流連続モードの動作を行うことができる。

以上説明したように、本実施例によれば、回路規模を小さくした構成で、起動時の損失を低減することができる。本実施例においても実施例１と同様に、起動時を含む過負荷状態において、電流連続モードから電流不連続モードに切り替えることが可能となり、実施例１と同様の効果を得ることができる。また、コンパレータを１回路追加することによって、実施例１と比べて、部品点数を削減することができるため、より小さな回路面積で効果を得ることが可能となる。

実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１２に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００を備えている。なお、実施例１、２の電源装置を適用可能な画像形成装置は、図１２に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１、２に記載の電源装置は、例えばコントローラに電力を供給する。また、実施例１、２に記載の電源装置は、感光ドラム３１１を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。

以上説明したように、本実施例によれば、回路規模を小さくした構成で、起動時の損失を低減することができる。

Ｃｍｐ１ コンパレータ
ＦＥＴ１ 電界効果トランジスタ
Ｌｓ インダクタ
Ｔｒ１、Ｔｒ３ トランジスタ

Claims (8)

1. 一端が電圧の出力側となるインダクタと、
   電圧の入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、
   前記出力電圧に応じた電圧が入力され、入力される前記出力電圧に応じた電圧と基準電圧を比較した結果に基づいて、前記電源制御手段をオン又はオフする差動増幅手段と、
   前記電源制御手段を流れる電流が所定の値を超えたことを検知すると、前記出力電圧に応じた電圧に前記入力側の入力電圧を重畳した電圧を前記差動増幅手段に入力することにより過負荷保護を行う過負荷保護手段と、
   前記電源制御手段を流れる電流が所定の値を超えたことを前記過負荷保護手段が検知すると、前記差動増幅手段に入力される前記基準電圧を変更する変更手段と、
   を備えることを特徴とする電源装置。
2. 前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と前記出力側の低電位側に接続された整流手段を有し、
   前記変更手段は、前記電源制御手段を流れる電流が所定の値を超えたことを前記過負荷保護手段が検知し、前記整流手段が導通状態になるとオンするスイッチ手段であることを特徴とする請求項１に記載の電源装置。
3. 前記スイッチ手段は、ＰＮＰ型のトランジスタとダイオードを有し、
   前記トランジスタは、エミッタ端子が前記差動増幅手段の前記基準電圧が入力される端子に接続され、コレクタ端子が前記ダイオードのアノードに接続され、
   前記ダイオードは、アノードが前記トランジスタのコレクタ端子に接続され、カソードが前記電源制御手段の電流流出端子に接続され、
   前記トランジスタは、前記電源制御手段を流れる電流が所定の値を超えたことを前記過負荷保護手段が検知し、前記整流手段が導通状態になるとオンし、前記差動増幅手段の前記基準電圧が入力される端子の入力電圧を下げることを特徴とする請求項２に記載の電源装置。
4. 前記スイッチ手段は、２つの入力端子と、前記差動増幅手段の前記基準電圧が入力される端子に接続された出力端子を有するコンパレータであり、
   前記コンパレータは、前記２つの入力端子のうちの一方の端子に、前記過負荷保護手段が前記電源制御手段を流れる電流が所定の値を超えたことを検知した場合に出力する前記入力側の入力電圧が入力され、他方の端子に、前記整流手段が導通状態のときの前記整流手段のカソード電圧に応じた所定の電圧が入力されると、前記差動増幅手段の前記基準電圧が入力される端子の入力電圧を下げることを特徴とする請求項２に記載の電源装置。
5. 前記インダクタは、一端が前記電源制御手段の電流流出端子に接続され、他端が前記差動増幅手段の前記出力電圧に応じた電圧が入力される端子に接続されたチョークコイルであり、
   前記電源制御手段は、電流流入端子が前記入力側に接続され、電流流出端子が前記インダクタに接続され、制御端子が前記差動増幅手段の出力端子に接続されたスイッチング素子であり、
   前記差動増幅手段は、前記出力電圧に応じた電圧が入力される端子の入力電圧が前記基準電圧の入力される端子の入力電圧より高いときには前記電源制御手段をオフし、前記出力電圧に応じた電圧が入力される端子の入力電圧が前記基準電圧の入力される端子の入力電圧より低いときには前記電源制御手段をオンするコンパレータであることを特徴とする請求項１ないし４のいずれか１項に記載の電源装置。
6. 前記過負荷保護手段は、
   一端が前記電圧の入力側に接続され、他端が前記電源制御手段の電流流入端子に接続された電流検出抵抗と、
   電流流入端子が前記電圧の入力側に接続され、電流流出端子が前記差動増幅手段の前記出力電圧に応じた電圧が入力される端子と前記変更手段に接続され、前記電流検出抵抗の電圧降下が閾値を越えたときにオン状態となるスイッチング素子と、を有し、
   前記スイッチング素子がオン状態となったとき、前記出力電圧に応じた電圧に前記電圧の入力側の電圧を重畳した電圧を前記差動増幅手段に入力すると共に、前記変更手段に前記電圧の入力側の電圧を出力することを特徴とする請求項１ないし５のいずれか１項に記載の電源装置。
7. 前記電源制御手段を流れる電流が所定の値を超えないときには電流連続モードで動作し、前記電源制御手段を流れる電流が所定の値を超えたときには電流不連続モードで動作することを特徴とする請求項１ないし６のいずれか１項に記載の電源装置。
8. シートに画像形成を行う画像形成手段を有する画像形成装置であって、
   請求項１ないし７のいずれか１項に記載の電源装置を備えたことを特徴とする画像形成装置。

Images