JP2011101521A

JP2011101521A - 電源装置及び電子機器

Info

Publication number: JP2011101521A
Application number: JP2009255223A
Authority: JP
Inventors: Junichi Kubota; 潤一久保田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-11-06
Filing date: 2009-11-06
Publication date: 2011-05-19

Abstract

【課題】ディスクリート部品で構成した非連続動作チョッパ電源からなる電源装置において、負荷変動による出力電圧の変動を抑制しつつ、リップル電圧を軽減する。
【解決手段】電源装置は、チョークコイルＬ５１と、電源出力を制御する主スイッチング素子Ｑ５２と、回生ダイオードＤ５２と、出力電圧に比例した電圧と基準電圧とを比較してＱ５２をオン状態又はオフ状態とするコンパレータＩ５１と、Ｑ５２を通る電流が閾値を超えた時に過負荷保護を行う過負荷保護素子Ｑ５１と、Ｉ５１の基準電圧入力を変化させるツェナーダイオードＺＤ１１、ダイオードＤ１１と、負荷電流の状態を検出するオペアンプＩ２１と、負荷電流の状態に基づいて、ＺＤ１１、Ｄ１１の動作を切り換えるスイッチング素子Ｑ１１とを備え、負荷電流に応じて、Ｑ１１のオン／オフ状態を制御し、Ｉ５１に入力される基準電圧を変化させることにより、上記課題を解決する。
【選択図】図１

Description

本発明は各種電子機器に搭載され、自励式非連続モードで動作するチョッパ電源、及び電子機器に関する。

従来、自励式非連続モードで動作するチョッパ電源は、その回路構成の簡素さ、使用する回路素子数の少なさから出力容量の小さい、比較的低価格の電源装置として用いられてきた。なかでも、ディスクリート部品にて構成したＤＣ―ＤＣコンバータ回路については、例えば、下記の特許文献１、２において提案されている。

特開２００３−２８４３２７号公報特開２００５−２２４０７２号公報

しかしながら、特許文献１で提案されているチョッパ電源は、負荷変動による出力電圧の変動が大きいという問題点があった。また、特許文献２で提案されているチョッパ電源においては、負荷変動による出力電圧の変動は抑制されているものの、電圧リップルが大きくなってしまうという問題点があった。

以下では、回路例を用いて、従来技術の問題点について詳細に説明する。

図３は、特許文献１において提案されているオープンコレクタ出力のコンパレータを用いたチョッパ電源の構成を示す回路図である。本電源は、コンパレータＩ５１、主スイッチング素子Ｑ５２、回生ダイオードＤ５２、チョークコイルＬ５１、ダイオードＤ５１、過負荷保護素子Ｑ５１、電解コンデンサＣ５１、Ｃ５２、ツェナーダイオードＺＤ５１、電流検出抵抗Ｒ５１等から構成されている。

まず、チョッパ電源各部の接続関係について、図３を用いて説明する。電解コンデンサＣ５１は電源入力端となり、主スイッチング素子Ｑ５２の電流流入端に電流検出抵抗Ｒ５１を介して接続されている。主スイッチング素子Ｑ５２の電流流出端にはチョークコイルＬ５１が接続され、チョークコイルＬ５１の他端には電解コンデンサＣ５２が接続されている。主スイッチング素子Ｑ５２の電流流出端とチョークコイルＬ５１の共通接続点には回生ダイオードＤ５２のカソード端子が接続され、回生ダイオードＤ５２のアノード端子は電源入力端及び電源出力端の低電位側（ＧＮＤ側）に接続されている。コンパレータＩ５１の出力端子は、抵抗Ｒ５５を介して主スイッチング素子Ｑ５２の制御端子に接続されている。主スイッチング素子Ｑ５２の制御端子と電流流入端との間には抵抗Ｒ５４が接続され、コンパレータＩ５１がオープンコレクタ出力の時に電流流入端と制御端子間に電位差が生じないようにしている。コンパレータＩ５１の反転入力端子には抵抗Ｒ５７の一端が接続され、抵抗Ｒ５７の他端には、抵抗Ｒ５９とツェナーダイオードＺＤ５１のカソード端子との接続点に接続されている。抵抗Ｒ５９の他端は電源入力の高電位側に接続され、ツェナーダイオードＺＤ５１のアノード端子を電源入力の低電位側に接続することで、コンパレータＩ５１の反転入力端子には、ツェナーダイオードＺＤ５１のツェナー電圧で決まる基準電圧が入力される。ダイオードＤ５１のアノード端子は、抵抗Ｒ５７と抵抗Ｒ５９との接続点に接続され、ダイオードＤ５１のカソード端子は、チョークコイルＬ５１と主スイッチング素子Ｑ５２の電流流出端との接続点に接続されている。コンパレータＩ５１の非反転入力端子には抵抗Ｒ５６の一端が接続され、抵抗Ｒ５６の他端には抵抗Ｒ５８と抵抗Ｒ５３の一端が接続される。抵抗Ｒ５８の他端は出力電圧に接続され、抵抗Ｒ５３の他端は過負荷保護素子Ｑ５１の電流流出端に接続される。過負荷保護素子Ｑ５１の電流流入端は電流検出抵抗Ｒ５１の電源入力端側に接続され、過負荷保護素子Ｑ５１の制御端子には抵抗Ｒ５２の一端が接続される。抵抗Ｒ５２の他端は電流検出抵抗Ｒ５１と主スイッチング素子Ｑ５２の電流流入端との接続点に接続される。

次に、チョッパ電源各部の動作について、図３を用いて説明する。図３は主スイッチング素子Ｑ５２としてＰチャネルのＭＯＳＦＥＴを使用し、電源入力としては２４Ｖを入力し、出力電圧としては３．３Ｖを出力する降圧型のチョッパ電源の例を示している。コンパレータＩ５１の出力がＬＯＷの時、主スイッチング素子Ｑ５２はオン状態となる。この時、ダイオードＤ５１のカソード電位は２４Ｖとなり、このダイオードＤ５１は非導通状態である。コンパレータＩ５１の反転入力端子には、ツェナーダイオードＺＤ５１のツェナー電圧で決まる基準電圧の３．３Ｖが入力されている。そして、３．３Ｖ出力が上昇し、コンパレータＩ５１の非反転入力端子の電圧が基準電圧より高くなると、コンパレータＩ５１の出力はＨＩＧＨとなり、主スイッチング素子Ｑ５２はオフ状態となる。この時、チョークコイルＬ５１には主スイッチング素子Ｑ５２のオンによってエネルギーが蓄えられているため、チョークコイルＬ５１は回生ダイオードＤ５２を介して電流を流す。この時、ダイオードＤ５１のカソード電位は電源入力の低電位側の電圧（この場合、ＧＮＤのことを指す）より回生ダイオードＤ５２の電圧降下分だけ低い電位になるため、ダイオードＤ５１は導通状態となる。そして、コンパレータＩ５１の反転入力端子電圧は、回生ダイオードＤ５２とダイオードＤ５１の電圧降下の差分の電圧となる。従って、回生ダイオードＤ５２が導通状態を維持している間は、コンパレータＩ５１の出力はＨＩＧＨレベルを維持し、主スイッチング素子Ｑ５２はオフ状態を維持することになる。チョークコイルＬ５１の回生（エネルギー放出）が終了し、回生ダイオードＤ５２が非導通状態となると、コンパレータＩ５１の反転入力端子電圧は上昇し、基準電圧である３．３Ｖとなる。その後、基準電圧に比べてコンパレータＩ５１の非反転入力電圧が低下してくると、コンパレータＩ５１の出力はＬＯＷとなり、主スイッチング素子Ｑ５２は再びオン状態となる。以下、同様の動作を繰り返すことで、本電源回路は負荷に電力を供給する。

抵抗Ｒ５６と抵抗Ｒ５７はコンパレータＩ５１の入力インピーダンスを揃えるために接続されている。また、電流検出抵抗Ｒ５１は主スイッチング素子Ｑ５２、チョークコイルＬ５１に流れる電流を電圧に変換し、過負荷保護のために設けられているＰＮＰトランジスタＱ５１のベース、エミッタ間に電位差を生じさせるように動作する。電流検出抵抗Ｒ５１に流れる電流により生じる電圧がＰＮＰトランジスタＱ５１の動作電圧以上になると、ＰＮＰトランジスタＱ５１はオン状態となり、コレクタ端子の電圧が上昇する。上昇したコレクタ電圧が重畳されることにより、コンパレータＩ５１の非反転入力電圧は上昇して基準電圧より高くなり、その結果、コンパレータＩ５１の出力がＨＩＧＨとなって、主スイッチング素子Ｑ５２はオフ状態に強制的に遷移することになる。この過負荷保護用の回路はチョッパ電源の立ち上がり時や過負荷時に主スイッチング素子Ｑ５２に流れる電流を制限する役割を果たすために設けられており、通常運用時に動作することはない。

図３の回路においては、３．３Ｖ出力が基準電圧よりも高くなった時に主スイッチング素子Ｑ５２はオフ状態となる。さらに、主スイッチング素子Ｑ５２のオフ時間（主スイッチング素子Ｑ５２がオフ状態に移行してからオン状態に移行するまでの時間）には、必ず一定の時間が存在する。そのため、負荷が大きくなると、主スイッチング素子Ｑ５２のオフ時間に電解コンデンサＣ５２の電荷の負荷側への移動量が増大するため、出力電圧は低下し始める。その結果、出力電圧のリップル電圧成分のうち、リップル電圧の上限が基準電圧と同じになり、リップル電圧の下限は負荷の増加につれて低下するため、出力電圧の平均値が低下してしまうことになる。

負荷が大きくなった際に出力電圧の平均値が低下してしまう上記問題に対しては、特許文献２において図４に示す回路が提案されている。図４において、図３と同じ機能である回路素子には同一符号を付与している。図３と図４の相違点は、図３のダイオードＤ５１を、図４ではツェナーダイオードＺＤ６１に変更している点と、基準電圧の生成方法をツェナーダイオードＺＤ５１によるものから、抵抗Ｒ５９と抵抗Ｒ６１の抵抗分圧によるものに変更している点である。

以下、図４の回路の動作について、図３の回路との相違点に主眼を置いて説明する。

図４の回路においては、ツェナーダイオードＺＤ６１のツェナー電圧（Ｖｚ）としては電源入力電圧である２４Ｖ（Ｖｉｎ）からコンパレータＩ５１の基準電圧入力側の入力電圧（Ｖｒｅｆ）を引いた差分の電圧よりも小さい数値のものが選択される。ツェナーダイオードＺＤ６１の動作については、コンパレータＩ５１の出力がＬＯＷになり、主スイッチング素子Ｑ５２がオン状態になった時は、ツェナーダイオードＺＤ６１のカソード端子には入力電圧である２４Ｖが印加される。そして、アノード端子の電圧がコンパレータＩ５１の基準電圧入力側の電圧になっているため、上述したツェナー電圧を選択することにより、ツェナーダイオードＺＤ６１は定電圧動作し、コンパレータＩ５１の基準電圧入力側の電圧が上昇する。すなわち、コンパレータＩ５１の基準電圧入力側の電圧が上昇することになるので、主スイッチング素子Ｑ５２はオン状態を継続することになる。

その後、主スイッチング素子Ｑ５２に流れる電流、すなわち電流検出抵抗Ｒ５１に流れる電流が増加していく。電流検出抵抗Ｒ５１に流れる電流により生じる電圧が、過負荷保護手段用に設けられているＰＮＰトランジスタＱ５１の動作電圧を超えると、ＰＮＰトランジスタＱ５１はオン状態となり、ＰＮＰトランジスタＱ５１の電流流出端子の電圧が上昇する。ＰＮＰトランジスタＱ５１の電流流出端子の電圧はコンパレータＩ５１の非反転入力側の入力電圧に重畳されるため、この上昇によりコンパレータＩ５１の非反転入力側の入力電圧が上昇することになる。その結果、コンパレータＩ５１の出力が反転してＨＩＧＨとなり、主スイッチング素子Ｑ５２はオフ状態になる。主スイッチング素子Ｑ５２がオフ状態から再びオン状態に移行するまでの動作は、上述した図３の回路と同様であるので、説明は省略する。以下、同様の動作を繰り返すことで、本電源回路は負荷に電力を供給する。

以上説明したように、図４の回路においては、出力電圧の低下により主スイッチング素子Ｑ５２はオン状態になるが、オフ状態に移行するタイミングについては過負荷保護手段として用いているＰＮＰトランジスタＱ５１のオン動作に依存していることになる。このように動作させることにより、図３の回路と比較して、同様の負荷を接続した際に単位時間に与えるエネルギーを増加させることができ、出力電圧の低下を抑制することができる。

図５は、図３と図４の回路を実際に作成し、負荷の増加に伴う出力電圧の変化（図５（ａ））、及び負荷の増加に伴うリップル電圧の変化（図５（ｂ））を測定した結果を示したものである。図５（ａ）に示すように、図３の回路においては負荷の増大に伴って出力電圧が低下しているのに対し、図４の回路においては出力電圧の低下が抑制されていることが見て取れる。

しかし、図４の回路においては、主スイッチング素子Ｑ５２がオフ状態に移行するタイミングは過負荷保護手段として用いているＰＮＰトランジスタＱ５１のオン動作に依存しているため、主スイッチング素子Ｑ５２を流れる電流のピーク値が大きくなる。図３及び図４の回路においては、出力電圧のリップル電圧はチョークコイルＬ５１を通して電解コンデンサＣ５２に流れ込む電流のピーク値と、電解コンデンサＣ５２の容量によって決定されるため、図４の回路では出力電圧のリップル電圧が大きくなってしまう。図６（ａ）、図６（ｂ）は、それぞれ図３、図４の回路において、０．３Ａの負荷電流を流した時の実際の出力電圧の波形を示したものであり、図３におけるリップル電圧は１９ｍＶであるのに対し、図４におけるリップル電圧は１２０ｍＶを示している。図５（ｂ）、図６から、図４の回路は図３の回路と比較して、出力電圧のリップル電圧が大きくなっていることが見て取れる。

従来は、想定される負荷変動範囲に応じて回路方式の決定を行い、負荷変動範囲が大きいと予想される場合は、出力電圧の低下を抑制するという観点から図４の回路方式を選択していた。ところが、その場合、上述したように、リップル電圧が大きくなってしまうため、電解コンデンサＣ５２の容量を大きくする必要があった。例えば、リップル電圧を半減させるには、電解コンデンサＣ５２の容量をおよそ２倍にする必要があるが、コストの増大や機器の小型化という観点から電解コンデンサＣ５２の容量を大きくすることには限界があった。

本発明は上記のような状況を鑑みてなされたもので、ディスクリート部品で構成した非連続モードで動作するチョッパ電源からなる電源装置において、負荷変動による出力電圧の変動を抑制しつつ、リップル電圧を軽減することを目的とするものである。

前記課題を解決するため、本発明では、電源装置を次のとおりに構成する。

電源出力側に接続されたコンデンサを一端とするインダクタと、電源入力側と前記インダクタの間に接続され、前記インダクタを介して電源出力を制御する電源制御手段と、前記電源制御手段の電流流出側にカソードが接続され、アノードが電源入力と電源出力の低電位側に接続される整流手段と、出力電圧に比例した電圧と基準電圧とを入力し、両電圧の比較結果に応じて前記電源制御手段をオン状態又はオフ状態とする差動増幅手段と、前記電源制御手段を通る電流が所定値を超えた時、前記差動増幅手段の前記出力電圧に比例した電圧の入力側に電源入力電圧を重畳して過負荷保護を行う過負荷保護手段と、前記差動増幅手段の前記基準電圧入力側と前記電源制御手段の電流流出側との間に接続され、前記インダクタにおけるエネルギーの蓄積及び放出に応じて前記差動増幅手段の前記基準電圧入力を変化させる電圧変化手段と、負荷電流の状態を検出する負荷電流検出手段と、前記負荷電流検出手段によって検出された負荷電流の状態に基づいて、前記電圧変化手段の動作を切り換える電圧変化切換手段と、を具備する電源装置。

本発明によれば、負荷に応じて回路の動作を柔軟に切り替えることにより、大きな負荷変動範囲において出力電圧の低下を抑制しつつ、リップル電圧を軽減することができる。

実施例１のチョッパ電源の構成を示す回路図実施例２のチョッパ電源の構成を示す回路図従来例のチョッパ電源の構成を示す回路図従来例のチョッパ電源の構成を示す回路図従来例における負荷電流と出力電圧及びリップル電圧の特性図従来例における出力電圧波形を示す図

以下、本発明を実施するための形態を、実施例により詳しく説明する。

図１は本発明の第１の実施形態であり、本発明によるチョッパ電源の構成を示す回路図である。図１では、従来例と同じ機能である回路素子には同一符号を付与している。図１の回路を構成する主要な回路素子について、以下に簡単に説明する。

スイッチング素子Ｑ５２（電源制御手段）は、電流流入端子が電源入力側に接続され、電流流出端子がチョークコイルＬ５１とツェナーダイオードＺＤ１１のカソードに接続され、制御端子がコンパレータＩ５１の出力端子に接続されている。

回生ダイオードＤ５２（整流手段）は、カソードがスイッチング素子Ｑ５２の電流流出側に接続され、アノードが電源入力と電源出力の低電位側に接続されている。

チョークコイルＬ５１（インダクタ）は、一端が主スイッチング素子Ｑ５２の電流流出側に接続され、他端が電源出力側に接続されたコンデンサ、及びコンパレータＩ５１の出力電圧に比例した電圧検出側に接続されている。

ＩＣ化されたコンパレータＩ５１（差動増幅手段）においては、非反転入力端子には出力電圧に比例した電圧が、反転入力端子には基準電圧がそれぞれ入力され、出力端子はスイッチング素子Ｑ５２の制御端子に接続されている。コンパレータＩ５１は入力された両電圧を比較し、その比較結果に応じて出力を制御する。すなわち、コンパレータＩ５１は、出力電圧に比例した電圧が基準電圧を上回った場合にはスイッチング素子Ｑ５２をオフ状態に、出力電圧に比例した電圧が基準電圧を下回った場合にはスイッチング素子Ｑ５２をオン状態にするよう、その出力を制御する。

過負荷保護素子Ｑ５１（過負荷保護手段）は、電流流入側が電源入力側に接続され、電流流出側がコンパレータＩ５１の出力電圧に比例した電圧の入力側である非反転入力端子に接続されている。そして、過負荷保護素子Ｑ５１は、一端を電源入力側に接続され、他端を主スイッチング素子Ｑ５２の電流流入側に接続された電流検出抵抗Ｒ５１における電圧降下が所定値を超えた時にオン状態となる。これにより、出力電圧に比例した電圧の入力側に電源入力電圧が重畳され、コンパレータＩ５１の非反転入力端子に入力されることにより、スイッチング素子Ｑ５２がオフ状態となり、過負荷保護が行われる。

ダイオードＤ１１（第１の電圧変化手段）は、カソードが主スイッチング素子Ｑ５２の電流流出側に接続され、アノードは、コンパレータＩ５１の基準電圧入力側に接続されている。ツェナーダイオードＺＤ１１（第２の電圧変化手段）は、カソードが主スイッチング素子Ｑ５２の電流流出側に接続され、アノードは、電流流出端子がコンパレータＩ５１の基準電圧入力側に接続されたスイッチング素子Ｑ１１の電流流入端子に接続されている。そして、ダイオードＤ１１、及びツェナーダイオードＺＤ１１は、チョークコイルＬ５１におけるエネルギーの蓄積、放出に応じてコンパレータＩ５１の基準電圧入力を変化させる。また、ツェナーダイオードＺＤ１１は、そのツェナー電圧が、電源入力側の電圧値と、スイッチング素子Ｑ１１がオフ状態である時にコンパレータＩ５１の基準電圧入力側に入力される所定電圧値との差分電圧よりも小さいものが選択される。

本実施例と従来例との相違点は２点ある。１点は、チョークコイルＬ５１の回生を検知するダイオードである、通常のダイオードＤ１１とツェナーダイオードＺＤ１１が並列に接続されている点である。そして、ダイオードＤ１１、及びツェナーダイオードＺＤ１１のカソード側は、どちらも主スイッチング素子Ｑ５２の電流流出側に接続されている。ところが、ツェナーダイオードＺＤ１１のアノード側はスイッチング素子Ｑ１１を介して抵抗Ｒ５７と抵抗Ｒ５９の接続点に接続されているのに対し、ダイオードＤ１１は直接、抵抗Ｒ５７と抵抗Ｒ５９の接続点に接続されている。もう１点は、ＮチャネルのＭＯＳＦＥＴを使用したスイッチング素子Ｑ１１のオン／オフ制御は、トランジスタＱ１２を介してＣＰＵＩ１１によって行われる点である。また、ＣＰＵＩ１１は負荷の制御も担っており、検出した負荷電流値から電子機器の動作モードを決定することができる。さらに、ＣＰＵＩ１１は、決定した動作モードに基づき、トランジスタＱ１２に接続されたポート出力のＨＩＧＨ／ＬＯＷ制御を行う。

以下、本実施例における回路動作について、図１を用いて詳細に説明する。

負荷電流が小さい動作モードにおいては、ＣＰＵＩ１１は、抵抗Ｒ１２を介してトランジスタＱ１２に接続されているポートの出力をＨＩＧＨ状態に設定する。これにより、トランジスタＱ１２はオン状態となり、逆に、スイッチング素子Ｑ１１はオフ状態となる。スイッチング素子Ｑ１１がオフ状態の間は、ツェナーダイオードＺＤ１１は回路からオープンな状態となるが、ダイオードＤ１１は回路に接続された状態となる。

スイッチング素子Ｑ１１がオフ状態で、コンパレータＩ５１の出力がＬＯＷであれば、主スイッチング素子Ｑ５２はオン状態となる。この時、ダイオードＤ１１のカソード電位は２４Ｖとなり、ダイオードＤ１１は非導通状態であるため、コンパレータＩ５１の基準電圧入力側の電圧は、２４Ｖを抵抗Ｒ５９と抵抗Ｒ６１で抵抗分圧した基準電圧となる。そのため、主スイッチング素子Ｑ５２のオン状態からオフ状態へ移行するのは、３．３Ｖ出力が２４Ｖを抵抗Ｒ５９と抵抗Ｒ６１で抵抗分圧した基準電圧よりも大きくなる時となる。主スイッチング素子Ｑ５２のオン状態からオフ状態への移行、及びオフ状態からオン状態への移行に伴う回路動作については、前述した図３における回路動作と同様であるため、説明は省略する。以上より、負荷電流が小さい動作モードでは、負荷電流が小さいために主スイッチング素子Ｑ５２を流れる電流のピーク値も小さい値となり、その結果、リップル電圧を低く抑えることができる。

一方、負荷電流が大きい動作モードにおいては、ＣＰＵＩ１１は、抵抗Ｒ１２を介してトランジスタＱ１２に接続されているポートの出力をＬＯＷ状態に設定する。これにより、トランジスタＱ１２はオフ状態となり、逆に、スイッチング素子Ｑ１１はオン状態となる。スイッチング素子Ｑ１１がオン状態となると、ツェナーダイオードＺＤ１１が回路に接続された状態となって定電圧動作するため、チョークコイルＬ５１のエネルギー蓄積期間にコンパレータＩ５１の基準電圧入力側の電圧が上昇する。そして、主スイッチング素子Ｑ５２がオン状態からオフ状態に移行するタイミングは、過負荷保護手段として用いているＰＮＰトランジスタＱ５１のオン動作に依存する。主スイッチング素子Ｑ５２のオン状態からオフ状態への移行、及びオフ状態からオン状態への移行に伴う回路動作については、前述した図４における回路動作と同様であるため、説明は省略する。以上より、負荷電流が大きい動作モードでは、負荷電流が大きいため主スイッチング素子Ｑ５２を流れる電流も大きくなり、その結果、負荷の増大による出力電圧の低下を抑制することができる。

以上説明したように、本実施例によれば、負荷変動による出力電圧の低下が問題とならない範囲の負荷が電子機器に接続されている動作モードの時は、本電源装置はリップル電圧を低く抑えるように動作する。そして、負荷が増大し、出力電圧の低下が大きくなってしまう場合には、本電源装置は負荷電流の大きい動作モードに切り替え、基準電圧を上昇させて出力電圧の低下を抑制するように動作する。従って、本発明による電源装置は、負荷変動による出力電圧の変動を抑制しつつ、リップル電圧を軽減させることができる。動作モードを切り替える負荷の値は、実験により、もしくは理論的に求めた値に基づいて、出力電圧に影響を与えずに任意に決定することができる。そして、その値に基づいて、不図示のＲＯＭに書き込まれたプログラムがＣＰＵＩ１１によって実行される。

なお、本実施例においては電圧変化切換手段としてスイッチング素子Ｑ１１とツェナーダイオードＺＤ１１、ダイオードＤ１１を用いた例を示したが、本発明では同じ機能を有するものであれば、上記の素子に限定したものではない。

図２は本発明の第２の実施形態であり、本発明によるチョッパ電源の構成を示す回路図である。実施例１では、スイッチング素子Ｑ１１のオン／オフ制御は、ＣＰＵのポート出力により行われていた。実施例２においては、スイッチング素子Ｑ１１のオン／オフ制御は、オペアンプＩ２１と抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、Ｒ２５によって構成される負荷電流検出回路の出力によって行われており、ここが実施例１との相違点である。さらに、図２において、負荷電流が設定した閾値近傍で安定した際に、スイッチング素子Ｑ１１のオン／オフ状態が頻繁に切り替わることを防止するため、抵抗Ｒ２５を追加し、閾値にヒステリシス特性を付与している。

負荷電流検出回路の動作について、図２を用いて説明する。

負荷電流が小さく、電源出力側に直列に接続された抵抗Ｒ２１の両端に発生する電位差が、出力電圧と抵抗Ｒ２３、Ｒ２４によって決定される閾値電圧よりも小さい時は、オペアンプＩ２１の出力はＨＩＧＨとなる。オペアンプＩ２１の出力がＨＩＧＨであるため、トランジスタＱ１２はオン状態となり、その結果、スイッチング素子Ｑ１１はオフ状態となる。

一方、負荷電流が大きくなり、抵抗Ｒ２１の両端に発生する電位差が、閾値電圧よりも大きくなると、オペアンプＩ２１の出力はＬＯＷとなる。オペアンプＩ２１の出力がＬＯＷであるため、トランジスタＱ１２はオフ状態となり、その結果、スイッチング素子Ｑ１１はオン状態となる。

スイッチング素子Ｑ１１のオン／オフ状態での回路動作は、実施例１と同様であるため、回路動作の説明は省略する。

以上説明したように、本実施例によれば、負荷電流検出回路が実際に流れている負荷電流を検出して自動的に動作モードを切り換えるため、実施例１のように電子機器の状態を検出するＣＰＵ等が不要となり、より適用範囲の広い電源装置を実現することができる。さらに、本実施例では、負荷電流検出回路にオペアンプを使用しているが、コンパレータを用いることも可能である。

また、実施例１、２においては、チョッパ電源の差動増幅手段としてコンパレータを使用しているが、オペアンプやディスクリート部品で構成した差動増幅器を用いることも可能である。

Ｄ１１ダイオード（第１の電圧変化手段）
Ｄ５２回生ダイオード（整流手段）
Ｉ２１プッシュプル出力オペアンプ
Ｉ５１オープンコレクタ出力コンパレータ（差動増幅手段）
Ｌ５１チョークコイル（インダクタ）
Ｑ１１スイッチング素子（電圧変化切換手段）
Ｑ５１過負荷保護素子（過負荷保護手段）
Ｑ５２主スイッチング素子（電源制御手段）
ＺＤ１１ツェナーダイオード（第２の電圧変化手段）

Claims

出力側に接続されたコンデンサを一端とするインダクタと、
入力側と前記インダクタの間に接続され、前記インダクタを介して出力を制御する電源制御手段と、
前記電源制御手段の電流流出側にカソードが接続され、アノードが電源入力と出力の低電位側に接続される整流手段と、
出力電圧に比例した電圧と基準電圧の比較結果に応じて前記電源制御手段をオン又はオフする差動増幅手段と、
前記電源制御手段に流れる電流が所定値を超えた時、前記差動増幅手段の前記出力電圧に比例した電圧の入力側に電圧を重畳して過負荷保護を行う過負荷保護手段と、
前記差動増幅手段の前記基準電圧の入力側と前記電源制御手段の電流流出側との間に接続され、前記インダクタにおけるエネルギーの蓄積及び放出に応じて前記差動増幅手段の前記基準電圧の入力を変化させる電圧変化手段と、
負荷電流の状態を検出する負荷電流検出手段と、
前記負荷電流検出手段によって検出された負荷電流の状態に基づいて、前記電圧変化手段の動作を切り換える電圧変化切換手段と、
を具備することを特徴とする電源装置。
前記インダクタは、一端が前記電源制御手段の電流流出側に接続され、他端が前記コンデンサ、及び前記差動増幅手段の前記出力電圧に比例した電圧入力側に接続されたチョークコイルであり、
前記電源制御手段は、電流流入端子が電源入力側に接続され、電流流出端子が前記インダクタに接続されるとともに、前記電圧変化手段のカソードに接続され、制御端子が前記差動増幅手段の出力側に接続されたスイッチング素子であることを特徴とする請求項１に記載の電源装置。
前記電圧変化切換手段は、前記負荷電流検出手段によって検出された負荷電流の値が閾値を超えた時にオンし、前記負荷電流検出手段によって検出された負荷電流の値が閾値を超えない時にオフするスイッチング素子であり、
前記電圧変化手段は、カソードが前記電源制御手段の電流流出側に接続され、アノードが前記差動増幅手段の基準電圧入力側に接続された第１の電圧変化手段であるダイオードと、カソードが前記電源制御手段の電流流出側に接続され、アノードは電流流出端子が前記差動増幅手段の前記基準電圧入力側に接続された前記スイッチング素子の電流流入端子に接続された第２の電圧変化手段であるツェナーダイオードとを有し、
前記スイッチング素子がオンの時には前記第２の電圧変化手段により、前記スイッチング素子がオフの時には前記第１の電圧変化手段により、前記差動増幅手段の前記基準電圧入力を変化させることを特徴とする請求項１又は２に記載の電源装置。
前記第２の電圧変化手段であるツェナーダイオードのツェナー電圧は、電源入力側の電圧値と、前記電圧変化切換手段の前記スイッチング素子がオフである時に前記差動増幅手段の前記基準電圧入力側に入力される電圧値との差分電圧よりも小さいことを特徴とする請求項３に記載の電源装置。
前記負荷電流検出手段は、電源出力側に直列に接続された抵抗と、前記抵抗の両端に発生する電圧を検出して増幅するオペアンプとを有することを特徴とする請求項１ないし４のいずれか１項に記載の電源装置。
前記負荷電流検出手段は、電源出力側に直列に接続された抵抗と、前記抵抗の両端に発生する電圧を検出して増幅するコンパレータとを有することを特徴とする請求項１ないし４のいずれか１項に記載の電源装置。
前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電源制御手段をオフし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電源制御手段をオンするコンパレータであることを特徴とする請求項１ないし６のいずれか１項に記載の電源装置。
前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電源制御手段をオフし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電源制御手段をオンするオペアンプであることを特徴とする請求項１ないし６のいずれか１項に記載の電源装置。
前記過負荷保護手段は、一端が前記入力側に接続され、他端が前記電源制御手段の電流流入側に接続された電流検出抵抗と、電流流入側が前記入力側に接続され、電流流出側が前記差動増幅手段の前記出力電圧に比例した電圧入力側に接続され、前記電流検出抵抗の電圧降下が閾値を超えた時にオンするスイッチング素子とを有し、前記スイッチング素子がオンした時、前記差動増幅手段の前記出力電圧に比例する電圧の入力側に電圧を重畳することを特徴とする請求項１ないし８のいずれか１項に記載の電源装置。
請求項１ないし９のいずれか１項に記載の電源装置を用いたことを特徴とする電子機器。