JP4455087B2

JP4455087B2 - 電源装置

Info

Publication number: JP4455087B2
Application number: JP2004031916A
Authority: JP
Inventors: 正康富山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2004-02-09
Filing date: 2004-02-09
Publication date: 2010-04-21
Anticipated expiration: 2024-02-09
Also published as: JP2005224072A

Description

本発明は、各種電子機器に搭載され、トランジスタ等のスイッチング素子をオンオフ制御することで直流電力の制御を行う、自励式非連続モードで動作するチョッパ電源に関し、特にその発信周波数などの変更に関するものである。

従来、自励式非連続モードで動作するチョッパ電源は、その回路構成の簡素さ、使用する回路素子数の少なさから出力容量の小さい、比較的低価格の電源装置として用いられており、なかでもディスクリート部品にて構成したＤＣ―ＤＣコンバータ回路については下記特許文献１がある。
特開２００３−２８４３２７号公報

しかしながら、前記特許文献１で提案されている従来のチョッパ電源は、発振周波数を任意に設定することができず、発振音，ノイズ等の観点から発振周波数を変更しようとしても任意の周波数に変更することができないという問題があった。また、出力容量を上げようとすると出力電圧精度が維持できないという問題があった。

以下回路例を用いて詳細に説明する。

（基本動作）
以下、図５に従って説明する。図５はオープンコレクタ出力のコンパレータを用いたチョッパ電源の構成を示す回路図である。本チョッパ電源はＩＣ化されたコンパレータＩ５１，主スイッチング素子Ｑ５２，回生ダイオードＤ５２，チョークコイルＬ５１，小信号ダイオードＤ５１，電解コンデンサＣ５１，電解コンデンサＣ５２，ツェナーダイオードＺＤ５１，電流検出抵抗Ｒ５１，抵抗Ｒ５２，Ｒ５３，Ｒ５４，Ｒ５５，Ｒ５６，Ｒ５７，Ｒ５８，Ｒ５９にて構成されている。

それぞれの接続関係であるが、電解コンデンサＣ５１は電源入力端となり、主スイッチング素子Ｑ５２の電流流入端に電流検出抵抗Ｒ５１を介して接続されている。主スイッチング素子Ｑ５２の電流流出端にはチョークコイルＬ５１が接続され、チョークコイルＬ５１の他端には電解コンデンサＣ５２が接続されている。主スイッチング素子Ｑ５２の電流流出端とチョークコイルＬ５１の共通接続点には回生ダイオードＤ５２のカソード端子が接続され、回生ダイオードＤ５２のアノード端子は電源入力端及び電源出力端の低電位側（ＧＮＤ側）に接続されている。コンパレータＩ５１の出力端子は抵抗Ｒ５５を介して主スイッチング素子Ｑ５２の制御端子に接続されている。主スイッチング素子Ｑ５２の制御端子と電流流入端との間には抵抗Ｒ５４が接続され、コンパレータＩ５１がオープンコレクタ出力のときに電流流入端と制御端子間に電位差が生じないようにしている。コンパレータＩ５１の反転入力端子には抵抗Ｒ５７の一端が接続され、抵抗Ｒ５７の他端には抵抗Ｒ５９とツェナーダイオードＺＤ５１のカソード端子との接続点に接続されている。抵抗Ｒ５９の他端は電源入力の高電位側に接続され、ツェナーダイオードＺＤ５１のアノード端子は電源入力の低電位側に接続することでコンパレータＩ５１の反転入力端子にツェナーダイオードＺＤ５１で決める基準電圧を入力している。抵抗Ｒ５７とＲ５９との接続点にはダイオードＤ５１のアノード端子が接続され、ダイオードＤ５１のカソード端子はチョークコイルＬ５１と主スイッチング素子Ｑ５２の電流流出端との接続点に接続されている。コンパレータＩ５１の非反転入力端子には抵抗Ｒ５６の一端が接続され、Ｒ５６の他端には抵抗Ｒ５８とＲ５３の一端が接続される。Ｒ５８の他端は出力電圧に接続される。Ｒ５３の他端は過負荷保護素子Ｑ５１の電流流出端に接続され、過負荷保護素子Ｑ５１の電流流入端は電流検出抵抗Ｒ５１の電源入力端側に接続され、過負荷保護素子Ｑ５１の制御端子には抵抗Ｒ５２の一端が接続され、抵抗Ｒ５２の他端は電流検出抵抗Ｒ５１と主スイッチング素子Ｑ５２の電流流入端との接続点に接続される。

チョッパ電源の各部の動作を以下に説明する。主スイッチング素子Ｑ５２はＰチャネルのＭＯＳＦＥＴから構成され、電源入力としては例えば２４Ｖを入力し、出力電圧としては例えば３．３Ｖを出力する降圧型のチョッパ電源の例を示している。コンパレータＩ５１の出力がＬＯＷのとき、主スイッチング素子Ｑ５２はオン状態となる。このときダイオードＤ５１のカソード電位は２４Ｖとなり、このダイオードＤ５１は非導通状態である。コンパレータＩ５１の反転入力端子には基準電圧である３．３Ｖが入力され、３．３Ｖ出力が上昇し、コンパレータＩ５１の非反転入力端子の電圧が基準電圧より高くなると、コンパレータＩ５１の出力はＨＩＧＨとなり、主スイッチング素子Ｑ５２はオフ状態となる。このときチョークコイルＬ５１には主スイッチング素子Ｑ５２のオンによってエネルギーが蓄えられるため、チョークコイルＬ５１は回生ダイオードＤ５２を介して電流を流す。このときダイオードＤ５１のカソード電位は電源入力の低電位側の電圧（この場合ＧＮＤ）より回生ダイオードＤ５１の電圧降下分だけ低い電位になるため、ダイオードＤ５１は導通状態となり、コンパレータＩ５１の反転入力端子電圧は回生ダイオードＤ５２とダイオードＤ５１の電圧降下の差分の電圧となる。すなわち回生ダイオードＤ５２の電圧降下が０．３Ｖ程度でダイオードＤ５１の電圧降下が０．７Ｖ程度だとすると反転入力端子電圧は−０．３Ｖ＋０．７Ｖ＝０．４Ｖとなる。従って回生ダイオードＤ５２が導通状態を維持している間はコンパレータＩ５１の出力はＨＩＧＨレベルを維持し、主スイッチング素子Ｑ５２はオフ状態を維持することになる。チョークコイルＬ５１の回生が終了し、回生ダイオードＤ５２が非導通状態となるとコンパレータＩ５１の反転入力端子電圧は上昇し、基準電圧となる。その後基準電圧に比べてコンパレータＩ５１の非反転入力電圧が低下してくると、コンパレータＩ５１の出力はＬＯＷとなり、主スイッチング素子Ｑ５２は再びオン状態となる。

以上の動作を繰り返すことで負荷に応じた発振周波数で発振し、負荷に電力を供給する。

抵抗Ｒ５６とＲ５７はコンパレータＩ５１の入力インピーダンスを揃えるために接続されている。また電流検出抵抗Ｒ５１は主スイッチング素子Ｑ５２，チョークコイルＬ５１に流れる電流を電圧に変換し、過負荷保護のために設けられているＰＮＰトランジスタＱ５１のベース，エミッタ間に電位差を生じさせるよう動作する。電流検出抵抗Ｒ５１に流れる電流により生じる電圧がＰＮＰトランジスタＱ５１の動作電圧（例えば０．７Ｖ）以上になるとＰＮＰトランジスタＱ５１はオン状態となり、コレクタ端子の電圧が上昇する。コレクタ電圧の上昇によりコンパレータＩ５１の非反転入力電圧は上昇し、基準電圧より高くなることにより、コンパレータＩ５１の出力がＨＩＧＨとなり、主スイッチング素子Ｑ５２はオフ状態に強制的に遷移することになる。この過負荷保護用の動作はチョッパ電源の立ち上がり時、過負荷時に主スイッチング素子Ｑ５２に流れる電流を制限する役割を果たすために設けられており、通常動作時に動作することはない。

（問題となる動作）
主スイッチング素子Ｑ５２がオン状態に移行してからオフ状態へ移行するまでの時間（主スイッチング素子Ｑ５２のオン時間）はチョークコイルＬ５１，電解コンデンサＣ５２を介して出力電圧が上昇し、出力電圧の分圧値が基準電圧を越えるまでの時定数及び電圧の上昇をコンパレータＩ５１が検知するまでの時間で決まる。通常、負荷変動範囲を広げる場合、チョークコイルＬ５１のインダクタンス値を下げ、単位時間あたりにチョークコイルＬ５１に与えるエネルギーを大きくするが、インダクタンス値を小さくすることによりオン時間が短くなるが、インダクタに蓄えられるエネルギーは変化せず、インダクタの回生時間はインダクタンス値に比例して小さくなるため、発振周波数が上昇してしまうことになる。以下に詳細を説明する。

下記（１）式よりＬが１／２になるとＩは２倍になる。そのため（２）式よりオン時間が変わらなければ単位時間あたりにインダクタに蓄えられるエネルギーが４倍になるはずであるが、このときの出力電圧は（３）式よりｔｏｎが１／２で同じ上昇幅になるため、ｔｏｎが１／２になる。そのため（２）式によりインダクタに蓄えられるエネルギーは変わらないことになる。すなわちＬが１／２になるとｔｏｎも１／２になってしまうことになる。

Ｉ＝Ｖｉｎ×ｔｏｎ／Ｌ・・・・・・・・・・・・・（１）
Ｅ＝０．５×（Ｖｉｎ×ｔｏｎ／Ｌ）^２・・・・・・（２）
Ｖ＝Ｉ×ｔｏｎ／Ｃ・・・・・・・・・・・・・・（３）

また、出力電圧のリップル電圧を下げるために電解コンデンサＣ５２の容量等を上昇させると、（３）式により主スイッチング素子Ｑ５２のオン時間が長くなる。こういった調整により負荷条件にあわせて動作させることはできるものの、目的の負荷条件に対して発振周波数を任意に設定することはできない。すなわち、発振音，放射ノイズ等から発振周波数を変更する必要が生じても負荷に対して一義的に発振周波数が決定してしまうため、定数選定に自由度が少ないという問題がある。また、コストを抑えるためにコストに占める割合の高い主スイッチング素子Ｑ５２の定格を下げようとしても、チョークコイルＬ５１，電解コンデンサＣ５２等の周辺部品の定数により電流定格が決定してしまうため、コストを抑えることが非常に難しいという問題がある。

発振周波数と負荷との関係について考察する。前述のように主スイッチング素子Ｑ５２のオン時間は周辺部品の定数により一義的に決定される。また、回生ダイオードＤ５２の回生時間に関しても同様である。負荷が増加すると出力電圧がより速く低下するため、本チョッパ電源においては回生ダイオードＤ５２が回生を終了するまでは再び主スイッチング素子Ｑ５２はオン状態になれないが、回生が終了してしまえばオンできる状態であるため、負荷が増加すると主スイッチング素子Ｑ５２のオン時間、回生ダイオードＤ５２の回生時間は固定のまま、主スイッチング素子Ｑ５２のオンから次のオンまでの時間を短くするように制御される。すなわち、発振周波数が上昇する。しかしながら、主スイッチング素子Ｑ５２のオン時間と回生ダイオードＤ５２の回生時間が固定されているため、周波数の変化範囲には上限が存在することになる。また、主スイッチング素子Ｑ５２のオン状態が終了した後、ダイオードＤ５２が回生し、再びオン状態に移行するまでの間にはダイオードＤ５１が導通から非導通状態になるまで必ず一定の時間が存在する。そのため、この上限の周波数になる負荷よりもさらに負荷が増えると、ダイオードＤ５１が導通から非導通まで遷移するまでの時間は一定であるため、この時間の間に電解コンデンサＣ５２の電荷が負荷側に移動するため、出力電圧は低下し始める。詳細には出力電圧のリップル電圧成分のうち、リップル電圧の上限が基準電圧と同じになり、リップル電圧の下限が下がることになる。このとき、主スイッチング素子Ｑ５２のオン時間を延ばすことで出力電圧を維持しようとするため、発振周波数が下がり始める。しかしながら、負荷が増加した状態ではダイオードＤ５１の遷移時間にさらに出力電圧が低下するため、出力電圧のリップル下限がさらに下がり始める。よって平均化してみた場合、出力電圧が低下してしまうことになる。

この現象は単位時間に与えるエネルギーを増加させようとチョークコイルＬ５１のインダクタンス値を下げることで実現するのが常であるが、インダクタンス値を下げることにより発振周波数が上昇するため、出力電圧の低下し始める負荷がより低い方に移動するように働くことになる。

そのため本来であれば、発振周波数の上限と負荷変動範囲の上限が一致しているのが理想的であるが、前述の理由で発振周波数を任意に変更することが難しいため、ある程度負荷が増加してくると出力電圧の平均値が低下してしまうのは避けられないという問題があった。

図４には実施例での改善結果とあわせて、本従来例に係るチョッパ電源回路を作成し、実測にて求めた負荷増加による発振周波数の変化、出力電圧の変化を示している。こちらからも本現象が確認できた。

本発明は、このような状況のもとでなされたもので、ディスクリート部品で構成した非連続動作チョッパ電源からなる電源装置において、発振周波数，スイッチング素子の定格等を任意に設定できるようにし、負荷変動による出力電圧の変動を抑制することを課題とするものである。

前記課題を解決するため、本発明では、電源装置を次ぎの（１）ないし(７)のとおりに構成する。

（１）電源出力側に一端が接続されたインダクタと、電源入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御するための電圧制御手段と、前記電圧制御手段の電流流出側にカソードが接続され、アノードが電源入力及び電源出力の低電位側に接続される整流手段と、前記出力電圧に比例した電圧と基準電圧が入力され、入力された前記出力電圧と前記基準電圧の比較結果に応じて前記電圧制御手段をオン状態またはオフ状態とする差動増幅手段と、前記電圧制御手段を流れる電流が所定値を超えたとき、前記差動増幅手段によって前記電圧制御手段をオフ状態にして過負荷保護を行うために、前記差動増幅手段の２つの入力側のうち、前記出力電圧に比例した電圧の入力側に、前記電源入力側の電圧を重畳する過負荷保護手段と、前記差動増幅手段の２つの入力側のうち、前記基準電圧の入力側と、前記電圧制御手段の電流流出側との間に接続され、前記電源出力側に接続される負荷に応じて前記基準電圧を変更する電圧設定手段とを備え、前記電圧設定手段は、前記インダクタのエネルギーの蓄積時に前記差動増幅手段に入力される前記基準電圧を該基準電圧より高い電圧に上昇させ、前記インダクタのエネルギー放出時に前記差動増幅手段に入力される前記基準電圧を該基準電圧より低い電圧に低下させる電源装置。
（２）前記インダクタは、一端が前記電圧制御手段の電流流出側に接続され、他端が前記電源出力側に接続されたコンデンサと前記差動増幅手段の前記出力電圧に比例した電圧の入力側に接続されたチョークコイルであり、前記電圧設定手段は、アノードが前記差動増幅手段の前記基準電圧の入力側に接続され、カソードが前記電圧制御手段の電流流出側に接続されたツェナーダイオードであり、前記電圧制御手段は、電流流入側が前記電源入力側に接続され、電流流出側が前記インダクタに接続されるとともに、前記電圧設定手段のカソードに接続され、制御端子が前記差動増幅手段の出力側に直接あるいは抵抗を介してあるいはコンデンサを介して接続されたスイッチング素子である前記（１）記載の電源装置。
（３）前記ツェナーダイオードのツェナー電圧は、前記電源入力側の電圧と前記差動増幅手段の前記基準電圧の入力側に入力される前記基準電圧との差分電圧よりも小さい前記（２）記載の電源装置。
（４）前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電圧制御手段をオフ状態とし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電圧制御手段をオン状態とするコンパレータである前記（１）乃至（３）のいずれか１項に記載の電源装置。
（５）前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電圧制御手段をオフ状態とし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電圧制御手段をオン状態とするオペアンプである前記（１）乃至（３）のいずれか１項に記載の電源装置。
（６）前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電圧制御手段をオフ状態とし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電圧制御手段をオン状態とするディスクリートの差動増幅器である前記（１）乃至（３）のいずれか１項に記載の電源装置。
（７）前記過負荷保護手段は、一端が前記電源入力側に接続され、他端が前記電圧制御手段の電流流入側に接続された電流検出抵抗と、電流流入側が前記電源入力側に接続され、電流流出側が前記差動増幅手段の前記出力電圧に比例した電圧の入力側に接続され、前記電流検出抵抗の電圧降下が閾値を越えたときにオン状態となるスイッチング素子とを有し、前記スイッチ素子がオン状態となったとき、前記差動増幅手段の前記出力電圧に比例する電圧の入力側に前記電源入力側の電圧を重畳する前記（１）乃至（６）のいずれか１項に記載の電源装置。

従来例のようにオン時間が固定されてしまっているために、負荷の増加に応じて発振周波数は上昇してしまい、出力電圧の低下ポイントが目的とする負荷変動範囲に対して任意に発振周波数を設定することができないという問題に対して、本発明によれば、主スイッチング素子のオン時間を独立に変化させることができるため任意の発振周波数に設定できる。また、設定したい負荷変動範囲内において出力電圧の低下を防止することができる。そのため、発振音，ノイズ等の観点から発振周波数を変更する必要が生じた場合にも自在に変更することが可能である。また、コストの観点からも比較的コスト比率の高いＭＯＳＦＥＴ等の定格を上げずに設計することが可能となる。

以下本発明を実施するための最良の形態を、実施例により詳しく説明する。

図１は実施例１である“チョッパ電源”の構成を示す回路図である。従来例と同じ機能である箇所には同符号を付与し、動作説明は省略することにする。本実施例における従来例との相違点は、チョークコイルＬ５１の回生を検知するダイオードＤ５１をツェナーダイオードＺＤ１１に変更している点である。

以下本実施例における動作について詳細に説明する。

ツェナーダイオードＺＤ１１のツェナー電圧（Ｖｚ）としては電源入力電圧である２４Ｖ（Ｖｉｎ）からコンパレータＩ５１の基準入力側の入力電圧（Ｖｒｅｆ）を引いた差分の電圧よりも小さく数値のものが選択される。すなわち下記（４）式を満足するように選択する。このツェナーダイオードＺＤ１１の動作であるが、コンパレータＩ５１の出力がＬＯＷになり、主スイッチング素子Ｑ５２がオン状態となったときはツェナーダイオードＺＤ１１のカソード端子には入力電圧である２４Ｖが印加され、アノード端子の電圧がコンパレータＩ５１の基準電圧入力側の電圧になっているため、ツェナーダイオードＺＤ１１は定電圧動作し、コンパレータＩ５１の基準電圧入力側の電圧が上昇する。このときの電圧は（４）式よりツェナー電圧が選択されていれば、ＶｉｎとＶｒｅｆとの電圧の間の電圧になる。

Ｖｚ＜Ｖｉｎ−Ｖｒｅｆ・・・・・（４）

すなわち、コンパレータＩ５１の基準入力側の電圧は上昇することになるので、主スイッチング素子Ｑ５２はオン状態を継続することになる。その後、主スイッチング素子Ｑ５２に流れる電流、すなわち電流検出抵抗Ｒ５１に流れるが増加していく。この電流値が過負荷保護手段用に設けられているＰＮＰトランジスタＱ５１の動作電圧（例えば０．７Ｖ）を越えると、ＰＮＰトランジスタＱ５１はオン状態となり、ＰＮＰトランジスタＱ５１の電流流出端子の電圧が上昇する。この上昇によりコンパレータＩ５１の非反転入力側の入力電圧が上昇することになるため、コンパレータＩ５１の出力が反転してＨＩＧＨとなり、主スイッチング素子Ｑ５１はオフ状態になる。このときチョークコイルＬ５１には主スイッチング素子Ｑ５２のオンによってエネルギーが蓄えられるため、チョークコイルＬ５１は回生ダイオードＤ５２を介して電流を流す。このときツェナーダイオードＺＤ１１のカソード電位は電源入力の低電位側の電圧（この場合ＧＮＤ）より回生ダイオードＤ５２の電圧降下分だけ低い電位になるため、ツェナーダイオードＺＤ１１は導通状態となり、コンパレータＩ５１の反転入力端子電圧は回生ダイオードＤ５２とツェナーダイオードＺＤ１１の電圧降下の差分電圧となる。すなわち回生ダイオードＤ５２の電圧降下が０．３Ｖ程度でツェナーダイオードＺＤ１１の電圧降下が０．７Ｖ程度だとすると反転入力端子電圧は−０．３Ｖ＋０．７Ｖ＝０．４Ｖとなる。従って回生ダイオードＤ５２が導通状態を維持している間はコンパレータＩ５１の出力はＨＩＧＨレベルを維持し、主スイッチング素子Ｑ５２はオフ状態を維持することになる。チョークコイルＬ５１の回生が終了し、回生ダイオードＤ５２が非導通状態となるとコンパレータＩ５１の反転入力端子電圧は上昇し、基準電圧となる。その後、基準電圧に比べてコンパレータＩ５１の非反転入力電圧が低下してくると、コンパレータＩ５１の出力はＬＯＷとなり、主スイッチング素子Ｑ５２は再びオン状態となる。

すなわち、出力電圧の低下により主スイッチング素子Ｑ５２はオン状態になるが、オフ状態に移行するタイミングについては過負荷保護手段として用いているＰＮＰトランジスタＱ５１のオン動作に依存していることになる。通常、負荷変動範囲を広げる場合、従来例にて述べたように、チョークコイルＬ５１のインダクタンス値を下げることで単位時間あたりにチョークコイルＬ５１に与えるエネルギーを大きくするが、従来例のようにオン時間が固定されてしまっている場合には発振周波数は上昇してしまい、出力電圧の低下ポイントがより負荷の低い方に移動してしまうのに対して、本実施例の場合には、チョークコイルＬ５１のインダクタンス値を下げたとしても、主スイッチング素子Ｑ５２のオン時間を電流検出抵抗Ｒ５１によって変化させることができるため任意の発振周波数に設定できる。また、設定したい負荷変動範囲内において出力電圧の低下を防止することができる。また、仮に出力電圧のリップル電圧を下げようとして、電解コンデンサＣ２２の容量を大きくしようとすると従来例では発振周波数が変動してしまったのに対して、本実施例では発振周波数を変動させることなく、出力電圧に発生するリップル電圧を独立に調整することが可能となる。

図４は、本実施例のチョッパ電源と従来例のチョッパ電源の実際の測定結果を示している。左側のグラフの横軸は負荷変動を縦軸は発振周波数を示している。また、右側のグラフの横軸は同じく負荷変動を縦軸は出力電圧を示している。いずれもチョークコイルは同一のものとしており、電流検出抵抗も同じである。発振周波数に関してみてみると、従来例では負荷変動範囲の間に最高周波数のポイントがあり、それ以上の負荷になると発振周波数が徐々に低下していくのに対して、本実施例では負荷変動範囲内にて発振周波数が負荷の増加に伴ってリニアに増加しているのがわかる。発振周波数の絶対値自身は従来例に比べて低くなっているが、これはチョークコイル，電流検出抵抗を調整することで上下させることが可能である。また、出力電圧の精度に関しては従来例では発振周波数が下がり始めるポイントから出力電圧が下がり始め、負荷の増加に応じて徐々に下がっていくのに対して、本実施例では出力電圧の低下は認められず、本実施例が出力電圧の低下にも有効であることが確認できる。

本実施例においては電圧設定手段ＺＤ１１にツェナーダイオードを用いた場合を示したが、本発明では同じ機能を有するものであればツェナーダイオードに限定したものではない。

図２は実施例２である、プッシュプル出力のオペアンプＩ２１を用いた“チョッパ電源”を示す回路図である。前記実施例１との違いはコンパレータＩ５１の代わりにオペアンプＩ２１を用いたところにあり、オペアンプＩ２１の出力端と主スイッチング素子Ｑ５２の制御端子に接続されている抵抗Ｒ５５との間にカップリング用のコンデンサＣ２１が接続されている。オペアンプＩ２１を用いたときの動作に関してもコンパレータＩ５１を用いたときと変わらないためここでの説明は省略する。

図３は、実施例３であるディスクリートの差動増幅器Ｉ３１を用いた“チョッパ電源”を示す回路図である。前記実施例１との違いはコンパレータＩ５１の代わりに差動増幅器Ｉ３１を用いたところにあり、差動増幅器Ｉ３１はトランジスタＱ３１及びトランジスタＱ３２を有し、トランジスタＱ３１とＱ３２の電流流出端子には抵抗Ｒ３１が接続され、抵抗Ｒ３１の他端はＧＮＤに接続されている。

差動増幅器Ｉ３１の反転入力端子はトランジスタＱ３２の制御端子に接続され、非反転入力端子はトランジスタＱ３１の制御端子に接続されている。トランジスタＱ３１の電流流入端子は抵抗Ｒ５５を介して主スイッチング素子Ｑ５２の制御端子に、トランジスタＱ３２の電流流入端子は抵抗を介さず、直接主スイッチング素子Ｑ５２の制御端子に接続されている。

本実施例の動作，効果は実施例１と同様なので、ここでの説明は省略する。

なお、チョッパ電源の構成を示す図１から図３においては一回路を例として示したが、例えば主スイッチング素子Ｑ５２をバイポーラトランジスタから構成する場合などの如く、適宜構成に変更を加えることが可能である。また、各実施例では基準電源をツェナーダイオードで作成したが、本発明は基準電圧の作成方法を本手段に限定したものではない。

実施例１の回路図実施例２の回路図実施例３の回路図実施例と従来例における、負荷電流と発振周波数及び出力電圧の特性図従来例の回路図

符号の説明

Ｉ５１オープンコレクタ出力コンパレータ
Ｉ２１プッシュプル出力オペアンプ
Ｉ３１差動増幅器
Ｑ５２主スイッチング素子
Ｌ５１チョークコイル
Ｄ５２回生ダイオード
ＺＤ１１ツェナーダイオード
Ｒ５１電流検出抵抗
Ｑ５１小信号トランジスタ

Claims

電源出力側に一端が接続されたインダクタと、
電源入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御するための電圧制御手段と、
前記電圧制御手段の電流流出側にカソードが接続され、アノードが電源入力及び電源出力の低電位側に接続される整流手段と、
前記出力電圧に比例した電圧と基準電圧が入力され、入力された前記出力電圧と前記基準電圧の比較結果に応じて前記電圧制御手段をオン状態またはオフ状態とする差動増幅手段と、
前記電圧制御手段を流れる電流が所定値を超えたとき、前記差動増幅手段によって前記電圧制御手段をオフ状態にして過負荷保護を行うために、前記差動増幅手段の２つの入力側のうち、前記出力電圧に比例した電圧の入力側に、前記電源入力側の電圧を重畳する過負荷保護手段と、
前記差動増幅手段の２つの入力側のうち、前記基準電圧の入力側と、前記電圧制御手段の電流流出側との間に接続され、前記電源出力側に接続される負荷に応じて前記基準電圧を変更する電圧設定手段とを備え、
前記電圧設定手段は、前記インダクタのエネルギーの蓄積時に前記差動増幅手段に入力される前記基準電圧を該基準電圧より高い電圧に上昇させ、前記インダクタのエネルギー放出時に前記差動増幅手段に入力される前記基準電圧を該基準電圧より低い電圧に低下させることを特徴とする電源装置。
前記インダクタは、一端が前記電圧制御手段の電流流出側に接続され、他端が前記電源出力側に接続されたコンデンサと前記差動増幅手段の前記出力電圧に比例した電圧の入力側に接続されたチョークコイルであり、
前記電圧設定手段は、アノードが前記差動増幅手段の前記基準電圧の入力側に接続され、カソードが前記電圧制御手段の電流流出側に接続されたツェナーダイオードであり、前記電圧制御手段は、電流流入側が前記電源入力側に接続され、電流流出側が前記インダクタに接続されるとともに、前記電圧設定手段のカソードに接続され、制御端子が前記差動増幅手段の出力側に直接あるいは抵抗を介してあるいはコンデンサを介して接続されたスイッチング素子であることを特徴とする請求項１に記載の電源装置。
前記ツェナーダイオードのツェナー電圧は、前記電源入力側の電圧と前記差動増幅手段の前記基準電圧の入力側に入力される前記基準電圧との差分電圧よりも小さいことを特徴とする請求項２に記載の電源装置。
前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電圧制御手段をオフ状態とし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電圧制御手段をオン状態とするコンパレータであることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電圧制御手段をオフ状態とし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電圧制御手段をオン状態とするオペアンプであることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧を上回った場合に前記電圧制御手段をオフ状態とし、前記出力電圧に比例した電圧が前記基準電圧を下回った場合に前記電圧制御手段をオン状態とするディスクリートの差動増幅器であることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
前記過負荷保護手段は、
一端が前記電源入力側に接続され、他端が前記電圧制御手段の電流流入側に接続された電流検出抵抗と、
電流流入側が前記電源入力側に接続され、電流流出側が前記差動増幅手段の前記出力電圧に比例した電圧の入力側に接続され、前記電流検出抵抗の電圧降下が閾値を越えたときにオン状態となるスイッチング素子とを有し、
前記スイッチ素子がオン状態となったとき、前記差動増幅手段の前記出力電圧に比例する電圧の入力側に前記電源入力側の電圧を重畳することを特徴とする請求項１乃至６のいずれか１項に記載の電源装置。