KR20130032844A - 집적 회로를 위한 적응형 바이어싱 - Google Patents

집적 회로를 위한 적응형 바이어싱 Download PDF

Info

Publication number
KR20130032844A
KR20130032844A KR1020120105437A KR20120105437A KR20130032844A KR 20130032844 A KR20130032844 A KR 20130032844A KR 1020120105437 A KR1020120105437 A KR 1020120105437A KR 20120105437 A KR20120105437 A KR 20120105437A KR 20130032844 A KR20130032844 A KR 20130032844A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
current
value
circuit
Prior art date
Application number
KR1020120105437A
Other languages
English (en)
Other versions
KR101472629B1 (ko
Inventor
유리 게크노키
미쉘 유에 장
밍밍 마오
Original Assignee
파워 인티그레이션즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워 인티그레이션즈, 인크. filed Critical 파워 인티그레이션즈, 인크.
Publication of KR20130032844A publication Critical patent/KR20130032844A/ko
Application granted granted Critical
Publication of KR101472629B1 publication Critical patent/KR101472629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

조정가능 바이어스 전류를 생성하는 방법 및 장치가 개시된다. 조정가능 바이어스 전류의 값은 전력 변환기의 실제 출력값과 원하는 출력값 사이의 차이를 나타내는 오류 신호에 부분적으로 기초하여 판단될 수 있다. 오류 신호가 하한 임계 전압 미만인 경우 조정가능 바이어스 전류가 제1 값으로 설정될 수 있다. 오류 신호가 상한 임계 전압 초과인 경우 조정가능 바이어스 전류는 더 높은 제2 값으로 설정될 수 있다. 오류 신호가 하한 임계 전압과 상한 임계 전압 사이에 있는 경우 조정가능 바이어스 전류는 오류 신호에 선형으로 변할 수 있다.

Description

집적 회로를 위한 적응형 바이어싱{ADAPTIVE BIASING FOR INTEGRATED CIRCUITS}
관련 특허출원에 대한 상호 참조
본 출원은 이와 함께 출원된 발명의 명칭이 "정전류 제한이 있는 제어기(Controller with Constant Current Limit)"(대리인 관리번호 제68660-2000500호)인 미국 특허출원 제______호에 관한 것이다.
기술분야
본 개시는 일반적으로 전력 변환기에 관한 것으로서, 더 구체적으로 전력 변환기를 위한 제어기에 관한 것이다.
전력 변환기는 수많은 전기 장치에 사용되어 교류(ac) 전원을 직류(dc) 전원으로 변환하는데 사용된다. 일반적으로, 이들 변환기는 온 상태 및 오프 상태 사이에서 전력 스위치를 스위칭하여 변환기의 출력으로 전송되는 전력량을 제어하는 제어기를 포함한다.
일부 장치에서, 제어기는 집적 회로 내에 포함될 수 있으며, 비교기(comparator), 연산 증폭기, 및 유사 회로들을 사용하여 다양한 기능을 수행할 수 있다. 일반적으로, 이들 아날로그 및 디지털 회로들은 바이어스 전류라고 지칭되는 전류 차이에 따라 동작한다. 바이어스 전류의 크기는 회로의 속도에 영향을 미친다. 예를 들어, 고속 비교기들은 통상적으로 높은 바이어스 전류를 요구하는 반면, 저속 비교기들은 통상적으로 낮은 바이어스 전류를 요구한다. 유사하게, 고대역 증폭기는 통상적으로 높은 바이어스 전류를 요구하는 반면, 저대역 증폭기는 통상적으로 낮은 바이어스 전류를 요구한다.
고부하(high load)에서는 고속 회로를 갖는 것이 바람직할 수 있는 반면, 저부하（low load）에서는 저속 회로가 수용될 수 있다. 종래의 전력 변환기는 통상적으로 고부하에서 요구되는 속도로 회로를 동작시키기에 충분한 크기를 갖는 정상 바이어스 전류(steady bias current)를 공급한다. 이 방법으로 바이어스 전류를 공급하는 것은 저부하 조건 및 고부하 조건 모두에서 충분한 속도로 회로가 동작하게 하지만, 낮은 전력 소비가 매우 중요한 저부하 조건에서는 전력이 낭비된다.
본 발명의 여러 실시예들의 이들 및 그 밖의 측면, 특징, 및 이점들은 다음의 첨부 도면들과 함께 제시되는 다음의 더 구체적인 설명으로부터 더 명확해질 것이다.
도 1은 예시적인 전력 변환기를 도시한 기능 블록도이다.
도 2는 본 발명의 일 실시예에 따른 예시적인 조정가능 바이어스 전류 생성기의 회로도이다.
도 3은 도 2의 예시적인 조정가능 바이어스 전류 생성기에서 조정가능 바이어스 전류와 오류 전압 사이의 관계를 도시한다.
도 4는 조정가능 바이어스 전류를 수신할 수 있는 예시적인 비교기의 회로도이다.
도 5는 본 발명의 일 실시예에 따른 조정가능 바이어스 전류 생성기를 포함하는 예시적인 전력 변환기를 도시한 기능 블록도이다.
도 6은 본 발명의 일 실시예에 따른 조정가능 바이어스 전류를 생성하는 예시적인 프로세스를 도시한 도면이다.
본 발명의 완전한 이해를 제공하기 위해 여러 특정 상세 설명들이 다음의 설명에 기재되어 있다. 그러나, 특정 상세 설명들은 본 발명을 실시하기 위해 반드시 채택될 필요가 없다는 것이 당업자에게 명백할 것이다. 다른 예시에서, 본 발명을 불명확하게 하는 것을 회피하기 위해 공지된 물질 또는 방법들은 상세히 설명하지 않았다.
"일 실시예", "하나의 실시예", "하나의 예시", 또는 "일례"에 대한 명세서에서의 참조는 실시예 또는 예시와 함께 설명되는 특별한 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 이에 따라, 본 명세서 전체에 걸쳐 임의의 위치에 있는 "하나의 실시예에서", "일 실시예에서", "하나의 예시", 또는 "일례"라는 구문의 등장은 반드시 전부 동일한 실시예 또는 예시를 지칭하는 것이 아니다. 또한, 특별한 특징, 구조, 또는 특성들은 하나 이상의 실시예 또는 예시들에서 임의의 적합한 조합 및/또는 서브조합으로 결합될 수도 있다. 특별한 특징, 구조, 또는 특성은 집적 회로, 전자 회로, 조합 논리 회로, 또는 설명된 기능성을 제공하는 다른 적합한 컴포넌트들에 포함될 수 있다. 또한, 여기에 함께 제공되는 도면들은 당업자에게 설명하기 위한 것으로서, 이 도면들이 반드시 일정한 비율로 그려진 것이 아니라는 점이 이해된다.
이하 설명되는 다양한 실시예들에서, 조정가능 바이어스 전류 생성기는 전력 변환기의 실제 출력값과 원하는 출력값 사이의 차이를 나타내는 오류 신호에 부분적으로 기초한 전류를 갖는 조정가능 바이어스 전류를 생성할 수 있다. 바이어스 전류 생성기는 오류 신호가 하한 임계 전압보다 작은 경우 조정가능 바이어스 전류가 제1 값으로 설정될 수 있도록 구성될 수 있다. 바이어스 전류 생성기는 오류 신호가 상한 임계 전압보다 큰 경우 조정가능 바이어스 전류가 더 높은 제2 값으로 설정될 수 있도록 더 구성될 수 있다. 바이어스 전류 생성기는 오류 신호가 하한 임계 전압과 상한 임계 전압 사이인 경우 조정가능 바이어스 전류는 오류 신호에 비례하여 변할 수 있도록 더 구성될 수 있다.
도 1은 회로를 가진 제어기(170)를 사용하여 조정가능 바이어스 전류를 생성하도록 제어될 수 있는 예시적인 전력 변환기(100)를 도시한 기능 블록도이다. 전력 변환기(100)는 제어기(170)를 사용하여 제어될 수 있는 변환기의 일반적인 예로서 제공된다. 특정 실시예가 이하 설명되는데, 이들로 제한되는 것은 아니지만 플라이백(flyback), 포워드(forward), 벅(buck), 부스트 토폴로지(boost topology) 등의 다른 타입의 전력 변환기 토폴로지(topology)를 갖는 전력 변환기들이 본 발명의 교시로부터 이득을 볼 수도 있음을 이해해야 한다.
예시된 실시예에서, 전력 변환기(100)는 미조절(unregulated) dc 입력 전압(VIN)(105)으로부터 부하(145)로 조절된 dc 출력 전압(VO)(140)을 제공하는 dc-dc 변환기(110)를 포함한다. 도 1의 예시에서, 입력 전압(VIN)(105)은 입력 리턴(195)에 비해 양(positive)이며, 출력 전압(VO)(140)은 출력 리턴(150)에 비해 양이다. 일부 예시에서 입력 리턴(195)은 출력 리턴(150)과 결합되어 있을 수 있으며, 다른 예시에서 입력 리턴(195)은 출력 리턴(150)과 분리되어 있을 수 있다. 일부 실시예에서, dc-dc 변환기(110)는 에너지 전달 소자(125)를 통한 에너지 전달을 제어하도록 스위칭되는 모스 전계 효과 트랜지스터(metal oxide semiconductor field effect transistor (MOSFET)) 등의 스위치(120)를 포함한다. 구체적으로, 스위치(120)는 온 상태(스위치가 전류를 전도하도록 허용)와 오프 상태(스위치가 전류를 전도하지 못하게 차단) 사이의 스위칭에 의해 에너지 전달 소자(125)의 1차 권선에서의 전류(ISW)(115)의 양을 제어함으로써 에너지 전달 소자(125)의 출력 권선으로 전달된 전력량을 제어하는데 사용될 수 있다. dc-dc 변환기(110)는 출력 전압(VO)(140)을 필터링하는 출력 커패시터(130)를 더 포함한다. dc-dc 변환기(110)는 스위치(120) 양단의 최대 전압을 제한하기 위한 클램프 회로（clamp circuitry)(미도시), 피드백 신호(UFB)(165)를 생성하기 위한 피드백 회로(미도시), 또는 당업자가 특정 애플리케이션을 위해 정렬 방법을 알고 있는 다른 회로 소자들을 더 포함할 수 있다.
일부 예시에서, 전력 변환기(100)는 대신에, 미조절 ac 입력 전압을 수신할 수 있으며, ac 입력 전압을 정류하여 미조절 dc 입력 전압(VIN)(105)을 생성하기 위한 브릿지 정류기(미도시)를 포함할 수도 있다.
전력 변환기(100)는 스위치(120)의 스위칭 이벤트를 선택적으로 스케줄링함으로써 출력 전압(VOUT)(140), 출력 전류(IO)(135), 또는 이들의 조합을 제어하는 제어기(170)를 더 포함한다. 구체적으로, 제어기(170)는 주기(TS)를 갖는 구동 신호(UD)(155)를 스위치(120)의 게이트 또는 제어 단자에 전송함으로써 스위칭 이벤트를 개시하도록 구성될 수 있다. 구동 신호(UD)(155)에 응답하여, 스위치(120)는 온 상태 또는 오프 상태로 될 수 있다. 제어기(170)는 스위칭 이벤트들의 특성들(예를 들어, 주파수, 지속시간(duration) 등)을 조정하여 전력 변환기(100)의 출력에 전달되는 전력량을 제어할 수 있다. 스위칭 이벤트의 특성들은 스위치 전류(ISW)(115)를 나타내는 전류 감지(160), 출력 전압(VO)(140), 출력 전류(IO)(135), 또는 이들의 조합을 대표할 수 있는 피드백 신호(UFB)(165) 등의 다양한 신호들에 응답하여 조정될 수 있다.
제어기(170)는 원하는 출력(예를 들어, 출력 전압(VO)(140))을 나타내는 기준 신호(UREF)(180)와 피드백 신호(UFB)(165)를 비교하여, 실제 출력 전압과 원하는 출력 전압(예를 들어, 출력 전압(VO)(140)) 사이의 차이를 나타내는 오류 신호(UERROR)(190)를 생성하는 증폭기(185)를 더 포함할 수 있다. 일 실시예에서, 증폭기(185)는 기준 신호(UREF)(180)와 피드백 신호(UFB)(165) 사이의 차이를 통합하는 적분기를 포함한다. 다른 예시에서, 증폭기(185)는 적분기뿐 아니라 당업계에 공지된 바와 같이 입력 전압(VIN)(105)과 출력 전류(IO)(135)의 변화에 응답하여 전원의 안정성 및 거동의 원하는 특성들을 제공하는 미분기를 포함할 수 있다. 제어기(170)는 전류 감지(160) 신호를 수신하고 구동 신호(UD)(155)를 생성하는 제어 회로(175)를 더 포함할 수 있다. 일부 예시에서 제어기(170)는 집적 회로로서 구현될 수 있다. 다른 예시에서, 제어기(170) 및 스위치(120)는 하이브리드(hybrid) 또는 모놀리식(monolithic) 집적 회로로서 제조된 집적 제어 회로의 일부를 형성할 수 있다.
도 2는 예시적인 조정가능 바이어스 전류 생성기(200)의 회로도를 도시한다. 바이어스 전류 생성기(200)는 전력 변환기의 실제 출력과 원하는 출력 사이의 차이를 나타내는 오류 신호의 전압에 기초하여 변하는 값을 가진 조정가능 바이어스 전류를 생성하도록 구성된다. 오류 신호는 전압 변환기에 부착된 부하를 대표할 수도 있다. 이에 따라, 조정가능 바이어스 전류는 대형 부하를 위한 큰 값 및 소형 부하를 위한 작은 값을 가질 수 있다. 결과적으로, 저부하 조건에서 더 낮은 전력이 소비될 수 있다. 조정가능 바이어스 전류 생성기(200)는 도 1에 도시된 제어기(170)와 동일 또는 유사한 제어기와 분리되거나, 이들에 부분적으로 포함되거나, 또는 완전히 포함될 수 있다.
조정가능 바이어스 전류 생성기(200)는 공급 전압(VSUPPLY)(204), 전류원(206), 연산 증폭기(216 및 234), 트랜지스터(208, 210, 218, 220, 222, 230, 및 232), 및 저항기(228)를 포함한다. 각각 트랜지스터(218 및 230)를 갖는 연산 증폭기(216 및 234)는 전압 팔로워(voltage follower)로서 구성되어, 각 증폭기의 반전 입력에서의 전압이 비반전 입력에서의 전압과 실질적으로 동일하게 된다. 도시된 예시에서, 조정가능 바이어스 전류 생성기(200)는 고정　기준　전류(constant reference current)(214)를 생성하기 위해 전류원(206) 및 트랜지스터(208 및 210)를 포함하는 기준 전류 회로를 포함한다. 일부 예시에서, 전류원(206)은 다이오드 연결된 트랜지스터(208)를 통해 전도될 수 있는 상수 값(IREF)을 갖는 정전류(212)를 생성한다. 트랜지스터(210)의 게이트는 트랜지스터(208)의 게이트에 결합되며, 이로써 트랜지스터(210)가 전류 미러(current mirror)로서 트랜지스터(208)에 결합된다. 트랜지스터(210)의 채널 길이에 대한 채널 폭의 비는 트랜지스터(208)의 채널 길이에 대한 채널 폭의 비와 동일하거나 적어도 실질적으로 동일할 수 있다. 이에 따라, 트랜지스터(210)는 전류원(206)에 의해 생성된 정전류(212)와 동일하거나 적어도 실질적으로 동일한 고정　기준　전류(214)를 전도할 수도 있다. 전류원(206)에 의해 생성된 정전류(212)와 기준 전류(214)가 실질적으로 동일해지도록 하는 크기(dimensions)를 트랜지스터(208 및 210)가 가질 필요가 없다는 점은 당업자에 의해 이해될 것이다. 트랜지스터(208 및 210)는 기준 전류(214)가 전류(212)의 임의의 대다수 또는 임의의 일부가 되도록 선택될 수 있으며, 바이어스 전류 생성기(200) 내의 다른 컴포넌트들의 값은 본 발명의 교시에 따라 원하는 거동을 성취하기 위해 적절히 조정될 수 있다.
바이어스 전류 생성기(200)는 트랜지스터(218, 230, 및 232), 연산 증폭기(216 및 234), 및 저항기(228)를 포함하는 비교 회로를 더 포함한다. 일부 실시예에서, 비교 회로는 오류 전압(VERROR)(202)(오류 신호(UERROR)(190)의 일례) 및 기준 신호(VLREF)(236) 사이의 차이에 기초하여 조정가능 기준 전류(240)를 생성한다. 도시된 예시에서, 트랜지스터(232)의 게이트는 트랜지스터(208)의 게이트에 결합되며, 이로써 트랜지스터(232) 및 트랜지스터(208)가 전류 미러로서 결합된다. 그러나, 트랜지스터(210)와 달리, 트랜지스터(232)의 채널 길이에 대한 채널 폭의 비는 트랜지스터(208)의 채널 길이에 대한 채널 폭의 비의 "N"배일 수 있다. 이에 따라, 트랜지스터(232)는 (N × IREF)와 동일한 전류(238)를 전도할 수 있다.
트랜지스터(232)의 전류가 트랜지스터(230), 저항기(228), 및 트랜지스터(218)의 전류와 동일하도록 트랜지스터(232)는 또한 저항기(228), 트랜지스터(230), 및 트랜지스터(218)에 결합된다. 트랜지스터(230 및 218)의 게이트는 연산 증폭기(234 및 216)의 출력에 각각 결합된다. 연산 증폭기(216)는 오류 신호(UERROR)(190)를 나타내는 전압일 수 있는 오류 전압(VERROR)(202)을 비반전 입력 단자에서 수신하며, 반전 입력 단자에서 저항기(228)의 제1단에 결합된다. 연산 증폭기(234)는 오류 전압(VERROR)(202)을 위한 하한 임계치를 나타내는 기준 저압(VLREF)(236)을 반전 입력 단자에서 수신하고, 비반전 입력 단자에서 저항기(228)의 제2단에 결합된다. 이러한 방식으로 전압 팔로워로서 결합되는 경우, VERROR(202)가 VLREF(236)보다 크고, VLREF + (N × IREF × R)보다 작으면, 연산 증폭기(216 및 234)는 트랜지스터(232)에서 (VERROR - VLREF)/(R)와 동일한 값(IADJ)을 갖는 전류(240)를 강제한다. 그러나, 트랜지스터(232)의 채널 길이에 대한 채널 폭의 비가 트랜지스터(208)의 채널 길이에 대한 채널 폭의 비의 "N"배이기 때문에, 전류(240)의 최대값(IADJ)은 (N × IREF)와 동일하다. 따라서, VERROR(202)가 VLREF + (N × IREF × R)보다 큰 경우, 연산 증폭기(234) 및 트랜지스터(230)는 연산 증폭기(234)의 비반전 입력에서의 전압을 값(VLREF)(236)으로 유지할 수 없다. 그 결과, 저항기(228)의 전류(IADJ)(240)는 VLREF + (N × IREF × R)보다 큰 VERROR(202)의 값에 대해 일정하게 유지된다. 추가적으로, VERROR(202)이 기준 전압(VLREF)(236)보다 작은 경우, 연산 증폭기(216) 및 트랜지스터(218)는 전류를 저항기(228)로 전도할 수 없으며, 따라서 트랜지스터(232)는 실질적으로 전류를 전도하지 않는다.
일부 예시에서, N은 3 이상일 수 있다. 그러나, 바이어스 전류(226)의 원하는 최대값 및 기준 전류(IREF)에 따라 다른 값이 사용될 수도 있다는 점이 이해되어야 한다. 또한, 저항기(228)의 저항(R)은 원하는 바이어스 전류(226)의 양 및 이용가능 전압(예를 들어, VSUPPLY(204))에 기초하여 선택될 수 있다. 다른 실시예에서, 저항기(228)는 온도 독립적 저항기(temperature independent resistor)를 포함할 수 있다.
바이어스 전류 생성기(200)는 트랜지스터(220 및 222)를 포함하는 출력 회로를 더 포함한다. 일부 실시예에서, 출력 회로는 기준 전류 회로에 의해 생성된 고정　기준　전류(214) 및 비교 회로에 의해 생성된 조정가능 기준 전류(240)에 적어도 부분적으로 기초하여 조정가능 바이어스 전류(226)를 출력할 수 있다. 도시된 예시에서, 다이오드 연결된 트랜지스터(220)는 전원 전압(VSUPPLY)(204), 트랜지스터(210), 트랜지스터(218), 및 트랜지스터(222)에 결합된다. 이러한 방법으로, 트랜지스터(220)의 전류는 트랜지스터(210)의 전류(전류(214))에 트랜지스터(218), 트랜지스터(230), 저항기(228), 및 트랜지스터(232)의 전류(전류(240))와 동일하다. 앞서 설명한 바와 같이, 트랜지스터(210)의 전류(214)는 고정　기준　전류(IREF)와 동일한 상수 값을 가지며, 트랜지스터(218), 트랜지스터(230), 저항기(228), 및 트랜지스터(232)의 전류(240)는 0과 (N × IREF) 사이의 조정가능 값(IADJ)을 가질 수 있다. 이에 따라, 트랜지스터(220)의 전류는 IREF와 (IREF + (N × IREF) 암페어(A) 사이의 범위를 갖는다.
출력 회로에서, 트랜지스터(222)의 게이트는 트랜지스터(220)의 게이트와 결합되어 있으며, 이로써 트랜지스터(222)가 트랜지스터(220)에 전류 미러로서 결합된다. 트랜지스터(222)의 채널 크기(channel dimension)는 트랜지스터(220)의 채널 크기와 동일하거나 적어도 실질적으로 동일할 수 있다. 이에 따라, 트랜지스터(222)는 트랜지스터(220)의 전류와 동일하거나 적어도 실질적으로 동일한(예를 들어, 5% 이하) 값(IBIAS)을 갖는 조정가능 바이어스 전류(226)를 출력할 수 있다. 도 2의 예시에서, 트랜지스터(220 및 222)의 게이트는 입력 리턴(195)에 대한 전압(VGBIAS)을 갖는다. 당업자는 조정가능 바이어스 전류(226)가 트랜지스터(220)의 전류와 실질적으로 동일하도록 하는 크기를 트랜지스터(220 및 222)가 가질 필요가 없다는 점을 이해할 것이다. 트랜지스터(220 및 222)는 바이어스 전류(226)가 트랜지스터(220)의 전류의 임의의 대부분 또는 임의의 일부분으로서 본 발명의 교시에 따라 원하는 거동을 획득하도록 선택될 수 있다.
도 3은 오류 전압(VERROR)(202) 및 조정가능 바이어스 전류(226) 사이의 관계를 나타내는 예시적인 그래프를 도시한다. 도 3에 도시된 바와 같이, 오류 신호(UERROR)(190)의 오류 전압(VERROR)(202)이 기준 전압(VLREF)(236)보다 작거나 동일한 경우, 바이어스 전류(226)는 최소 전류 한도(IMIN)(340)와 동일하다. 도 2를 다시 참조하면, 오류 전압(VERROR)(202)이 기준 전압(VLREF)(236)보다 작거나 동일한 경우, 전류(240)의 값(IADJ)은 0이거나, 실질적으로 0과 동일하다. 그 결과, 오류 전압(VERROR)(202)이 기준 전압(VLREF)(236)보다 작거나 동일한 경우, 트랜지스터(220)의 전류 및 이에 따른 트랜지스터(222)의 바이어스 전류(226)는 IREF(트랜지스터(210)의 고정 기준 전류(214))와 동일하다.
오류 전압(VERROR)(202)이 기준 전압(VLREF)(236)과 상한 임계 전압(VH)(360) 사이에 있는 경우, 조정가능 바이어스 전류(226)가 오류 전압(VERROR)(202)에 비례하여(1/R의 기울기(380)) 변한다. 다시 도 2를 참조하면, 오류 전압(VERROR)(202)이 기준 전압(VLREF)(236)보다 증가함에 따라 트랜지스터(218), 트랜지스터(230), 저항기(228), 및 트랜지스터(232)는 값(IADJ)을 갖는 전류(240)를 전도한다. 저항기(228)가 상수 값을 갖기 때문에 값(IADJ)을 갖는 전류(240)는 선형으로 증가한다. 그 결과, 오류 전압(VERROR)(202)이 기준 전압(VLREF)(236)과 상한 임계 전압(VH)(360) 사이에 있는 경우, 트랜지스터(220)의 전류 및 이에 따른 트랜지스터(222)의 바이어스 전류(226)는 IREF(트랜지스터(210)의 고정　기준　전류(214))에 값(IADJ)을 갖고 선형으로 증가하는 전류(240)를 더한 것과 동일하다.
도 3에 도시된 바와 같이, 오류 전압(VERROR)(202)이 상한 임계 전압(VH)(360)보다 크거나 동일한 경우, 바이어스 전류(226)는 최대 전류 한도(IMAX)(320)(IREF + IADJ)와 동일하다. 상한 임계 전압(VH)(360)은 값(IADJ)을 갖는 전류(240)가 자신의 최대값에 도달하게 하는 오류 전압(VERROR)(202)의 값에 대응한다. 도 2를 다시 참조하여 앞서 설명한 바와 같이, 오류 전압(VERROR)(202)이 기준 전압(VLREF)(236)보다 높이 증가하면 바이어스 전류(226)는 선형으로 증가한다. 그러나, 오류 전압(VERROR)(202)이 상한 임계 전압(VH)(360)까지 증가하면 전류(240)는 자신의 최대값인 (N × IREF)에 도달하고 VH(360)보다 큰 오류 전압(VERROR)(202)의 값에 대하여 일정하게 또는 적어도 실질적 일정하게 유지된다. VH(360)보다 큰 오류 전압(VERROR(202))의 값들의 경우, 연산 증폭기(234) 및 트랜지스터(230)는 연산 증폭기(234)의 비반전 입력에서의 전압을 제어할 수 없으며, 저항기(228)의 전류는 트랜지스터(232)의 미러링된 기준 전류(mirrored reference current)에 의해서만 판단된다. 그 결과, 오류 전압(VERROR)(202)이 상한 임계 전압(VH)(360)보다 큰 경우, 트랜지스터(220)의 전류 및 이에 따른 트랜지스터(222)의 바이어스 전류(226)는 기준 전류(IREF)(트랜지스터(210)의 고정　기준　전류(214))에 전류(240)의 최대값(N × IREF)을 더한 것과 동일하다.
앞서 설명한 바와 같이, 오류 신호(UERROR)(190)의 오류 전압(VERROR)(202)은 전력 변환기에 부착된 부하에 따라 변할 수 있다. 그 결과, 조정가능 바이어스 전류(226)는 부하(및 오류 신호(UERROR)(190)의 오류 전압(VERROR)(202))가 증가함에 따라 증가할 수 있으며, 조정가능 바이어스 전류(226)는 부하(및 오류 신호(UERROR)(190)의 오류 전압(VERROR)(202))가 감소함에 따라 감소할 수 있다. 이와 같이, 더 적은 전류가 필요한 경우 더 낮은 바이어스 전류를 제공함으로써 전력을 절감할 수 있다.
앞서 설명한 바와 같이, 바이어스 전류 생성기(200)에 의해 생성된 조정가능 바이어스 전류(226)는 비교기, 연산 증폭기, 및 다양한 기능을 수행하는 유사 회로들에 의해 사용될 수 있다. 예를 들어, 도 4는 바이어스 전류(226)를 수신할 수 있으며, 제어기(170)와 동일 또는 유사한 제어기에 포함될 수 있는 예시 비교기(400)에 대한 회로도를 도시한다. 비교기(400)는 트랜지스터(405, 420, 425, 430, 435, 440, 445, 450, 455, 460, 465, 및 470)를 포함한다. 비교기(400)는 슈미트 인버터(Schmitt inverter)(475) 및 인버터(415 및 480)를 더 포함한다.
도 4에 도시된 바와 같이, 비교기(400)는 도 2에 도시된 조정가능 바이어스 전류 생성기(200)의 트랜지스터(222)로부터 바이어스 전류(226)를 수신한다. 트랜지스터(405)의 바이어스 전류(226)는 트랜지스터(455 및 470)에 미러링된다. 비교기(400)는 트랜지스터(445)의 게이트에서 반전 입력(VINN)을 수신하며, 트랜지스터(450)의 게이트에서 비반전 입력(VINP)을 수신한다. 트랜지스터(455)가 값이 IBIAS인 정전류(490)를 유지하기 때문에, 트랜지스터(445 및 450)의 전류들의 합 또한 일정하다. 이에 따라, 입력(VINN 및 VINP)은 트랜지스터(445 및 450)의 상대적인 전류량을 각각 제어한다. 예를 들어, 비반전 입력(VINP)이 반전 입력(VINN)보다 큰 경우, 트랜지스터(450)의 전류는 트랜지스터(445)의 전류보다 크다. 그 결과, 트랜지스터(440)의 드레인-소스 전압이 높으며, 이로써 트랜지스터(430)의 게이트에서의 전압을 낮게 끌어 내린다. 이는 트랜지스터(430)의 드레인-소스 전압을 감소시키며, 이로써 슈미트 인버터(475)의 입력에서의 전압을 높게 끌어 올린다. 따라서, 슈미트 인버터(475)의 전압 출력은 낮은 값을 갖는다. 인버터(480)는 슈미트 인버터(475)에 의해 출력된 낮은 전압을 높은 값으로 반전시킨다.
반대로, 비반전 입력(VINP)이 반전 입력(VINN)보다 작은 경우, 트랜지스터(450)의 전류는 트랜지스터(445)의 전류보다 작다. 그 결과, 트랜지스터(440)의 드레인-소스 전압이 낮으며, 이로써 트랜지스터(430)의 게이트에서의 전압을 높게 끌어 올린다. 이는 트랜지스터(430)의 드레인-소스 전압을 증가시키며, 이로써 슈미트 인버터(475)의 입력에서의 전압을 낮게 끌어 내린다. 따라서, 슈미트 인버터(475)의 전압 출력은 높은 값을 갖는다. 인버터(480)는 슈미트 인버터(475)에 의해 출력된 높은 전압을 낮은 값으로 반전시킨다.
도 4에 도시된 예시에서, 비교기(400)는 옵션으로 셧다운 회로(shutdown circuitry)를 포함한다. 구체적으로, 비교기(400)는 셧다운 신호(VSD)(410)를 트랜지스터(460)의 게이트, 트랜지스터(465)의 게이트, 및 인버터(415)의 입력에서 수신한다. 셧다운 신호(VSD)(410)가 어서트(assert)되지 않은 경우(낮은 값), 트랜지스터(460, 465, 420, 및 425)는 오프 상태로 스위칭되며, 이로써 비교기는 앞서 설명한 바와 같이 정상적으로 동작할 수 있다. 그러나, 셧다운 신호(VSD)(410)가 어서트된 경우(높은 값), 트랜지스터(420, 425, 460, 및 465)는 온 상태로 스위칭되며, 이로써 슈미트 인버터(475)의 입력에서의 전압을 끌어내린다. 그 결과, 출력(485) 또한 낮춰진다.
비교기(400)에 대한 특정한 예시가 앞서 제공되었지만, 조정가능 바이어스 전류(226)가 다른 공지된 토폴로지 및 구성을 갖는 비교기, 연산 증폭기, 및 다른 유사 회로들에 유사하게 공급될 수 있다는 점이 당업자에 의해 이해되어야 한다.
도 5는 앞서 설명한 바와 동일 또는 유사한 조정가능 바이어스 전류 생성기를 갖는 제어기와 함께 사용될 수 있는 예시적인 플라이백 변환기(500)를 도시한다. 전력 변환기(500)는 입력 전압(VIN)(105)을 수신하고 출력 전압(VO)(140) 및 출력 전류(IO)(135)를 출력하도록 구성된다.
전력 변환기(500)는 바이어스 권선(540)을 포함하여 출력 전압(VO)(140)을 감지한다는 점을 제외하고, 전력 변환기(100)와 유사하다. 구체적으로, 전력 변환기(500)는 1차 권선(515), 2차 권선(520), 및 바이어스 권선(540)을 갖는 결합된 인덕터(coupled inductor)를 포함하는 에너지 전달 소자(T1)를 포함한다. 에너지 전달 소자(T1)는 전력 변환기(500)의 입력측과 출력측 사이의 갈바니 절연(galvanic isolation)을 제공하여 입력측과 출력측 사이의 dc 전류를 방지한다. 입력 리턴(195)은 통상적으로 전력 변환기(500)의 "입력측"에 있다고 지칭되는 회로에 전기적으로 결합된다. 유사하게, 입력 리턴(195)으로부터 절연 및 이격될 수 있는 출력 리턴(150)은 통상적으로 전력 변환기(500)의 "출력측"에 있다고 지칭되는 회로에 전기적으로 결합된다. 전력 변환기(500)는 클램프 회로(505)를 더 포함하여 스위치(120) 양단의 최대 전압을 제한한다.
전력 변환기(500)는 에너지 전달 소자(T1)의 1차 권선(515)에 결합된 스위치(120)를 더 포함으로써, 동작 중에, 스위치(120)가 온 상태이면 에너지 전달 소자(T1)가 전류(ISW)(115)를 이용하여 에너지를 전달하고, 스위치(120)가 오프 상태로 스위칭되면 에너지 전달 소자(T1)가 전력 변환기(500)의 출력으로 에너지를 전달하도록 한다. 스위치(120)는 모스 전계 효과 트랜지스터(MOSFET), 양극성 접합 트랜지스터(bipolar junction transistor (BJT)), 임의의 다른 트랜지스터와 같은 트랜지스터, 또는 제어 신호에 의해 턴온되고 턴오프될 수 있는 임의의 다른 스위치를 포함할 수 있다.
전력 변환기(500)는 구동 신호(UD)(155)를 사용하여 스위치(120)를 제어하도록 구성된 제어기(565)를 더 포함한다. 제어기(565)에 의해 출력된 구동 신호(UD)(155)는 스위치(120)의 게이트 또는 제어 단자에 결합될 수 있고, 스위치(120)가 온 상태와 오프 상태 사이에서 스위칭하게 하여 에너지 전달 소자(T1)의 1차 권선(515)에서 스위치 전류(ISW)(115)의 양을 제어할 수 있으며, 이로써 에너지 전달 소자(T1)의 출력 권선(525)에 전달되는 전력량을 제어할 수 있다. 제어기(565)는 스위칭 이벤트들의 특성들(예를 들어, 주파수, 지속시간(duration) 등)을 조정하여 전력 변환기(500)의 출력에 전달되는 전력량을 제어할 수 있다. 스위칭 이벤트의 특성들은 스위치 전류(ISW)(115)를 나타내는 전류 감지(160), 출력 전압(VO)(140) 및 입력 전압(VIN)(105)를 나타내는 전압 감지(VSENSE)(555) 등의 다양한 신호들에 응답하여 조정될 수 있다. 전력 변환기(500)의 출력은 다이오드(D1)(525)에 의해 정류되고 커패시터(C1)(530)에 의해 필터링되어 출력 전압(VO)(140) 및 출력 전류(IO)(135)를 생산할 수 있다.
도 5에 도시된 바와 같이, 감지 회로(550)의 바이어스 권선(540)은 전압 감지(VSENSE)(555)를 제어기(565)에 전송함으로써 1차 피드백을 제공하는 데 적응되며, 이로써 전력 변환기(500)의 입력측으로부터 입력 전압(VIN)(105) 및 출력 전압(VO)(140)을 간접적으로 감지할 수 있다. 스위치(120)의 온 시간(ON-time) 동안, 바이어스 권선(540)은 입력 전압(VIN)(105)을 나타내는 전압(VB)(545)을 생산한다. 스위치(120)의 오프 시간(OFF-time) 동안, 전압 감지(VSENSE)(555)의 전압(VB)(545)이 출력 전압(VO)(140)과 등가이거나 스케일링된 버전일 수 있다. 에너지 전달 소자(T1)에서의 자기 결합(magnetic coupling)으로 인해, 스위치(120)가 오프 상태로 스위칭된 후, 에너지가 출력 권선(525) 및 바이어스 권선(540)에 전달된다. 또한, 자기 결합은 바이어스 권선(540) 양단에 유도된 전압이 실질적으로 2차 권선(520) 양단의 전압에 비례하게 한다. 다이오드(D1)(525)가 전도하는 동안 출력 권선(525) 양단의 전압이 출력 전압(VO)(140)보다 큰 단지 약 0.7V(다이오드 순방향 전압 강하)이기 때문에, 스위치(120)의 오프 상태 동안에 에너지가 전달되는 경우 바이어스 전압(VB)(545)은 출력 전압(VO)(140)을 나타내는 전압까지 증가한다. 다시 말하면, 제어기(565)는 전압 감지(VSENSE)(555)를 사용하여, 감지된 출력 전압을 원하는 출력 전압을 나타내는 원하는 전압으로 조절할 수 있다. 예를 들어, 출력 전압(VO)(140)을 약 5V로 간접적으로 조절하기 위해 바이어스 전압 VB(545)의 양의 부분(positive portion)이 약 10V로 조절될 수 있다.
일부 실시예에서, 제어기(565)는 전압 감지(VSENSE)(555)를 수신하고 피드백 신호(UFB)(165)를 생성하는 신호 분리기 회로(560)를 포함한다. 제어기(565)는 출력 전압(VO)(140)을 나타내는 피드백 신호(UFB)(165)와 원하는 출력 전압을 나타내는 기준 신호(UREF)(180) 사이의 차이를 증폭하는 증폭기(185)를 더 포함하여 원하는 출력 전압과 실제 출력 전압 사이의 차이를 나타내는 오류 신호(UERROR)(190)를 생성한다. 제어기(565)는 오류 신호(UERROR)(190) 및 전류 감지(160)에 적어도 부분적으로 기초하여 구동 신호(UD)(155)를 생성하는 제어 회로(175)를 더 포함한다.
일부 예시에서, 제어기(565)의 제어 회로(175)는 도 2의 바이어스 전류 생성기(200)와 동일 또는 유사한 바이어스 전류 생성기를 포함할 수 있다. 바이어스 전류 생성기는 증폭기(185)에 의해 출력된 오류 신호(UERROR)(190)를 사용하여 도 2 및 도 3에 관해 앞서 설명된 조정가능 바이어스 전류를 생성할 수 있다. 조정가능 바이어스 전류는 저부하 조건 및 고부하 조건 동안 비교기, 연산 증폭기, 및 다른 유사 회로들을 효율적으로 동작시키는데 사용될 수 있다.
일부 예시에서 제어기(565)는 집적 회로로서 구현될 수 있다. 다른 예시에서, 제어기(565) 및 스위치(120)는 하이브리드(hybrid) 또는 모놀리식(monolithic) 집적 회로로서 제조된 집적 제어 회로의 일부를 형성할 수 있다.
특정 플라이백 변환기가 앞서 제공되었지만, 조정가능 바이어스 전류 생성기를 갖는 제어기가, 이들로 제한되는 것은 아니지만 포워드, 벅, 부스트 토폴로지 등 다른 타입의 전력 변환기 토폴로지를 갖는 다른 전력 변환기 시스템에 사용될 수 있다는 점이 이해되어야 한다.
도 6을 참조하면, 조정가능 바이어스 전류를 생성하는 예시 프로세스(600)가 도시된다. 일부 예시에서, 조정가능 바이어스 전류가 비교기, 연산 증폭기, 또는 다른 유사 회로에 공급될 수 있다. 프로세스(600)는 블록(605)에서 시작되며 블록(610)으로 진행되는데, 전력 변환기의 출력이 감지된다. 예를 들어, 바이어스 권선(540)과 동일하거나 유사한 바이어스 권선을 사용하여 전력 변환기의 출력 전압을 나타내는 신호가 감지될 수 있다. 다른 예시에서, 출력을 감지하는 다른 기법들이 사용될 수 있다.
블록(615)에서, 감지된 출력이 기준과 비교될 수 있다. 예를 들어, 출력 변환기의 출력을 나타내는 감지된 출력(예를 들어, 전압 감지(VSENSE)(555))을 전력 변환기의 원하는 출력을 나타내는 기준(예를 들어, 피드백 기준 신호(UREF)(180))과 비교하는데 증폭기(185)와 동일하거나 유사한 증폭기가 사용될 수 있다.
블록(620)에서, 오류 신호가 생성될 수 있다. 예를 들어, 원하는 출력값(예를 들어, 기준 신호(UREF)(180))와 실제 출력값(예를 들어, 전압 감지(VSENSE)(555)) 사이의 차이를 나타내는 오류 신호(예를 들어, 오류 신호(UERROR)(190))를 생성하는데 증폭기(185)와 동일하거나 유사한 증폭기가 사용될 수 있다.
블록(625)에서, 오류 신호가 하한 임계값보다 작은지 여부를 판단할 수 있다. 예를 들어, 기준 전압(VLREF)(236)과 같은 하한 임계값과 오류 신호(예를 들어, 오류 신호(UERROR)(190)의 전압(VERROR)(202))을 비교하는데 조정가능 바이어스 전류 생성기(200)와 동일 또는 유사한 회로가 사용될 수 있다. 오류 신호가 하한 임계치보다 작으면, 프로세스는 조정가능 바이어스 전류가 최소값으로 설정될 수 있는 블록(630)으로 진행할 수 있으며, 그 후 프로세스는 블록(610)으로 복귀할 수 있다. 예를 들어, 오류 신호가 하한 임계치보다 작으면 조정가능 바이어스 전류는 IREF로 설정될 수 있다. 그러나, 오류 신호가 하한 임계치보다 작지 않으면, 프로세스는 블록(635)으로 진행할 수 있다.
블록(635)에서, 오류 신호가 상한 임계값보다 큰지 여부를 판단할 수 있다. 예를 들어, 오류 신호(예를 들어, 오류 신호(UERROR)(190)의 전압(VERROR)(202))가 상한 임계 전압(VH)(360)과 같은 상한 임계값보다 큰지 여부를 판단하는데 조정가능 바이어스 전류 생성기(200)와 동일 또는 유사한 회로가 사용될 수 있다. 오류 신호가 상한 임계치보다 크면, 프로세스는 조정가능 바이어스 전류가 최대값으로 설정될 수 있는 블록(640)으로 진행할 수 있으며, 그 후 프로세스는 블록(610)으로 복귀할 수 있다. 예를 들어, 오류 신호가 상한 임계치(VH)(360)보다 크면 조정가능 바이어스 전류는 IREF + (N × IREF)로 설정될 수 있다. 그러나, 오류 신호가 상한 임계치보다 크지 않으면, 프로세스는 블록(645)으로 진행할 수 있다.
블록(645)에서, 조정가능 바이어스 전류는 오류 신호에 따른 값으로 설정될 수 있다. 예를 들어, 조정가능 바이어스 전류 생성기(200)와 동일 또는 유사한 회로를 사용하여, 조정가능 바이어스 전류는 도 3에 도시된 바와 같이 오류 신호(예를 들어, 오류 신호(UERROR)(190)의 전압(VERROR)(202))와 비례하여 변하도록 설정될 수 있다. 그 다음, 프로세스는 블록(610)으로 복귀할 수 있다.
프로세스(600)의 블록들이 특정 순서로 제시되어 있지만, 이 블록들은 임의의 순서로 수행될 수 있으며, 하나 이상의 블록이 동시에 수행될 수도 있다는 점이 이해되어야 한다.
본 발명의 도시된 예시들에 대한 앞선 설명은, 발명의 요약에 설명된 것을 포함하여, 완벽하거나 또는 개시된 정확한 형태로 제한되지 않고자 한다. 본 발명의 특정 실시예 및 예시들이 예시적인 목적으로 설명되어 있지만, 본 발명의 더 넓은 취지 및 범위에서 벗어나지 않고 다양한 등가의 변형이 가능하다. 실제로, 특정 예시의 전압, 전류, 주파수, 전력 범위 값, 시간 등이 설명 목적으로 제공되며, 본 발명의 교시에 따라 다른 값들이 다른 실시예 및 예시에서 채택될 수 있다는 점이 이해되어야 한다.
이들 변형은 앞선 상세한 설명의 관점에서 본 발명의 예시들에 대해 행해질 수 있다. 다음의 청구항에 사용되는 용어들은 명세서 및 청구항에 개시된 특정 실시예로 본 발명을 제한하는 것으로 해석되지 않아야 한다. 오히려, 그 범위는 다음의 청구항에 의해 전적으로 판단될 수 있으며, 청구항 해석의 확립된 원칙에 따라 해석되어야 한다. 따라서, 본 명세서 및 도면은 제한적이라기 보다는 예시적인 것으로 간주되어야 한다.

Claims (27)

  1. 조정가능 바이어스 전류를 생성하는 회로로서,
    고정　기준　전류(constant reference current)를 생성하도록 동작할 수 있는 기준 전류 회로;
    실제 출력값과 원하는 출력값 사이의 차이를 나타내는 오류 신호를 수신하고,
    하한 임계 전압을 나타내는 기준 신호를 수신하고,
    조정가능 기준 전류를 생성하도록 동작할 수 있는 비교 회로 - 상기 조정가능 기준 전류의 값은 상기 오류 신호와 상기 기준 신호 사이의 차이에 적어도 부분적으로 기초하여 변할　수　있음 -; 및
    상기 기준 전류 회로 및 상기 비교 회로에 결합되어, 상기 고정 기준 전류 및 상기 조정가능 기준 전류에 적어도 부분적으로 기초하여 상기 조정가능 바이어스 전류를 생성하도록 동작할 수 있는 출력 회로
    를 포함하는 회로.
  2. 제1항에 있어서, 상기 조정가능 바이어스 전류의 값은 상기 조정가능 기준 전류의 값에 고정　기준　전류의 값을 더한 것과 적어도 실질적으로 동일한 회로.
  3. 제1항에 있어서, 상기 기준 전류 회로는
    정전류를 생성하도록 동작할 수 있는 전류원;
    상기 전류원에 결합되어 상기 전류원으로부터 상기 정전류를 수신하는 제1 트랜지스터; 및
    전류 미러로서 상기 제1 트랜지스터에 결합되어 상기 고정 기준 전류를 수신하는 제2 트랜지스터를 포함하는 회로.
  4. 제3항에 있어서, 상기 고정 기준 전류의 값은 상기 정전류의 값과 실질적으로 동일한 회로.
  5. 제3항에 있어서, 상기 비교 회로는
    전류 미러로서 상기 제1 트랜지스터에 결합된 제3 트랜지스터;
    상기 제3 트랜지스터에 결합된 제4 트랜지스터;
    상기 제3 트랜지스터 및 상기 제4 트랜지스터에 결합된 제5 트랜지스터;
    상기 제3 트랜지스터, 상기 제4 트랜지스터, 및 상기 제5 트랜지스터에 결합된 저항기;
    상기 기준 신호를 수신하도록 동작할 수 있는 제1 연산 증폭기 - 상기 제1 연산 증폭기는 전압 팔로워(voltage follower)로서 상기 제4 트랜지스터에 결합되고, 상기 제1 연산 증폭기는 또한 상기 저항기의 제1 단에서 전압을 제어하기 위해 결합됨 -; 및
    상기 오류 전압을 수신하도록 동작할 수 있는 제2 연산 증폭기 - 상기 제2 연산 증폭기는 전압 팔로워로서 상기 제5 트랜지스터에 결합되고, 상기 제2 연산 증폭기는 또한 상기 저항기의 제2 단에서 전압을 제어하기 위해 결합됨 -
    를 포함하는 회로.
  6. 제5항에 있어서,
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 낮으면 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 오프 상태에 있도록 구성되고;
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 높으면 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 활성 전도 상태에 있도록 구성되는 회로.
  7. 제5항에 있어서, 상기 조정가능 기준 전류의 값은 상기 저항기의 제1 단에서의 전압, 상기 저항기의 제2 단에서의 전압, 및 상기 저항기의 값에 적어도 부분적으로 기초하는 회로.
  8. 제1항에 있어서, 상기 출력 회로는
    상기 기준 전류 회로 및 상기 비교 회로에 결합되어 출력 기준 전류를 전도하는 제1 출력 트랜지스터 - 상기 출력 기준 전류의 값은 상기 고정 기준 전류 및 상기 조정가능 기준 전류의 합과 동일함 -; 및
    상기 조정가능 바이어스 전류를 출력하도록 동작할 수 있는 제2 출력 트랜지스터를 포함하며,
    상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터는 전류 미러로서 함께 결합되는 회로.
  9. 제1항에 있어서, 상기 오류 신호는 전압을 포함하고, 상기 기준 신호는 전압을 포함하는 회로.
  10. 제1항에 있어서, 전력 변환기를 위한 제어기 내에 통합되어 있으며, 상기 회로는 비교기에 결합되어 동작 중에 상기 조정가능 바이어스 전류가 상기 비교기에 공급되도록 하는 회로.
  11. 제1항에 있어서, 전력 변환기를 위한 제어기 내에 통합되어 있으며, 상기 회로는 연산 증폭기에 결합되어, 동작 중에 상기 조정가능 바이어스 전류가 상기 연산 증폭기에 공급되도록 하는 회로.
  12. 제1항에 있어서,
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 낮으면 상기 조정가능 바이어스 전류의 값이 제1 값과 동일하며;
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 높고 상한 임계 전압보다 낮으면 상기 조정가능 바이어스 전류의 값은 상기 오류 신호의 전압에 비례하여 변하며;
    상기 오류 신호의 전압이 상기 상한 임계 전압보다 높으면 상기 조정가능 바이어스 전류의 값은 상기 제1 값보다 큰 제2 값과 동일한 회로.
  13. 제12항에 있어서, 상기 제2 값은 상기 제1 값의 적어도 4배인 회로.
  14. 조정가능 바이어스 전류를 생성하는 방법으로서,
    실제 출력값과 원하는 출력값 사이의 차이를 나타내는 오류 신호를 수신하는 단계;
    하한 임계 전압을 나타내는 기준 신호를 수신하는 단계; 및
    조정가능 바이어스 전류를 생성하는 단계
    를 포함하며,
    상기 조정가능 바이어스 전류의 값은 상기 오류 신호와 상기 기준 신호 사이의 차이에 적어도 부분적으로 기초하여 변할 수 있는 방법.
  15. 제14항에 있어서,
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 낮으면 상기 조정가능 바이어스 전류의 값이 제1 값과 동일하며;
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 높고 상한 임계 전압보다 낮으면 상기 조정가능 바이어스 전류의 값은 상기 오류 신호의 전압에 비례하여 변하며;
    상기 오류 신호의 전압이 상기 상한 임계 전압보다 높으면 상기 조정가능 바이어스 전류의 값은 상기 제1 값보다 큰 제2 값과 동일한 회로.
  16. 제14항에 있어서, 상기 조정가능 바이어스 전류를 생성하는 단계는
    상기 기준 신호의 전압 미만으로 감소한 상기 오류 신호의 전압에 응답하여 상기 조정가능 바이어스 전류의 값을 제1 값으로 감소시키는 단계;
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 높고 상한 임계 전압보다 낮으면 상기 오류 신호의 전압 변화에 응답하여 상기 조정가능 바이어스 전류의 값을 상기 오류 신호의 전압에 비례하여 변경하는 단계; 및
    상한 임계 전압을 초과하여 증가한 상기 오류 신호의 전압에 응답하여 상기 조정가능 바이어스 전류의 값을 상기 제1 값보다 큰 제2 값으로 증가시키는 단계
    를 포함하는 방법.
  17. 제16항에 있어서, 상기 제2 값은 상기 제1 값의 적어도 4배인 방법.
  18. 제14항에 있어서, 전력 변환기를 위한 제어기 내의 비교기에 상기 조정가능 바이어스 전류를 공급하는 단계를 더 포함하는 방법.
  19. 제14항에 있어서, 전력 변환기를 위한 제어기 내의 연산 증폭기에 상기 조정가능 바이어스 전류를 공급하는 단계를 더 포함하는 방법.
  20. 전력 변환기로서,
    조절되지 않은(unregulated) dc 입력 전압을 수신하고, 조절된(regulated) dc 출력 전압을 출력하도록 결합된 dc-dc 변환기; 및
    상기 dc-dc 변환기에 결합되어 상기 dc-dc 변환기를 통해 에너지 전달을 제어하는 제어기
    를 포함하며, 상기 제어기는
    실제 출력값과 원하는 출력값 사이의 차이를 나타내는 오류 신호를 생성하도록 동작할 수 있는 증폭기;
    고정 기준 전류를 생성하도록 동작할 수 있는 기준 전류 회로;
    상기 오류 신호를 수신하고,
    하한 임계 전압을 나타내는 기준 신호를 수신하고,
    조정가능 기준 전류를 생성하도록
    동작할 수 있는 비교 회로 - 상기 조정가능 기준 전류의 값은 상기 오류 신호와 상기 기준 신호 사이의 차이에 적어도 부분적으로 기초하여 변할 수 있음 -; 및
    상기 기준 전류 회로 및 상기 비교 회로에 결합되어, 상기 고정 기준 전류 및 상기 조정가능 기준 전류에 적어도 부분적으로 기초하여 조정가능 바이어스 전류를 생성하도록 동작할 수 있는 출력 회로
    를 포함하는 전력 변환기.
  21. 제20항에 있어서, 상기 조정가능 바이어스 전류의 값은 상기 조정가능 기준 전류의 값에 고정 기준 전류의 값을 더한 것과 적어도 실질적으로 동일한 전력 변환기.
  22. 제20항에 있어서, 상기 기준 전류 회로는
    정전류를 생성하도록 동작할 수 있는 전류원;
    상기 전류원에 결합되어 상기 전류원으로부터 상기 정전류를 수신하는 제1 트랜지스터; 및
    전류 미러로서 상기 제1 트랜지스터에 결합되어 상기 고정 기준 전류를 수신하는 제2 트랜지스터를 포함하는 전력 변환기.
  23. 제22항에 있어서, 상기 비교 회로는
    전류 미러로서 상기 제1 트랜지스터에 결합된 제3 트랜지스터;
    상기 제3 트랜지스터에 결합된 제4 트랜지스터;
    상기 제3 트랜지스터 및 상기 제4 트랜지스터에 결합된 제5 트랜지스터;
    상기 제3 트랜지스터, 상기 제4 트랜지스터, 및 상기 제5 트랜지스터에 결합된 저항기;
    상기 기준 신호를 수신하도록 동작할 수 있는 제1 연산 증폭기 - 상기 제1 연산 증폭기는 전압 팔로워로서 상기 제4 트랜지스터에 결합되고, 상기 제1 연산 증폭기는 또한 상기 저항기의 제1 단에서 전압을 제어하기 위해 결합됨 -; 및
    상기 오류 전압을 수신하도록 동작할 수 있는 제2 연산 증폭기 - 상기 제2 연산 증폭기는 전압 팔로워로서 상기 제5 트랜지스터에 결합되고, 상기 제2 연산 증폭기는 또한 상기 저항기의 제2 단에서 전압을 제어하기 위해 결합됨 -
    를 포함하는 전력 변환기.
  24. 제23항에 있어서,
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 낮으면 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 오프 상태에 있도록 구성되며;
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 높으면 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 활성 전도 상태에 있도록 구성되는 전력 변환기.
  25. 제20항에 있어서, 상기 출력 회로는
    상기 기준 전류 회로 및 상기 비교 회로에 결합되어 출력 기준 전류를 전도하는 제1 출력 트랜지스터 - 상기 출력 기준 전류의 값은 상기 고정 기준 전류 및 상기 조정가능 기준 전류의 합과 동일함 -; 및
    상기 조정가능 바이어스 전류를 출력하도록 동작할 수 있는 제2 출력 트랜지스터를 포함하며,
    상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터는 전류 미러로서 함께 결합되는 전력 변환기.
  26. 제20항에 있어서,
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 낮으면 상기 조정가능 바이어스 전류의 값이 제1 값과 동일하며;
    상기 오류 신호의 전압이 상기 기준 신호의 전압보다 높고 상한 임계 전압보다 낮으면 상기 조정가능 바이어스 전류의 값은 상기 오류 신호의 전압에 비례하여 변하며;
    상기 오류 신호의 전압이 상기 상한 임계 전압보다 높으면 상기 조정가능 바이어스 전류의 값은 상기 제1 값보다 큰 제2 값과 동일한 전력 변환기.
  27. 제26항에 있어서, 상기 제2 값은 상기 제1 값의 적어도 4배인 전력 변환기.
KR1020120105437A 2011-09-23 2012-09-21 집적 회로를 위한 적응형 바이어싱 KR101472629B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/243,813 US9287784B2 (en) 2011-09-23 2011-09-23 Adaptive biasing for integrated circuits
US13/243,813 2011-09-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014458A Division KR20140024449A (ko) 2011-09-23 2014-02-07 집적 회로를 위한 적응형 바이어싱

Publications (2)

Publication Number Publication Date
KR20130032844A true KR20130032844A (ko) 2013-04-02
KR101472629B1 KR101472629B1 (ko) 2014-12-15

Family

ID=47911123

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120105437A KR101472629B1 (ko) 2011-09-23 2012-09-21 집적 회로를 위한 적응형 바이어싱
KR1020140014458A KR20140024449A (ko) 2011-09-23 2014-02-07 집적 회로를 위한 적응형 바이어싱

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140014458A KR20140024449A (ko) 2011-09-23 2014-02-07 집적 회로를 위한 적응형 바이어싱

Country Status (4)

Country Link
US (1) US9287784B2 (ko)
KR (2) KR101472629B1 (ko)
CN (1) CN103019289B (ko)
TW (1) TWI497252B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391523B2 (en) 2011-09-23 2016-07-12 Power Integrations, Inc. Controller with constant current limit
US9298199B2 (en) * 2014-08-13 2016-03-29 Mediatek Inc. Voltage generating circuit and polar transmitter
TWI521841B (zh) * 2015-01-21 2016-02-11 杰力科技股份有限公司 輸入側不採用電解電容器的電源轉換器
US11095263B2 (en) 2018-01-30 2021-08-17 Power Integrations, Inc. Signal amplifier with calibrated reference
US10951178B2 (en) * 2018-09-28 2021-03-16 Skyworks Solutions, Inc. Averaging overcurrent protection
US11942900B2 (en) 2021-10-14 2024-03-26 Power Integrations, Inc. Signal compensation with summed error signals

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69204655T2 (de) 1992-03-20 1996-02-22 Sgs Thomson Microelectronics Schaltungsanordnung zur Abhängigkeitsunterdrückung vom Temperatur und von Herstellungsvariabelen der Steilheit einer differentiellen Transkonduktanzstufe.
US5745352A (en) 1994-10-27 1998-04-28 Sgs-Thomson Microelectronics S.R.L. DC-to-DC converter functioning in a pulse-skipping mode with low power consumption and PWM inhibit
US5903452A (en) 1997-08-11 1999-05-11 System General Corporation Adaptive slope compensator for current mode power converters
US6087820A (en) * 1999-03-09 2000-07-11 Siemens Aktiengesellschaft Current source
US6323732B1 (en) * 2000-07-18 2001-11-27 Ericsson Inc. Differential amplifiers having β compensation biasing circuits therein
US6545882B2 (en) 2001-08-15 2003-04-08 System General Corp. PWM controller having off-time modulation for power converter
US6985028B2 (en) * 2003-03-28 2006-01-10 Texas Instruments Incorporated Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA
US6871289B2 (en) * 2003-07-08 2005-03-22 Arques Technology Slew rate limited reference for a buck converter
US7304539B2 (en) * 2003-10-16 2007-12-04 Renesas Technology Corporation High frequency power amplifier circuit and electronic component for high frequency power amplifier
US7049875B2 (en) * 2004-06-10 2006-05-23 Theta Microelectronics, Inc. One-pin automatic tuning of MOSFET resistors
JP4651428B2 (ja) 2005-03-28 2011-03-16 ローム株式会社 スイッチングレギュレータ及びこれを備えた電子機器
US7170352B1 (en) 2005-05-04 2007-01-30 National Semiconductor Corporation Apparatus and method for dynamic time-dependent amplifier biasing
CN1987710B (zh) 2005-12-23 2010-05-05 深圳市芯海科技有限公司 一种电压调整装置
US7471530B2 (en) 2006-10-04 2008-12-30 Power Integrations, Inc. Method and apparatus to reduce audio frequencies in a switching power supply
JP5034451B2 (ja) 2006-11-10 2012-09-26 富士通セミコンダクター株式会社 電流モードｄｃ−ｄｃコンバータ制御回路および電流モードｄｃ−ｄｃコンバータの制御方法
US7869229B2 (en) 2007-04-23 2011-01-11 Active-Semi, Inc. Compensating for cord resistance to maintain constant voltage at the end of a power converter cord
KR100877626B1 (ko) 2007-05-02 2009-01-09 삼성전자주식회사 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로
TWI390378B (zh) 2008-05-14 2013-03-21 Richtek Technology Corp Control circuit and method of Chi - back power converter
CN101599929B (zh) * 2008-06-06 2012-11-21 富士通株式会社 自适应均衡装置和方法
TWI405403B (zh) * 2010-07-14 2013-08-11 Anpec Electronics Corp 電流控制電路、ａｂ類運算放大器系統及電流控制方法
US9391523B2 (en) 2011-09-23 2016-07-12 Power Integrations, Inc. Controller with constant current limit

Also Published As

Publication number Publication date
KR101472629B1 (ko) 2014-12-15
CN103019289A (zh) 2013-04-03
KR20140024449A (ko) 2014-02-28
TW201333658A (zh) 2013-08-16
CN103019289B (zh) 2015-05-27
TWI497252B (zh) 2015-08-21
US9287784B2 (en) 2016-03-15
US20130077357A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
US11848603B2 (en) Auxiliary power supply apparatus and method for isolated power converters
US9088211B2 (en) Buck-boost converter with buck-boost transition switching control
US9401648B2 (en) Current limit module and control module for power converters and associated method
US9236801B2 (en) Switch mode power supply, control circuit and associated control method
US9285812B2 (en) Soft start circuits and techniques
US8576589B2 (en) Switch state controller with a sense current generated operating voltage
US7872458B2 (en) DC-to-DC converter
US9998022B2 (en) Current limit peak regulation circuit for power converter with low standby power dissipation
TWI466426B (zh) 用於改變功率消耗的方法和電路
US9893546B2 (en) Direct current power supply circuit
US20140132184A1 (en) Power Supply Circuit with a Control Terminal for Different Functional Modes of Operation
US8766612B2 (en) Error amplifier with built-in over voltage protection for switched-mode power supply controller
KR101472629B1 (ko) 집적 회로를 위한 적응형 바이어싱
KR101812703B1 (ko) 과전압 반복 방지 회로 및 그 방법, 그리고 이를 이용한 역률 보상 회로
US7457138B2 (en) Single pin multi-function signal detection method and structure therefor
US10848060B1 (en) Switching power converter with fast load transient response
KR20080086798A (ko) 고전압 전력 공급 회로용 방법 및 장치
US11784577B2 (en) Low noise power conversion system and method
US20230107131A1 (en) Switching mode power supply with stable zero crossing detection, the control circuit and the method thereof
Tsai et al. Triple loop modulation (TLM) for high reliability and efficiency in a power factor correction (PFC) system
JP2006166613A (ja) スイッチング電源装置
US10700518B2 (en) Constant current limiting protection for series coupled power supplies
US8619440B2 (en) Over current protection method used in a switched-mode power supply and related controller
WO2014021470A1 (en) Isolated switched-mode power supply apparatus and control method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181123

Year of fee payment: 5