JP6471550B2

JP6471550B2 - スナバ回路

Info

Publication number: JP6471550B2
Application number: JP2015053211A
Authority: JP
Inventors: 章早川; 雅章嶋田; 孝滋池田
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2015-03-17
Filing date: 2015-03-17
Publication date: 2019-02-20
Anticipated expiration: 2035-03-17
Also published as: JP2016174471A; CN105991014B; CN105991014A; US20160276923A1

Description

本発明は、スイッチング電源装置において、スイッチング素子のターンオフ時に生じるサージ電圧を吸収するスナバ回路に関する。

本出願人は、サージ吸収用コンデンサと整流ダイオードと抵抗とからなるサージ吸収（スナバ）回路を提案した（例えば、特許文献１参照）。特許文献１では、整流ダイオードの逆回復（リカバリー）時間を、トランスの巻線に生じるリンギング電圧の周期の１／２よりも長く且つスイッチング素子の最小オフ期間よりも短く且つ１２５ｎｓ乃至７μｓの範囲内に設定することで、トランスの巻線に生じるリンギング電圧が抑制又は禁止されると共に、整流ダイオードの逆回復時間にサージ吸収後におけるサージ吸収用コンデンサの電荷が巻線を通って放出されるので、出力側又は電源側に電力が回生され、効率が向上する。

特許第３３７４９１６号公報

しかしながら、従来技術では、スナバ回路に対して無負荷〜重負荷の全負荷領域でフライバック電圧＋サージ電圧が印加されてしまい、全負荷領域で負荷電力に応じてスナバ回路での損失が発生してしまう。特に、近年の省エネ対応では、スタンバイ時や軽負荷動作時の消費電力を抑えることが必須条件になっており、スタンバイ時や軽負荷動作時におけるスナバ回路の損失も無視できなくなっている。

本発明の目的は、従来技術の上記問題を解決し、スタンバイ時や軽負荷動作時における損失を低減させることができるスナバ回路を提供することにある。

本発明のスナバ回路は、スイッチング電源装置のトランスで発生するサージ電圧を吸収するスナバ回路であって、ダイオードとツェナーダイオードと第１コンデンサとが、前記サージ電圧の発生時に、前記ダイオードが順方向動作し、前記サージ電圧が前記ツェナーダイオードの降伏電圧を介して前記第１コンデンサに充電される向きに直列に接続され、前記ダイオードの逆回復時間が、前記トランスの巻線に生じるリンギング電圧の周期の１／２よりも長く且つ１２５ｎｓ乃至７μｓの範囲内に設定され、前記ツェナーダイオードのアノードとカソードとの間には、前記サージ電圧を吸収し、吸収した前記サージ電圧を前記ダイオードの逆回復時間に回生させる第２コンデンサが接続されていることを特徴とする。
さらに、本発明のスナバ回路において、前記第２コンデンサは、容量が１００ｐＦ〜１０００ｐＦに設定されていても良い。
さらに、本発明のスナバ回路において、前記第２コンデンサの容量と前記ツェナーダイオードの接合容量とのトータルが４００〜１０００ｐＦであっても良い。
さらに、本発明のスナバ回路において、前記第１コンデンサの容量は、前記第２コンデンサの容量以上に設定されていても良い。
さらに、本発明のスナバ回路において、前記ツェナーダイオードの接合容量が１００ｐＦ〜１０００ｐＦに設定されていても良い。
さらに、本発明のスナバ回路において、前記ツェナーダイオードには、抵抗値が１０Ω〜４７０Ωの抵抗が直列に接続されていても良い。
さらに、本発明のスナバ回路において、前記ツェナーダイオードの降伏電圧は、前記トランスの１次・２次巻線比と出力電圧とで決定される１次巻線のフライバック電圧より大きな値に設定しても良い。

本発明によれば、スタンバイ時や軽負荷動作時における損失を低減させることができ、スタンバイ領域の効率改善(省エネ基準対応)を実現することかできるという効果を奏する。

本発明に係るスナバ回路の実施の形態を備えたスイッチング電源装置の構成を示す回路構成図である。図１に示すスイッチング電源装置におけるスナバ電流、ドレイン・ソ−ス間電圧及びドレイン電流を示す波形図である。図２に示すスナバ電流の内訳を示す波形図である。従来のスナバ回路の構成を示す回路図である。本発明に係るスナバ回路の他の実施の形態の構成を示す回路図である。図５（ｂ）に示すスナバ回路を備えたスイッチング電源装置におけるスナバ電流、ドレイン・ソ−ス間電圧及びドレイン電流を示す波形図である。

本実施の形態のスナバ回路３を備えたスイッチング電源装置は、図１を参照すると、整流回路ＤＢと、平滑コンデンサＣ１、Ｃ２、Ｃ３と、トランスＴと、スイッチング素子Ｑ１と、コントローラＩＣ１と、整流ダイオードＤ１、Ｄ２と、エラーアンプ（Ｅ／Ａ）２と、フォトカプラを構成する発光ダイオードＰＣ１及び受光トランジスタＰＣ２と、抵抗Ｒ１、Ｒ２、Ｒ３と、コンデンサＣ４とを備えている。

ダイオードがブリッジ構成された整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には商用交流電源ＡＣが接続され、商用交流電源ＡＣからの入力電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力正極端子と整流出力負極端子との間には、平滑コンデンサＣ１が接続されている。また、整流回路ＤＢの整流出力負極端子は接地端子に接続されている。整流回路ＤＢ及び平滑コンデンサＣ１は、直流電源として機能し、商用交流電源ＡＣからの入力電圧は、整流回路ＤＢと平滑コンデンサＣ１とで整流平滑され、直流電圧が得られる。

コントローラＩＣ１は、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等で構成されたスイッチング素子Ｑ１のゲート端子に接続され、スイッチング素子Ｑ１をオン／オフ制御するドライブ信号を出力するＤＲＶ（ドライブ信号出力端子）端子と、ＦＢ（フィードバック信号入力）端子と、ＯＣＰ（過電流検出）端子と、ＧＮＤ端子とを備え、スイッチング素子Ｑ１のスイッチング制御を行うための制御回路が内蔵されている。

一次側（入力側）から二次側（負荷側）へ電力を供給するトランスＴは、一次巻線Ｐおよび補助巻線Ｄと、二次巻線Ｓとで構成されており、整流回路ＤＢの整流出力正極端子がトランスＴの一次巻線Ｐの一端部に接続されている。トランスＴの一次巻線Ｐの他端部はスイッチング素子Ｑ１のドレイン端子に接続され、スイッチング素子Ｑ１のソース端子は、コントローラＩＣ１のＯＣＰ（過電流検出）端子に接続されていると共に、電流検出量の抵抗Ｒ４を介して接地端子及びコントローラＩＣ１のＧＮＤ端子に接続されている。これにより、コントローラＩＣ１によってスイッチング素子Ｑ１をオン／オフ制御することで、トランスＴの一次巻線Ｐに与えられた電力が、トランスＴの二次巻線Ｓに伝達され、トランスＴの二次巻線Ｓにパルス電圧が発生する。

トランスＴの二次巻線Ｓの両端子間には、整流ダイオードＤ１を介して平滑コンデンサＣ２が接続されている。整流ダイオードＤ１と平滑コンデンサＣ２とは、二次側整流平滑回路として機能する。トランスＴの二次巻線Ｓに誘起される電圧は、整流ダイオードＤ１と平滑コンデンサＣ２により整流平滑され、平滑コンデンサＣ２の端子間電圧が出力電圧Ｖｏとして出力端子から出力される。なお、平滑コンデンサＣ２の正極端子に接続されているラインが電源ラインとなり、平滑コンデンサＣ２の負極端子が接続されたラインは接地端子に接続されたＧＮＤラインとなる。

出力電圧Ｖｏの電源ラインとＧＮＤラインとの間には、エラーアンプ２が直列に接続されている。エラーアンプ２は、出力電圧Ｖｏの電源ラインとＧＮＤラインとの間に接続され、出力電圧Ｖｏと基準電圧とを比較し、出力電圧Ｖｏと基準電圧との誤差電圧に応じてフォトカプラの発光ダイオードＰＣ１に流れる電流を制御する。また、コントローラＩＣ１のＦＢ端子は並列に接続された発光ダイオードＰＣ１及びコンデンサＣ４を介して接地端子に接続されている。これにより、出力電圧Ｖｏと基準電圧との誤差電圧に応じたフィードバック（ＦＢ）信号が二次の発光ダイオードＰＣ１から一次側の受光トランジスタＰＣ２に送信され、コントローラＩＣ１のＦＢ端子にＦＢ電圧ＶＦＢとして入力される。コントローラＩＣ１は、ＦＢ端子に入力されるＦＢ電圧ＶＦＢに基づいてスイッチング素子Ｑ１のデューティー比を制御し、二次側に供給する電力量を制御する。

また、トランスＴの補助巻線Ｄの両端子間には、抵抗Ｒ３及び整流ダイオードＤ２を介して平滑コンデンサＣ３が接続され、整流ダイオードＤ２と平滑コンデンサＣ３との接続点がコントローラＩＣ１のＶｃｃ端子に接続されている。これにより、補助巻線Ｄに発生した電圧は、整流ダイオードＤ２及び平滑コンデンサＣ３により整流平滑され、ＩＣ用電源電圧ＶｃｃとしてコントローラＩＣ１のＶｃｃ端子に供給される。

スナバ回路３は、ダイオード３１と、ツェナーダイオード３２と、コンデンサ３３、３４と、抵抗３５とからなる。ダイオード３１と、ツェナーダイオード３２と、コンデンサ３３とからなる直列回路が一次巻線Ｐに並列に接続され、ツェナーダイオード３２と並列にコンデンサ３４が、コンデンサ３３と並列に抵抗３５がそれぞれ接続されている。一次巻線Ｐとスイッチング素子Ｑ１のドレイン端子との接続点にダイオード３１のアノードが接続され、ダイオード３１のカソードにツェナーダイオード３２のカソードが接続されている。そして、ツェナーダイオード３２のアノードと、整流回路ＤＢの整流出力正極端子と一次巻線Ｐとの接続点との間にコンデンサ３３の一端と抵抗３５の一端が接続されている。すなわち、ダイオード３１は、スイッチング素子Ｑ１のターンオフ動作時の一次巻線Ｐの電圧で順方向バイアスされる向きに接続され、ツェナーダイオード３２は、スイッチング素子Ｑ１のターンオフ動作時の一次巻線Ｐの電圧で逆方向バイアスされる向きに接続されている。

ダイオード３１は、耐圧保護用ダイオードとして機能すると共に、逆回復時間が一般的なダイオードよりも長い１２５ｎｓから７μｓの範囲に設定されたリカバリー特性を有している。また、ダイオード３１の逆回復時間は、スナバ回路３を設けない時に発生するリンギング電圧の周期の１／２よりも長く且つスイッチング素子Ｑ１の最小オフ期間よりも短い値を有する。なお、リンギング電圧の周期とは、スイッチング素子Ｑ１のドレイン・ソ−ス間電圧のリンギング成分の周期を意味し、リンギング電圧の周波数はスイッチング素子Ｑ１のオン・オフ周波数例えば２０〜１５０ｋＨｚよりも十分に高い。また、最小オフ期間は、スイッチング素子Ｑ１が取り得る１回の最も短いオフ時間を意味する。このような逆回復時間を満足するダイオ−ド３１としてサンケン電気株式会社が製造しているダイオ−ドＳＡＲＳシリーズを使用することができる。

ツェナーダイオード３２は、降伏（ツェナー）電圧が一次巻線Ｐに生じるサージ電圧を除くフライバック電圧（１次巻線Ｐと２次巻線Ｓとの巻数比×出力電圧Ｖｏより大きい電圧）を目安に設定され、一次巻線Ｐに生じるフライバック電圧を強制的にクランプするクランプ素子である。ツェナーダイオード３２により、コンデンサ３３と抵抗３５とで構成されるＣＲスナバに印加されるフライバック電圧分が抑えられる。

コンデンサ３３及びコンデンサ３４は、スイッチング素子Ｑ１のターンオフ動作により一次巻線Ｐに生じるサージ電圧を吸収するサージ吸収用コンデンサとして機能する。スタンバイ時や軽負荷動作時に発生するサージ電圧は、主にコンデンサ３４によって吸収される。定常負荷時や重負荷時に発生するサージ電圧は、コンデンサ３４とコンデンサ３３との両方で吸収される。ツェナーダイオード３２に並列に接続されたコンデンサ３４の容量は、１００ｐＦ〜１０００ｐＦに設定されており、ツェナーダイオード３２に直列に接続されたコンデンサ３３の容量は、コンデンサ３４の容量と同等もしくはそれ以上に設定されている。なお、ツェナーダイオード３２には接合容量が存在し、ツェナーダイオード３２の接合容量とコンデンサ３４とが並列に接続されている。一般的なツェナーダイオードの接合容量は、数十ｐＦであり、ツェナーダイオード３２の接合容量とコンデンサ３４の容量とのトータルが５００ｐＦ程度（４００〜６００ｐＦ）であることが好ましい。また、ツェナーダイオード３２の接合容量を１００ｐＦ〜１０００ｐＦに構成することができる場合には、コンデンサ３４を省くこともできる。

抵抗３５は、コンデンサ３３に吸収されたサージ電圧（電荷）を放電するための放電用抵抗である。

図２には、本実施の形態のスナバ回路３を備えたスイッチング電源装置において、スイッチング素子Ｑ１のターンオフ時に、スナバ回路３（ダイオード３１）を流れるスナバ電流ＩＳと、スイッチング素子Ｑ１のドレイン・ソ−ス間電圧ＶＤＳと、スイッチング素子Ｑ１を流れるドレイン電流ＩＤとがそれぞれ示されている。なお、コンデンサ３３及びコンデンサ３４の容量は、いずれも４７０ｐＦとし、抵抗３５の抵抗値は３００ＫΩとした。また、ツェナーダイオード３２の接合容量＝４０ｐＦである。

図２によると、スイッチング素子Ｑ１のターンオフされた時刻ｔ１から僅かに遅れてスナバ電流ＩＳが流れ、１次巻線Ｐに発生するサージ電圧はコンデンサ３３、３４に吸収され、コンデンサ３３、３４の電圧でクランプされて、ドレイン・ソ−ス間電圧ＶＤＳも制限される。サージ電圧の吸収でコンデンサ３３、３４の電圧が上昇すると、ダイオード３１に逆方向電圧が印加される。ダイオード３１は逆回復時間が一般的なダイオードよりも長いリカバリー特性を有しているため、逆方向電圧が印加されてもダイオード３１は導通状態を維持し、時刻ｔ２〜ｔ３に示すようにスナバ電流ＩＳが逆方向に流れる。時刻ｔ２〜ｔ３において、１次巻線Ｐ及びスイッチング素子Ｑ１等の浮遊容量は、ツェナーダイオード３２の動作抵抗やコンデンサ３３、３４に並列に接続された状態となり、十分に低い周波数の共振回路が形成される。この結果、ドレイン・ソース間電圧ＶＤＳはリンギングが抑制される。

図３（ａ）には、スイッチング素子Ｑ１のターンオフ動作時にスナバ回路３に流れるスナバ電流ＩＳが、図３（ｂ）には、スナバ電流ＩＳの内のコンデンサ３４を流れる電流が、図３（ｃ）には、スナバ電流ＩＳの内のツェナーダイオード３２を流れる電流がそれぞれ示されている。図３に示すスナバ電流ＩＳは、スタンバイ時や軽負荷動作時に計測したものであり、スナバ電流ＩＳの大半はコンデンサ３４に流れている。すなわち、ツェナーダイオード３２は電流が流れるきっかけのみに作用している。従って、スタンバイ時や軽負荷動作時において、サージ電圧のほとんどがコンデンサ３４に吸収される。そして、コンデンサ３４に吸収されたサージ電圧は、抵抗３５による消費やツェナーダイオード３２の動作抵抗で消費されることなく、ダイオード３１の逆回復時間に回生され、トランスＴの１次巻線Ｐを介して２次巻線Ｓに電圧を印加して２次側へ回生エネルギーとして供給することができる。

次に、本実施の形態のスナバ回路３での損失低減効果を検証するために、図４に示すような従来のスナバ回路４（特許文献１）を用いて損失を測定によって求めた。その結果、従来のスナバ回路４での損失は１７ｍＷであったのに対し、本実施の形態のスナバ回路３での損失は１．５ｍＷとなり、従来のスナバ回路４に比べて損失が約９０％低減された。

次に、図５（ａ）に示すように、従来のスナバ回路４にツェナーダイオード３２を加えたスナバ回路３ａを用いて損失を測定によって求めた。その結果、スナバ回路３ａでの損失は２．５ｍＷであった。ツェナーダイオード３２を設けることでも損失が低減されることが分かった。しかし、図１に示すスナバ回路３のように、ツェナーダイオード３２にコンデンサ３４を並列に接続することで、より損失を低減させることができることも分かった。これは、スナバ回路３ａでは、サージ電圧の全てがツェナーダイオード３２の動作抵抗を介して吸収及び回生されていることに起因すると考えられる。

なお、本実施の形態において、ドレイン・ソ−ス間電圧ＶＤＳの振動を極力なくしてフラットな特性を得たい場合には、図５（ｂ）に示すように、ダイオード３１とツェナーダイオード３２との間に抵抗値１０〜４７０Ω程度の抵抗３６を接続させたスナバ回路３ｂを採用すると良い。図６には、スナバ回路３ｂを備えたスイッチング電源装置において、スイッチング素子Ｑ１のターンオフ時に、スナバ回路３（ダイオード３１）を流れるスナバ電流ＩＳと、スイッチング素子Ｑ１のドレイン・ソ−ス間電圧ＶＤＳと、スイッチング素子Ｑ１を流れるドレイン電流ＩＤとがそれぞれ示されている。なお、コンデンサ３３及びコンデンサ３４の容量は、いずれも４７０ｐＦとし、抵抗３５の抵抗値は３００ＫΩ、抵抗３６の抵抗値は１００Ωとした。また、ツェナーダイオード３２の接合容量＝４０ｐＦである。図６によると、ドレイン・ソ−ス間電圧ＶＤＳの振動が低減されていることが分かる。

なお、本実施の形態において、出力電力を５Ｗ程度の充電器またはアダプターの小電力の場合には、図５（ｃ）に示すように、図１で示したスナバ回路３から抵抗３５を省いたスナバ回路３ｃを採用するようにしても良い。あるいは、図５（ｄ）に示すように、図５（ｂ）で示したスナバ回路３ｂから抵抗３５を省いたスナバ回路３ｄを採用するようにしても良い。また、省電力出力の場合には、よりスタンバイ電力の省電力が求められ、抵抗３５の損失を削除できる場合がある。

以上説明したように、本実施の形態によれば、スイッチング電源装置のトランスＴで発生するサージ電圧を吸収するスナバ回路３であって、ダイオード３１とツェナーダイオード３２とコンデンサ３３とが、サージ電圧の発生時に、ダイオード３１が順方向動作し、サージ電圧がツェナーダイオード３２の降伏電圧を介してコンデンサ３３に充電される向きに直列に接続され、ダイオード３１の逆回復時間が、トランスＴの巻線に生じるリンギング電圧の周期の１／２よりも長く且つ１２５ｎｓ乃至７μｓの範囲内に設定されている。
この構成により、ツェナーダイオード３２により、コンデンサ３３に印加される電圧が抑えられるため、スタンバイ時や軽負荷動作時における損失を低減させることができ、スタンバイ領域の効率改善(省エネ基準対応)を実現することかできる。また、コンデンサ３３に充電されたサージ電圧は、ダイオード３１の長い逆回復時間で回生されるため、リンギングを抑制することができ、ＥＭＩ（Electro-Magnetic Interference）対策を効果的に行うことができる。

さらに、本実施の形態によれば、ツェナーダイオード３２には、容量が１００ｐＦ〜１０００ｐＦのコンデンサ３４が接続されている。コンデンサ３４の容量とツェナーダイオード３２の接合容量とのトータルが４００〜１０００ｐＦである。コンデンサ３３の容量は、コンデンサ３４の容量以上に設定されている。
この構成により、スタンバイ時や軽負荷動作時には、スナバ電流ＩＳの大半はコンデンサ３４に流れるため、コンデンサ３４に吸収されたサージ電圧は、抵抗３５やツェナーダイオード３２の動作抵抗を流れることなく、ダイオード３１の逆回復時間に回生される。従って、スタンバイ時や軽負荷動作時における損失をさらに低減させることができ、スタンバイ領域の効率改善(省エネ基準対応)をより効果的に実現することかできる。

さらに、本実施の形態によれば、ツェナーダイオード３２の接合容量が１００ｐＦ〜１０００ｐＦに設定することができる。
この構成により、コンデンサ３４を省略することができる。

さらに、本実施の形態によれば、ツェナーダイオード３２には、抵抗値が１０Ω〜４７０Ωの抵抗３６を直列に接続することができる。
この構成により、ドレイン・ソ−ス間電圧ＶＤＳの振動を極力なくしてフラットな特性を得ることができる。

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
例えば、スナバ回路３、３ａ、３ｂをトランスＴの２次巻線Ｓに並列に接続することができる。このようにスナバ回路を接続しても、２次巻線Ｓは１次巻線Ｐに電磁結合されているので、スナバ回路は、交流的に１次巻線Ｐに並列に接続され、サージ吸収効果が得られる。

１コントローラＩＣ
２エラーアンプ（Ｅ／Ａ）
３、３ａ、３ｂ、３ｃ、３ｄスナバ回路
４従来のスナバ回路
３１ダイオード
３２ツェナーダイオード
３３、３４コンデンサ
３５、３６抵抗
Ｃ１、Ｃ２、Ｃ３平滑コンデンサ
Ｃ４コンデンサ
Ｄ１、Ｄ２整流ダイオード
ＤＢ整流回路
ＰＣ１発光ダイオード
ＰＣ２受光トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４抵抗
Ｔトランス
Ｐ一次巻線
Ｓ二次巻線
Ｄ補助巻線
Ｑ１スイッチング素子

Claims

スイッチング電源装置のトランスで発生するサージ電圧を吸収するスナバ回路であって、
ダイオードとツェナーダイオードと第１コンデンサとが、前記サージ電圧の発生時に、前記ダイオードが順方向動作し、前記サージ電圧が前記ツェナーダイオードの降伏電圧を介して前記第１コンデンサに充電される向きに直列に接続され、
前記ダイオードの逆回復時間が、前記トランスの巻線に生じるリンギング電圧の周期の１／２よりも長く且つ１２５ｎｓ乃至７μｓの範囲内に設定され、
前記ツェナーダイオードのアノードとカソードとの間には、前記サージ電圧を吸収し、吸収した前記サージ電圧を前記ダイオードの逆回復時間に回生させる第２コンデンサが接続されていることを特徴とするスナバ回路。
前記第２コンデンサは、容量が１００ｐＦ〜１０００ｐＦに設定されていることを特徴とする請求項１記載のスナバ回路。
前記第２コンデンサの容量と前記ツェナーダイオードの接合容量とのトータルが４００〜１０００ｐＦであることを特徴とする請求項２記載のスナバ回路。
前記第１コンデンサの容量は、前記第２コンデンサの容量以上に設定されていることを特徴とする請求項１又は２記載のスナバ回路。
前記ツェナーダイオードの接合容量が１００ｐＦ〜１０００ｐＦに設定されていることを特徴とする請求項１記載のスナバ回路。
前記ツェナーダイオードには、抵抗値が１０Ω〜４７０Ωの抵抗が直列に接続されていることを特徴とする請求項１乃至５のいずれかに記載のスナバ回路。
前記ツェナーダイオードの降伏電圧は、前記トランスの１次・２次巻線比と出力電圧とで決定される１次巻線のフライバック電圧より大きな値に設定することを特徴とする請求項１乃至６いずれかに記載のスナバ回路。