JP2011091888A - スイッチング制御回路及びこれを用いたスイッチング電源装置 - Google Patents

Abstract

【課題】負荷変動時における出力電流の追従性がよく、電圧変換効率の向上を図ることができ、動作条件によらず安定して動作するスイッチング制御回路及びスイッチング電源装置を提供する。
【解決手段】本発明のスイッチング制御回路１５は、スロープ補償回路１５１と、スロープ補償回路１５１からのスロープ補償信号の電流値の中間値を生成する中間値生成回路１５５と、スロープ補償信号の電流値の中間値が目標電流値と略一致するように、スロープ補償信号が持つ電流波形を調整し、その調整結果である電流波形を持つスロープ信号を生成するスロープレベル調整回路１５２及び加算器１５４と、スロープ信号の電流値に対して、スイッチング素子１６に流れる１次電流の電流値の大小を比較するコンパレータ１５６と、１次電流の電流値がスロープ信号の電流値を超えたとの比較結果からスイッチング素子１６のオン期間を決定する時間調整回路１５７とを備えている。
【選択図】図１

Description

本発明は、ＬＥＤ照明やＡＣアダプタ等の商用交流電源またはバッテリ等の直流電源から直流定電流を生成する必要があるシステムに好適なスイッチング制御回路及びこれを用いたスイッチング電源装置に関する。

従来、スイッチングによって直流定電流を生成するスイッチング電源装置が利用されている。この種のスイッチング電源装置として、例えば、特許文献１に記載されたスイッチング電源装置が知られている。このスイッチング電源装置は、スイッチング素子のＯＮ期間にトランスに磁気エネルギーを蓄積し、スイッチング素子のＯＦＦ期間に、蓄積されたエネルギーを負荷に供給するフライバック回路方式を採用するものである。

図１７に、この特許文献１に記載されたスイッチング電源装置の構成を示す。この特許文献１に記載されたスイッチング電源装置では、トランス２１０は、１次巻線（巻数ｎｐ）２１０Ａと、２次巻線（巻数ｎｓ）２１０Ｂと、補助巻線２１０Ｃと、を有している。１次巻線２１０Ａと２次巻線２１０Ｂの極性は逆になっており、このスイッチング電源装置はフライバック回路方式を採用している。

また、スイッチング電源装置制御用の半導体装置２００は、パワーＭＯＳＦＥＴからなるスイッチング素子２０１と、このスイッチング素子２０１のスイッチング動作を制御するために各種の回路により構成された制御回路と、を有している。この半導体装置２００内のスイッチング素子２０１がスイッチング動作することにより、トランス２１０の１次巻線２１０Ａに断続的な電流が流れる。

スイッチング素子２０１がＯＮすると、１次巻線２１０Ａに電流が流れる。その結果、トランス２１０内部に磁界が発生し、２次巻線２１０Ｂのマーキングのない側の端子に正の電位が発生する。この時、２次側ダイオード２３０には逆方向電圧が印加されるため、２次巻線２１０Ｂには電流が流れない。

このため、スイッチング素子２０１がＯＮすることによりトランス２１０に注入されるエネルギーは、トランス２１０内部に磁気エネルギーとして一時的に蓄えられる。

次に、スイッチング素子２０１がＯＦＦすると、１次巻線２１０Ａに流れる電流は遮断される。２次巻線２１０Ｂには、ダイオード２３０とコンデンサ２３１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が２次巻線２１０Ｂに発生する交流電圧を整流し、且つ、平滑化して、出力電圧ＶＯを生成し、負荷２３２へ印加する。

すなわち、このスイッチング電源装置では、スイッチング素子２０１のＯＮ期間にトランス２１０の１次巻線２１０に電流が流れてトランス２１０に磁気エネルギーが蓄えられ、スイッチング素子２０１のＯＦＦ期間にトランス２１０に蓄えられたエネルギーが放出されてトランス２１０の２次巻線２１０Ｂに電流が流れる。

一方、補助巻線２１０Ｃには、ダイオード２２０とコンデンサ２２１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置２００のＶＣＣ端子に接続されている。補助巻線２１０Ｃは２次巻線２１０Ｂと同じ極性になっており、この整流平滑化回路は、スイッチング素子２０１のスイッチング動作によって補助巻線２１０Ｃに発生する交流電圧を整流し、且つ、平滑化して、出力電圧ＶＯに比例する補助電源電圧ＶＣＣを生成し、ＶＣＣ端子へ印加する。

また、補助巻線２１０Ｃにはダイオード２２２を介して抵抗２２３、２２４が接続されており、この抵抗２２３、２２４の接続点が半導体装置２００のＴＲ端子に接続されている。このＴＲ端子に印加される電圧ＶＴＲは、後述するように、スイッチング素子２０１のスイッチング動作によって２次巻線２１０Ｂに流れる２次電流が流れ終わったタイミングを検出するために用いられる。

次に、図１８（ａ）〜（ｃ）を用いて、このスイッチング電源装置の半導体装置２００の動作について説明する。

図１８（ａ）は、１次巻線２１０Ａに流れる１次電流Ｉ１１の波形である。スイッチング素子２０１のＯＮ期間では、時間の経過と共に電流値が直線的に上昇する１次電流Ｉ１１が流れる。そして、スイッチング素子２０１のＯＮ期間Ｔｏｎ終了後、再び、電流値はゼロとなり、１次巻線２１０Ａに流れる１次電流Ｉ１１は遮断される。１次巻線２１０Ａでは、このような１次電流Ｉ１１の振る舞いが、スイッチング素子２０１のスイッチング周期Ｔで繰り返し行なわれる。

図１８（ｂ）は、２次巻線２１０Ｂに流れる２次電流Ｉ１２の波形である。スイッチング素子２０１のＯＮ期間Ｔｏｎ終了後の所定期間Ｔｒｅｓｅｔ内で、時間の経過と共に電流値が直線的に減少する２次電流Ｉ１２が流れる。２次巻線２１０Ｂでは、このような２次電流Ｉ１２の振る舞いが、スイッチング素子２０１のスイッチング周期Ｔで繰り返し行なわれる。

図１８（ｃ）は、半導体装置２００のＴＲ端子に印加される電圧ＶＴＲの波形である。この電圧ＶＴＲは、抵抗２２３と抵抗２２４との接続点の電圧であり、補助巻線２１０Ｃに流れる電流が抵抗２２３と抵抗２２４に流れることにより生成される。補助巻線２１０Ｃの極性は２次巻線２１０Ｂと同一であるので、２次巻線２１０Ｂに２次電流Ｉ１２が流れる期間と補助巻線２１０Ｃに電流が流れる期間とは同じである。この電圧ＶＴＲは、補助巻線２１０Ｃに接続された抵抗２２３と抵抗２２４の接続点の電圧であることから、２次巻線２１０Ｂに流れる２次電流Ｉ１２が流れ終わったタイミングは電圧ＶＴＲが立ち下がったタイミングと一致する。

ここで、２次巻線２１０Ｂに流れる２次電流Ｉ１２のスイッチング素子２０１のスイッチング周期Ｔにおける平均電流値Ｉｏａｖは、次の式で表わすことができる。

Ｉｏａｖ＝（１／２）×（ｎｐ／ｎｓ）×（Ｔｒｅｓｅｔ／Ｔ）×Ｉｐｋ１…（１）
半導体装置２００は、この（１）式に従う２次電流Ｉ１２を一定値に維持すべく、スイッチング素子２０１のスイッチング動作を制御している。

具体的には、半導体装置２００は、上記の（１）式の（Ｔｒｅｓｅｔ／Ｔ）を一定値に維持することにより、出力電流である２次電流Ｉ１２を一定値に維持する。

このため、半導体装置２００は、抵抗２２３、２２４で補助巻線２１０Ｃの電圧が分圧調整された電圧を、ＴＲ端子を介して常時取得している。そして、半導体装置２００は、スイッチング素子２０１のＯＮ期間Ｔｏｎ終了後に、補助巻線２１０Ｃの電圧波形に現れる立ち下がりを検出して、２次電流Ｉ１２が流れ終わったタイミングを検出する。

そして、半導体装置２００は、この２次電流Ｉ１２が流れ終わったタイミングを用いて期間Ｔｒｅｓｅｔを算出し、（Ｔｒｅｓｅｔ／Ｔ）が一定値になるように、スイッチング素子２０１のＯＮ時間Ｔｏｎの長さを調整する。

このようにして、上記の特許文献１に記載されたスイッチング電源装置では、半導体装置２００がスイッチング素子２０１のＯＮ時間Ｔｏｎを増減させることにより、出力電流である２次電流Ｉ１２を一定値に維持することを可能としている。

特許文献２には、ある周波数でスイッチングさせた電流を検出する場合、抵抗素子Ｒ１に発生する電圧に、ノイズ等によりサージ電圧が発生する可能性があるから、そのサージ電圧が発生する期間をマスクするマスク回路を設け、ＲＣフィルタ回路をなくす構成について開示されている。

特許第３９７３６５２号公報（２００７年６月２２日公開） 特開平６−１１３５２６号公報（１９９４年４月２２日公開）

しかしながら、上記の特許文献１に記載されたスイッチング電源装置では、スイッチング素子２０１のＯＮ期間Ｔｏｎの終了後に２次巻線２１０Ｂ側に２次電流Ｉ１２が流れるので、時間Ｔｒｅｓｅｔを算出するためには、過去のスイッチング素子２０１のスイッチング動作を参照してＯＮ時間Ｔｏｎの増減を試行しなければならず、（Ｔｒｅｓｅｔ／Ｔ）を目標値に収束させるまでに数サイクルの試行を行なう必要があった。

このため、負荷変動時における出力電流の追従性が悪く、その結果、急な負荷変動があった場合、異常な電流が流れてしまい、負荷を破壊してしまうといった課題があった。

また、時間Ｔｒｅｓｅｔを算出するため、トランス２１０に補助巻線２１０Ｃが必要であり、トランス２１０の体積の増加やそれに伴う重量増加といった課題もあった。

さらに、１次側（入力）から２次側（出力）へのエネルギー伝達に直接関わらない補助巻線２１０Ｃを挿入しているため、１次巻線２１０Ａや２次巻線２１０Ｂと、補助巻線２１０Ｃとの結合容量や漏れインダクタンスが増加し、トランス２１０の損失増加を招いてしまうといった課題もあった。

上記課題に鑑み、本発明の目的は、負荷変動時における出力電流の追従性がよく、且つ、電圧変換効率の向上を図ることができ、動作条件によらず安定して動作するスイッチング制御回路及びこれを用いたスイッチング電源装置を提供することである。

上記目的を達成するために、本発明におけるスイッチング制御回路は、スイッチング素子のオン期間に電圧変換器の１次側から２次側に電力を供給するフォワード型スイッチング電源装置に用いられ、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路であって、前記スイッチング素子のオン／オフ動作におけるサブハーモニック発振を抑えるための、所定の電流波形を持つスロープ補償信号を生成するスロープ補償部と、前記スロープ補償部により生成されるスロープ補償信号の電流値の中間値を生成する中間値生成部と、前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、前記スロープ補償部により生成される前記スロープ補償信号が持つ電流波形を調整することで、その調整結果である電流波形を持つスロープ信号を生成するスロープ信号生成部と、前記スロープ信号生成部により生成されるスロープ信号の電流値に対して、前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の電流値の大小を比較する比較部と、前記比較部による、前記１次電流の電流値が前記スロープ信号の電流値を超えたとの比較結果に基づいて、前記スイッチング素子がオンすべき期間を決定する決定部とを備えている。

上記のスイッチング制御回路では、スイッチング素子のオン期間にスイッチング素子に流れる１次電流の平均電流値が予め設定されている目標電流値と略一致するようにスイッチング素子のオン期間が決定されているので、電圧変変換器の２次側に流れる２次電流である出力電流を略一定にすることができる。

しかしながら、ＯＮ期間のデューティが５０％以上で発生するサブハーモニック発振と呼ばれる不安定動作を抑えるために、スロープ補償が追加された場合、目標出力電流値と異なる出力電流が出力されてしまうといった新たな課題が想定し得る。

上記のスイッチング制御回路では、中間値生成部により生成されるスロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、スロープ補償信号が持つ電流波形が調整される。

このため、予め設定されている目標電流値と略一致するように調整されたスロープ信号の電流値に対して、スイッチング素子に流れる１次電流の電流値の大小を比較し、１次電流の電流値がスロープ信号の電流値を超えたとの比較結果に基づいて、スイッチング素子がオンすべき期間を決定することができる。

したがって、スイッチング素子のオン／オフ動作におけるサブハーモニック発振を抑えるためにスロープ補償信号を用いた場合において、スイッチング素子のオン／オフ動作のデューティ比がそのスロープ補償の効果により大きく変化しても、スイッチング素子のオン／オフ動作を安定して行なうことができる。

前記スロープ信号生成部は、２つの入力端子及び１つの出力端子を有し、一方の入力端子に前記予め設定されている目標電流値が入力され、他方の入力端子に前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が入力されており、前記他方の入力端子に入力される前記スロープ補償信号の電流値の中間値を帰還させることにより、前記２つの入力端子に入力される前記目標電流値と前記中間値と略一致させる帰還増幅回路を有することが好ましい。

この場合、他方の入力端子に入力されるスロープ補償信号の電流値の中間値が帰還されているので、２つの入力端子に入力される目標電流値と中間値と略一致させることができる。

前記中間値生成部は、前記スロープ信号生成部により生成されるスロープ信号の電流値の下限値を保持しつつ出力する保持回路と、前記保持回路の出力と前記帰還増幅回路の出力との間に直列接続された２つの抵抗素子とを有し、前記２つの接続素子の接続点における出力値を前記中間値として用いることが好ましい。

この場合、スロープ補償部により生成されるスロープ補償信号の電流値の中間値を精度良く生成することができる。

前記中間値生成部は、前記スロープ信号生成部により生成されるスロープ信号の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スロープ信号生成部により生成されるスロープ信号を前記ローパスフィルタに入力するスイッチとを有することが好ましい。

この場合、ローパスフィルタの出力がスロープ信号の電流値の中間値となり、その中間値がスロープ信号生成部に入力される。

このため、スロープ信号生成部による負帰還がかかり、スロープ信号の中間値が目標電流値に略一致するように動作させることができる。

前記中間値生成部は、前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スイッチング素子に流れる１次電流を前記ローパスフィルタに入力するスイッチとを有することが好ましい。

この場合、スロープ信号生成部にはスイッチング素子に流れる１次電流の電流値の中間値と目標電流値とが入力されるため、スロープ信号生成部による負帰還がかかり、スイッチング素子に流れる１次電流の電流値の中間値が目標電流値に略一致するようにスロープ信号を調整することができる。

前記スイッチング電源装置の出力値を前記スイッチング制御回路に帰還させるためのエラーアンプを更に備え、前記エラーアンプの出力値を前記予め設定されている目標電流値として用いることにより、前記スイッチング電源装置の出力制御を行なうことが好ましい。

この場合、エラーアンプの出力値を予め設定されている目標電流値として用いることにより、スイッチング電源装置の出力制御を行なうことができる。

前記エラーアンプの出力値を予め定められたリミット値を越えないように制限する保護回路を更に備えていることが好ましい。

前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値が予め定められた閾値を下回ったときに前記スイッチング素子のオン期間を短縮することが好ましい。

この場合、保護回路によるエラーアンプの出力値の制限がかけられた場合において、スイッチング素子のオン期間を絞れる範囲が広がることによって、低出力電圧時に過電流保護値が延びてしまう効果を低減することができる。

前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値の低下に合わせて前記スイッチング素子のオン期間を短縮することが好ましい。

この場合、保護回路によるエラーアンプの出力値の制限がかけられた場合において、スイッチング素子のオン期間を絞れる範囲が広がることによって、低出力電圧時に過電流保護値が延びてしまう効果を低減できる。

また、スイッチング素子のオン期間を出力電圧にそってスムーズに低下させることができ、出力電圧のばたつきを低減できる。

前記スロープ補償部、前記中間値生成部、前記スロープ信号生成部、前記比較部及び前記決定部は、同一基板上に配置されていることが好ましい。

この場合、スイッチング制御回路の１チップ化を図ることができる。このため、汎用のフォワード型スイッチング電源装置に適用することができる。

本発明におけるスイッチング電源装置は、１次側から２次側に電力を供給するための電圧変換器と、前記電圧変換器の１次側に直列接続され、前記電圧変換器の入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路とを備え、前記スイッチング素子のオン期間に前記電圧変換器の１次側から２次側に電力を供給するフォワード型のスイッチング電源装置であって、前記スイッチング制御回路は、上記のスイッチング制御回路からなる。

上記のスイッチング電源装置では、上記のスイッチング制御回路を備えているスイッチング電源装置が実現される。

本発明のスイッチング制御回路は、以上のように、前記スイッチング素子のオン／オフ動作におけるサブハーモニック発振を抑えるための所定の電流波形を持つスロープ補償信号を生成するスロープ補償部と、前記スロープ補償部により生成されるスロープ補償信号の電流値の中間値を生成する中間値生成部と、前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、前記スロープ補償部により生成される前記スロープ補償信号が持つ電流波形を調整することで、その調整結果である電流波形を持つスロープ信号を生成するスロープ信号生成部と、前記スロープ信号生成部により生成されるスロープ信号の電流値に対して、前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の電流値の大小を比較する比較部と、前記比較部による、前記１次電流の電流値が前記スロープ信号の電流値を超えたとの比較結果に基づいて、前記スイッチング素子がオンすべき期間を決定する決定部とを備えているものである。

それゆえ、負荷変動時における出力電流の追従性がよく、且つ、電圧変換効率の向上を図ることができ、動作条件によらず安定して動作するスイッチング制御回路を提供するという効果を奏する。

本発明の一実施の形態におけるスイッチング制御回路の概略構成を示すブロック図である。 本発明の一実施の形態におけるスイッチング電源装置の概略構成を示すブロック図である。 （ａ）は、１次巻線に流れる１次電流Ｉ１の電流波形を示す図、（ｂ）は、２次巻線に流れる２次電流Ｉ２の電流波形を示す図、（ｃ）は、チョークコイルを流れるチョークコイル電流Ｉ３の電流波形を示す図である。 スイッチング素子のＯＮ期間Ｔｏｎ及びＯＦＦ期間Ｔｏｆｆにおける、１次電流Ｉ１及び２次電流Ｉ２の電流波形の拡大図である。 本発明の一実施の形態におけるスイッチング制御回路の具体的構成を示すブロック図である。 スイッチング素子のＯＮ期間Ｔｏｎ及びＯＦＦ期間Ｔｏｆｆにおける、検出電流ＣＳ及びスロープ信号の電流波形の関係を示した図である。 スロープ信号の傾きに依存する安定条件について説明するための説明図である。 本発明の一実施の形態におけるスイッチング制御回路の他の具体的構成を示すブロック図である。 本発明の他の実施の形態におけるスイッチング制御回路の概略構成を示すブロック図である。 スロープ信号の傾きに依存する安定条件について説明するための説明図である。 本発明の他の実施の形態におけるスイッチング電源装置の概略構成を示すブロック図である。 本発明の他の実施の形態におけるスイッチング電源装置の概略構成を示すブロック図である。 時間調整回路の概略構成を示すブロック図である。 電流保護回路の概略構成を示すブロック図である。 電流保護回路の概略構成を示すブロック図である。 本発明の参考の形態におけるスイッチング制御回路の概略構成を示すブロック図である。 従来のスイッチング電源装置の概略構成を示すブロック図である。 従来のスイッチング電源装置の動作を説明するための図である。

以下、図面を参照しつつ本発明の実施の形態について説明する。なお、以下の説明に用いる図面では、同一の部分には同一の符号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰り返さない。

（実施の形態１）
本発明の実施の形態１におけるスイッチング電源装置は、スイッチング素子のＯＮ期間にトランスを通して電力を出力側へ供給するフォワード回路方式を採用するものである。

図２は、本発明の実施の形態１におけるスイッチング電源装置１０の概略構成を示す回路図である。

本実施の形態におけるスイッチング電源装置１０は、図２に示すように、一対の入力端子１１Ａ、１１Ｂと、トランス（電圧変換器）１２と、整流平滑部１３と、一対の出力端子１４Ａ、１４Ｂと、スイッチング制御回路１５と、ＦＥＴ（スイッチング素子）１６と、抵抗素子（スイッチング電流検出部）１７と、を備えている。

入力端子１１Ａは、トランス１２の１次側に配置された１次巻線１２Ａの巻き始め側端子に接続されている。一方、入力端子１１Ｂは、ＦＥＴ１６を介して、トランス１２の１次巻線１２Ａの巻き終わり側端子に接続されている。

なお、１次巻線１２Ａの巻き始め側端子は、図中の黒点（・）が付された端子である。一方、１次巻線１２Ａの巻き終わり側端子は、図中の黒点（・）が付されていない端子であり、ＦＥＴ１６のＯＮ期間において１次巻線１２Ａに電圧が誘起された場合、巻き始め側端子に対して負電圧となる端子である。

また、入力端子１１Ａは、例えば直流電圧源の高電位側の電位が印加されており、一方、入力端子１１Ｂは、その直流電圧源の低電位側の電位（ここでは、接地電位）が印加されている。

トランス１２は、トランス１２の１次側に配置された１次巻線（巻数ｎｐ）１２Ａと、トランス１２の２次側に配置された２次巻線（巻数ｎｓ）１２Ｂと、を有している。そして、このトランス１２では、１次巻線１２Ａを流れる１次電流Ｉ１により発生する磁界を打ち消す方向に、２次巻線１２Ｂに２次電流Ｉ２が流れる。

整流平滑部１３は、整流用ダイオード１３Ａ及びフライホイールダイオード１３Ｂから構成された整流回路と、チョークコイル１３Ｃ及び平滑用コンデンサ１３Ｄから構成された平滑回路と、を有している。

整流回路では、整流用ダイオード１３Ａとフライホイールダイオード１３Ｂとが直列に接続されている。整流用ダイオード１３Ａとフライホイールダイオード１３Ｂとは、ＦＥＴ１６のＯＮ期間に、２次巻線１２Ｂに誘起される電圧で整流用ダイオード１３Ａが導通し、フライホイールダイオード１３Ｂが遮断するよう方向付けられ、２次巻線１２Ｂの両端子間に接続されている。

なお、整流回路は、整流用ダイオード１３Ａ及びフライホイールダイオード１３Ｂに代えて、バイポーラトランジスタや電界効果トランジスタ等の制御極付整流素子を用いることができる。制御極付整流素子を用いれば損失の少ない回路構成を実現できる。

平滑回路では、チョークコイル１３Ｃと平滑用コンデンサ１３Ｄとが直列に接続されている。そして、平滑回路はフライホイールダイオード１３Ｂと並列に接続され、平滑用コンデンサ１３Ｄの両端子が出力端子１４Ａ、１４Ｂに接続されている。

出力端子１４Ａ、１４Ｂには、ＬＥＤ照明やＡＣアダプタといった電子機器等である負荷（図示省略）が接続されている。トランス１２の２次巻線１２Ｂに２次電流Ｉ２が発生すると、その２次電流Ｉ２は、２次巻線１２Ｂの巻き始め側端子から、整流用ダイオード１３Ａ、チョークコイル１３Ｃ、出力端子１４Ａ、負荷及び出力端子１４Ｂを経由して、２次巻線１２Ｂの巻き終わり側端子に流れ込むことになる。

一方、その後、トランス１２の２次巻線１２Ｂによる２次電流Ｉ２の発生が終了すると、今度は、チョークコイル１３Ｃが引き続き、２次電流Ｉ２を流し続けることになる。すなわち、チョークコイル１３Ｃの一方の端子から流れ出す２次電流Ｉ２は、出力端子１４Ａ、負荷、出力端子１４Ｂ、フライホイールダイオード１３Ｂを経由して、チョークコイル１３Ｃの他方の端子に流れ込む。

スイッチング制御回路１５は、ＦＥＴ１６のゲート端子、ＦＥＴ１６のソース端子と抵抗素子１７の一方の端子との接続点、及び、入力端子１１Ｂ、に接続されている。スイッチング制御回路１５は、ＦＥＴ１６と抵抗素子１７との接続点の電圧値を取得し、その電圧値を用いてＦＥＴ１６のゲート端子に出力すべき駆動信号を生成する。

ＦＥＴ１６は、例えばｎ型ＦＥＴで構成されており、そのゲート端子はスイッチング制御回路１５の駆動信号出力端子に接続され、そのドレイン端子はトランス１２の１次巻線１２Ａの巻き終わり側端子に接続され、そのソース端子は接地電位が入力される入力端子１１Ｂに接続されている。

そして、ＦＥＴ１６は、スイッチング制御回路１５により生成され、ゲート端子に入力される駆動信号に基づき、ソース端子とトレイン端子間のＯＮ期間／ＯＦＦ期間を切り替える。例えば、ＦＥＴ１６は、スイッチング制御回路１５の駆動信号がＨＩＧＨレベルであれば、ソース端子とドレイン端子間を導通させる。一方、スイッチング制御回路１５からの駆動信号がＬＯＷレベルであれば、ソース端子とドレイン端子間を遮断する。

ＦＥＴ１６のＯＮ期間では、トランス１２の１次巻線１２Ａの巻き終わり側端子と入力端子１１Ｂとが、ＦＥＴ１６及び抵抗素子１７を介して接続される。このため、トランス１２の１次巻線１２Ａにより発生する１次電流Ｉ１がＦＥＴ１６、抵抗素子１７を通って、入力端子１１Ｂに流れ込むことになる。

一方、ＦＥＴ１６のＯＦＦ期間では、トランス１２の１次巻線１２Ａの巻き終わり側端子と入力端子１１Ｂとが遮断される。このため、トランス１２の１次巻線１２Ａにより発生する１次電流Ｉ１がＦＥＴ１６、抵抗素子１７を通って、入力端子１１Ｂに流れ込むことはない。

なお、ＦＥＴ素子１６は、ＦＥＴに代えて、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、Ｊ-ＦＥＴ（接合型電界効果トランジスタ）、サイリスタ等を用いても構わない。

抵抗素子１７は、ＦＥＴ１６のソース端子に直列に接続されており、ＦＥＴ１６のソース端子とドレイン端子間に流れる電流、つまり、１次電流Ｉ１を検出するためのものである。

具体的には、１次巻線１２Ａから入力端子１１Ｂに１次電流Ｉ１が流れたとき、ＦＥＴ１６と抵抗素子１７との接続点には、抵抗素子１７による電圧降下に見合った電圧値が現れることになる。したがって、その接続点に現れる電圧値と抵抗素子１７の抵抗値とを用いて１次電流Ｉ１の電流値を検出可能である。

次に、図２のスイッチング電源装置１０の動作について説明する。なお、ここでは、スイッチング電源装置１０は、一定の入力電圧Ｖｉｎが入力端子１１Ａ、１１Ｂを介して入力され、一定の出力電圧Ｖｏｕｔ及び一定の出力電流Ｉｏｕｔを出力端子１４Ａ、１４Ｂを介して出力している状態にあるとする。

図３（ａ）は、トランス１２の１次巻線１２Ａに流れる１次電流Ｉ１の電流波形である。図３（ｂ）は、トランス１２の２次巻線１２Ｂに流れる２次巻線Ｉ２の電流波形である。図３（ｃ）は、整流平滑部１３のチョークコイル１３Ｃに流れるチョークコイル電流Ｉ３の電流波形である。

スイッチング制御回路１５がＦＥＴ１６のゲート端子に駆動信号を所定のデューティ比で出力し、ＦＥＴ１６が、この駆動信号に同期して、ＯＮ状態とＯＦＦ状態とを繰り返す。

この場合、先ず、スイッチング制御回路１５がＨＩＧＨレベルの駆動信号をＦＥＴ１６のゲート端子に入力すると、その駆動信号の入力に基づいてＦＥＴ１６がＯＮし、ＦＥＴ１６のＯＮ期間Ｔｏｎが開始する。

ＦＥＴ１６のＯＮ期間Ｔｏｎが開始すると、入力端子１１Ａに接続された直流電圧電源の高電位側の電位から、入力端子１１Ａ、トランス１２の１次巻線１２Ａ、ＦＥＴ１６、抵抗素子１７、及び、入力端子１１Ｂを通って、入力端子１１Ｂに接続された直流電圧電源の低電位側の電位に１次電流Ｉ１が流れる。この１次電流Ｉ１は、図３（ａ）に示すように、時間ｔの経過とともに増加する電流波形を持つ。

そして、１次巻線１２Ａに１次電流Ｉ１が流れると、それと同時に、２次巻線１２Ｂの両端子間に電圧が誘起される。２次巻線１２Ｂに誘起される電圧の方向は、２次巻線１２Ｂの巻き始め側端子が正の電位となり、整流用ダイオード１３Ａに順方向電圧を印加する方向となる。

したがって、２次巻線１２Ｂの巻き始め側端子から出力された２次電流Ｉ２は、整流用ダイオード１３Ａ、チョークコイル１３Ｃ、出力端子１４Ａ、負荷、出力端子１４Ｂを通った後、２次巻線１２Ｂの巻き終わり側端子に流れ込む。この２次電流Ｉ２は、図３（ｂ）に示すように、１次電流Ｉ１と同様、時間ｔの経過とともに増加する電流波形を持つ。このとき、平滑用コンデンサ１３Ｄは、電流リップルを抑えるように機能する。

また、ＦＥＴ１６のＯＮ期間Ｔｏｎでは、チョークコイル１３Ｃを流れるチョークコイル電流Ｉ３は、図３（ｃ）に示すように、２次電流Ｉ２と同様、時間ｔの経過とともに増加する電流波形を持つ。なお、このチョークコイル電流Ｉ３は、２次巻線１２Ｂに流れる２次電流Ｉ２と等しいことは言うまでもない。

ここで、整流平滑部１３のチョークコイル１３Ｃを流れるチョークコイル電流Ｉ３は、ＦＥＴ１６のＯＮ期間Ｔｏｎにおいては、整流用ダイオード１３Ａの順方向電圧降下を無視すると、次の式を用いて表わすことができる。

Ｉ３＝（（Ｖ１２Ｂ−Ｖｏｕｔ）／Ｌ）×（ｔ−（Ｔｏｎ／２））＋Ｉｏｕｔ…（２）
ここで、Ｖ１２Ｂは、２次巻線１２Ｂに誘起される電圧、Ｌは、チョークコイル１３Ｃのインダクタンス、ｔは、Ｔｏｎ期間開始時点からの経過時間、Ｉｏｕｔは、平均出力電流である。

上記の（２）式において、入力端子１１Ａ、１１Ｂ間に接続された直流電圧源からの入力電圧Ｖｉｎの電圧変動時間に比較してＦＥＴ１６のスイッチング周期Ｔが十分短く、且つ、出力電流Ｉｏｕｔが安定した定電流となっている場合であれば、Ｖ１２Ｂ、Ｖｏｕｔの変動が無視できるため、チョークコイル電流Ｉ３はｔの一次関数と近似でき、直線とみなすことができる。

次に、スイッチング制御回路１５がＬＯＷレベルの駆動信号をＦＥＴ１６のゲート端子に入力すると、その駆動信号の入力に基づいてＦＥＴ１６がＯＦＦし、ＦＥＴ１６のＯＦＦ期間Ｔｏｆｆが開始する。

ＦＥＴ１６のＯＦＦ期間Ｔｏｆｆが開始すると、図３（ａ）に示すように、トランス１２の１次巻線１２Ａの１次電流Ｉ１の流れは停止し、その結果、２次巻線１２Ｂに誘起される電圧の方向は、ＦＥＴ１６のＯＮ期間Ｔｏｎの場合とは逆方向となる。すなわち、２次巻線１２Ｂの巻き始め側端子が負の電位となり、整流用ダイオード１３Ａに逆方向電圧を印加する方向となる。このため、図３（ｂ）に示すように、２次巻線１２Ｂに２次電流Ｉ２は流れない。

一方、チョークコイル１３Ｃには磁気エネルギーが蓄積されていることから、そのエネルギーに起因してチョークコイル１３Ｃにはチョークコイル電流Ｉ３が流れ続ける。したがって、チョークコイル１３Ｃの一方の端子から出力されたチョークコイル電流Ｉ３は、出力端子１４Ａ、負荷、出力端子１４Ｂ、フライホイールダイオード１３Ｂを通った後、チョークコイル１３Ｃの他方の端子に流れ込む。このチョークコイル電流Ｉ３は、チョークコイル１３Ｃに蓄積された磁気エネルギーに依存するため、図３（ｃ）に示すように、時間ｔの経過とともに減少する電流波形を持つ。このとき、平滑用コンデンサ１３Ｄは、電流リップルを抑えるように機能する。

ここで、整流平滑部１３のチョークコイル１３Ｃを流れるチョークコイル電流Ｉ３は、ＦＥＴ１６のＯＦＦ期間Ｔｏｆｆにおいては、フライホイールダイオード１３Ｂの順方向電圧降下を無視すると、次の式を用いて表わすことができる。

Ｉ３＝−（Ｖｏｕｔ／Ｌ）×（ｔ−（Ｔｏｆｆ／２））＋Ｉｏｕｔ…（３）
ここで、ｔは、Ｔｏｆｆ期間開始時点からの経過時間である。

上記の（３）式において、入力端子１１Ａ、１１Ｂ間に接続された直流電圧源からの入力電圧Ｖｉｎの電圧変動時間に比較してＦＥＴ１６のスイッチング周期Ｔが十分短く、且つ、出力電流Ｉｏｕｔが安定した定電流となっている場合であれば、Ｖｏｕｔの変動が無視できるため、チョークコイル電流Ｉ３はｔの一次関数と近似でき、直線とみなすことができる。

このように、図３（ｃ）、上記の（２）及び（３）式からわかるように、チョークコイル電流Ｉ３の電流波形は、ＦＥＴ１６のＯＮ期間Ｔｏｎ及びＯＦＦ期間Ｔｏｆｆを通して、三角波形状を持つことになる。また、このチョークコイル電流Ｉ３の三角波形状は、ＦＥＴ１６のＯＮ期間Ｔｏｎの１／２の時点、及び、ＯＦＦ期間Ｔｏｆｆの１／２の時点において、出力電流Ｉｏｕｔと等しくなる形状である。

次に、このチョークコイル電流Ｉ３の三角波形状についてさらに詳しく説明する。

図４は、ＦＥＴ（スイッチング素子）１６のＯＮ期間Ｔｏｎ及びＯＦＦ期間Ｔｏｆｆにおける、１次電流Ｉ１及び２次電流Ｉ２の電流波形図である。なお、ＦＥＴ１６のＯＮ期間Ｔｏｎでは、２次電流Ｉ２とチョークコイル電流Ｉ３とは等しいものである。

出力電流Ｉｏｕｔが一定である定電流動作時においては、ＦＥＴ１６がＯＮしてから、チョークコイル１３Ｃに流れるチョークコイル電流Ｉ３、すなわち、２次巻線１２Ｂに流れる２次電流Ｉ２と出力電流Ｉｏｕｔとが一致する時刻Ｔｃまでの時間Δｔと、時刻ＴｃからＦＥＴ１６がＯＦＦするまでの時間Δｔとは等しくなる。

また、ＦＥＴ１６のＯＮ期間Ｔｏｎでは、チョークコイル電流Ｉ３の電流波形が直線であることから、出力電流ＩｏｕｔとＦＥＴ１６がＯＮ直後の２次電流Ｉ２との差ΔＩ２は、ＦＥＴ１６がＯＦＦ直前の２次電流Ｉ２と出力電流Ｉｏｕｔとの差ΔＩ２に等しくなる。

さらに、ＦＥＴ１６のＯＮ期間Ｔｏｎでは、チョークコイル電流Ｉ３の電流波形が直線であることから、ＦＥＴ１６がＯＮ直後の２次電流Ｉ２ｓとＦＥＴ１６がＯＦＦ直前の２次電流Ｉ２ｅとを加算し、その加算値を２で割った値が出力電流Ｉｏｕｔに等しくなる。

なお、上述した内容は、チョークコイル１３Ｃに蓄積された磁気エネルギーに起因して流れる、ＦＥＴ１６のＯＦＦ期間Ｏｆｆでのチョークコイル電流Ｉ３についても、直線の傾きが逆であること以外、同様に言えることである。

ここで、トランス１２の１次巻線１２Ａと２次巻線１２Ｂとの巻数比は（ｎｓ／ｎｐ）であることから、１次巻線１２Ａに流れる１次電流Ｉ１と２次巻線１２Ｂに流れる２次電流Ｉ２との関係は以下の式で表わされる。

Ｉ１＝（ｎｓ／ｎｐ）×Ｉ２…（４）
したがって、上記の（４）式から、２次電流Ｉ２の平均値が出力電流Ｉｏｕｔと一致するためには、ＦＥＴ１６がＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔと、その一致時刻からＦＥＴ１６がＯＦＦするまでの時間Δｔとを等しくすればよいことがわかる。

このため、本発明の実施の形態におけるスイッチング電源装置１０では、ＦＥＴ１６がＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔを測定し、その一致時刻Ｔｃから更に時間Δｔ経過後に、ＦＥＴ１６をＯＦＦするように動作させる。

この場合、ＦＥＴ１６のＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２の平均値が出力電流Ｉｏｕｔに一致する。

次に、本発明の実施の形態におけるスイッチング電源装置１０のスイッチング制御回路１５について説明する。

なお、未公開の特許出願にて提案したスイッチング制御回路に関する技術があるので、それについて最初に（参考形態）として説明する。

（参考形態）
図１６は、本発明の参考形態におけるスイッチング制御回路の概略構成を示す回路図である。

図１６に示すように、スイッチング制御回路１５Ａは、スイッチング信号発生回路３１と、ラッチ回路３２と、バッファ回路３３と、演算回路３４と、コンパレータ３５と、目標電流値記憶部３６と、を備えている。

スイッチング信号発生回路３１は、ＦＥＴ１６を駆動するタイミングを生成する。具体的には、スイッチング信号発生回路３１は、ＦＥＴ１６がＯＮすべきタイミングにＳｅｔ信号を演算回路３４及びラッチ回路３２に出力する。

ラッチ回路３２は、自身の出力を、スイッチング信号発生回路３１からのＳｅｔ信号でセットし、演算回路３４からのＲｅｓｅｔ信号でリセットするように動作する。例えば、ラッチ回路３２は、スイッチング信号発生回路３１からＳｅｔ信号が入力されているときに、演算回路３４からＲｅｓｅｔ信号が入力されると、自身の出力をリセットする。

バッファ回路３３は、ラッチ回路３２の出力レベルを、ＦＥＴ１６を駆動するのに最適なレベルに調整する。

演算回路３４は、ＦＥＴ１６がＯＮしてからコンパレータ３５の判定信号が出た時刻までの時間Δｔを測定し、その一致時刻Ｔｃから更に時間Δｔ経過後に、ＦＥＴ１６がＯＦＦするように、Ｒｅｓｅｔ信号を生成し、ラッチ回路３２に出力する。

コンパレータ３５は、抵抗素子１７により検出された検出電流値と目標電流値記憶部３６に記憶された目標電流値とを比較して、検出電流値が目標電流値を超えると演算回路３４に判定信号を送る。

目標電流値記憶部３６は、目標電流値であるＩｏｕｔ×（ｎｓ／ｎｐ）を記憶する。

次に、このスイッチング制御回路１５Ａの動作について説明する。

先ず、スイッチング信号発生回路３１がＳｅｔ信号を出力すると、このＳｅｔ信号はラッチ回路３２及び演算回路３４に入力される。

ラッチ回路３２は、Ｓｅｔ信号が入力されると、自身の出力をセットし、バッファ回路３３を介して、ＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号を出力する。

ＦＥＴ１６は、自身のゲート端子にＨＩＧＨレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れ始める。

ＦＥＴ１６に１次電流Ｉ１が流れ始めると、抵抗素子１７の両端子間における電圧降下に起因する電圧値がＦＥＴ１６と抵抗素子１７との接続点に現れる。したがって、その接続点に現れる電圧値と抵抗素子１７の抵抗値を用いて電流ＤＩを検出することができる。つまり、検出電流ＤＩは、１次電流Ｉ１を監視するためのものである。

コンパレータ３５は、検出電流ＤＩが表わす１次電流Ｉ１が目標電流値記憶部３６に記憶されている目標電流値以上になると、演算回路３４に判定信号を出力する。

一方、演算回路３４は、ＦＥＴ１６がＯＮしてからコンパレータ３５の判定信号が出た時刻までの時間Δｔを測定し、その一致時刻Ｔｃから更に時間Δｔ経過後に、Ｒｅｓｅｔ信号を生成し、ラッチ回路３２に出力する。

ラッチ回路３２は、Ｒｅｓｅｔ信号を入力し、スイッチング信号発生回路３１からＳｅｔ信号が入力されている場合でも、自身の出力をリセットし、バッファ回路３３を介して、ＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力する。

ＦＥＴ１６は、自身のゲート端子にＬＯＷレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れなくなる。

このようにして、ＦＥＴ１６のＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２が出力電流Ｉｏｕｔに一致する。

以上のようにスイッチング素子のＯＮ期間における１次電流の平均電流を一定に保つことにより、２次電流である出力電流を一定に保つものである。検出された１次電流と目標電流値を比較してスイッチングするため、負荷変動における追従性が良い。また、制御が１次電流のみの検出となっているため、部品数が少なく、効率が良い。

しかしながら、上記参考形態におけるスイッチング制御回路１５Ａは、次に述べるような課題が有している。

まず、スイッチング制御回路１５Ａには、出力電流Ｉｏｕｔを動作条件によらず一定にするためのスロープ補償が追加されていない。そのため、ＦＥＴ１６を５０％以上のＯＮデューティ比で連続動作させた場合、サブハーモニック発振が起こりやすい状態になるという課題がある。

そこで、ＯＮデューティが５０％以上で発生するサブハーモニック発振と呼ばれる不安定動作を抑えるために、スロープ補償が追加されるのが通常である。

しかしながら、そのようなサブハーモニック発振を抑制するために、スイッチング制御回路１５Ａにスロープ補償を単純に追加してしまうと、チョークコイル１３Ｃの定数や出力端子１４Ａ及び１４Ｂ間に接続された負荷の電圧や、その発振周波数に依存して、目標出力電流値と異なる出力電流が出力されてしまうといった新たな課題を招いてしまう。

そこで、例えば、図４のＯＮ期間後半のΔｔを短くすることによって、安定する条件は作ることは可能である。

しかしながら、このような条件の下では、ＯＮデューティ比が数％〜５０％以下、例えば、Δｔ×０．５とすると、ＯＮデューティ比は２５％以下でしか、動作が安定しない。また、出力電流を動作条件によらず一定にするという、本来の目的も達成することができなくなってしまう。

以下に示す本発明の実施の形態１におけるスイッチング制御回路は、このような課題を解決するものであって、出力電流Ｉｏｕｔを動作条件によらず一定に保ちながら、ＯＮデューティ比を広い条件で安定動作させることができる。

（スイッチング制御回路１５）
上述したように、スイッチング制御回路１５は、ＦＥＴ１６のスイッチング動作、つまり、ＦＥＴ１６のＯＮ／ＯＦＦを制御するものである。

図１は、本実施形態１におけるスイッチング制御回路１５の概略構成を示すブロック図である。

図１に示すように、スイッチング制御回路１５は、スロープ補償回路（スロープ補償部）１５１と、スロープレベル調整回路（スロープ信号生成部）１５２と、目標電流値記憶部１５３と、加算器（スロープ信号生成部）１５４と、中間値生成回路（中間値生成部）１５５と、コンパレータ（比較部）１５６と、時間調整回路（決定部、調整部）１５７と、を有している。

スロープ補償回路１５１は、ＦＥＴ１６のＯＮ期間には一定の傾きで低下するスロープ補償信号を生成する一方、ＦＥＴ１６のＯＦＦ期間にはＯＮ期間の初期値に当たる一定のスロープ補償信号を生成する。

具体的には、スロープ補償回路１５１は、ＦＥＴ１６のＯＮ期間においては、その開始時点では所定の高レベルのスロープ補償信号を出力し、その後、一定の傾きでスロープ補償信号のレベルを低下させていく。そして、スロープ補償回路１５１は、ＦＥＴ１６のＯＮ期間の終了時点で所定の低レベルのスロープ補償信号を出力する。

また、スロープ補償回路１５１は、ＦＥＴ１６のＯＮ期間終了し、ＯＦＦ期間が開始すると、そのＯＦＦ期間中、上記の所定の高レベルのスロープ補償信号を出力し続ける。

また、スロープ補償回路１５１は、このようにしてそのレベルが変化するスロープ補償信号を加算器１５４に出力する。

スロープレベル調整回路１５２は、その入力側に中間値生成回路１５５及び目標電流値記憶部１５３が接続される一方、その出力側に加算器１５４が接続されている。そして、スロープレベル調整回路１５２は、中間値生成回路１５５から出力される中間値ｍと、目標電流値記憶部１５３から出力される目標電流値ｒｅｆとを基に、スロープ補償回路１５１から出力されるスロープ補償信号のレベルを調整するための調整値ｈを生成し、その調整値ｈを信号加算器１５４に出力する。

目標電流値記憶部１５３は、目標電流値ｒｅｆであるＩｏｕｔ×（ｎｓ／ｎｐ）を予め記憶しており、その目標電流値ｒｅｆをスロープレベル調整回路１５２に出力する。

加算器１５４は、その入力側にスロープ補償回路１５１及びスロープレベル調整回路１５２が接続されると共に、その出力側に中間値生成回路１５５及びコンパレータ１５６が接続されている。そして、加算器１５４は、スロープ補償回路１５１により生成されるスロープ補償信号と、スロープレベル調整回路１５２により生成される調整値ｈとを加算する。

加算器１５４は、それらを加算することで、スロープ補償回路１５１からのスロープ補償信号のレベルを調整値ｈに基づき調整し、その調整結果であるスロープ信号ＳＬＯＰＥを生成する。

また、加算器１５４は、このようなスロープ信号ＳＬＯＰＥを中間値生成回路１５５及びコンパレータ１５６に出力する。

中間値生成回路１５５は、加算器１５４から出力されるスロープ信号ＳＬＯＰＥが入力されると、そのスロープ信号ＳＬＯＰＥから中間値ｍを生成し、その中間値ｍをスロープレベル調整回路１５２に出力する。

コンパレータ１５６は、ＦＥＴ１６に１次電流Ｉ１が流れ始めると、ＦＥＴ１６と抵抗素子１７との接続点に現れる電圧値と、抵抗素子１７の抵抗値とから算出される検出電流ＣＳを取得する。そして、コンパレータ１５６は、この検出電流ＣＳに基づいて、ＦＥＴ１６を流れる１次電流Ｉ１を監視する。

具体的には、コンパレータ１５６は、その入力側からスロープ信号ＳＬＯＰＥと検出電流ＣＳとが入力されており、スロープ信号ＳＬＯＰＥのレベルと、検出電流ＣＳの電流値レベルとを大小比較する。そして、コンパレータ１５６は、検出電流ＣＳの電流値レベルがスロープ信号ＳＬＯＰＥのレベルを超えたとの判定結果に基づき、時間調整回路１５７に判定信号を出力する。

時間調整回路１５７は、ＦＥＴ１６がＯＮすると、そのＯＮ期間の開始時点から、コンパレータ１５６から判定信号が入力されるまでに要する時間Δｔの測定を開始する。そして、時間調整回路１５７は、その時間Δｔ経過後、更に同一の時間Δｔの経過後、ＦＥＴ１６がＯＦＦするように、ＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力する。

また、時間調整回路１５７は、ＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力してＦＥＴ１６をＯＦＦさせると、ＦＥＴ１６のＯＦＦ期間として予め決められた時間Ｔｏｆｆ経過した後、再びＦＥＴ１６がＯＮするように、そのゲート端子にＨＩＧＨレベルの駆動信号を出力する。

（スロープレベル調整回路１５２及び中間値生成回路１５５）
次に、図１のスロープレベル調整回路１５２及び中間値生成回路１５５の具体的な構成例について説明する。図５は、スロープレベル調整回路１５２及び中間値生成回路１５５の第１の構成例を示すブロック図である。

図５に示す第１の構成例では、スロープレベル調整回路１５２は、スロープレベル調整用アンプ１５２Ａを用いている。このスロープレベル調整用アンプ１５２Ａは、その非反転入力端子には目標電流値記憶部１５３に予め設定されている目標電流値ｒｅｆが入力される一方、反転入力端子には中間値生成回路１５５が生成する中間値ｍが入力されている。

また、中間値生成回路１５５は、図５に示すように、ピークホールド回路（保持回路）１５５Ａと、抵抗素子１５５Ｂと、抵抗素子１５５Ｃとを用いている。

ピークホールド回路１５５Ａは、加算器１５４から出力されるスロープ信号ＳＬＯＰＥが入力されており、スロープ信号ＳＬＯＰＥが持つレベルの下限値ｌを記憶する。スロープ信号ＳＬＯＰＥのレベルは、スロープ補償回路により生成されるスロープ補償信号と同様、所定の高レベルと所定の低レベルとの間を変化する。そして、その低レベルが上記の下限値ｌに相当する。

抵抗素子１５５Ｂ及び抵抗素子１５５Ｃは、スロープレベル調整用アンプ１５２Ａの出力である調整値ｈと、ピークホールド回路１５５Ａの出力である下限値ｌとを抵抗分割して得られた中間値ｍを、スロープレベル調整用アンプ１５２Ａに出力する。

ここで、抵抗素子１５５Ｂと抵抗素子１５５Ｃとは、１：１の抵抗比を持つことが好ましい。そうすることにより、中間値ｍの精度を高めることができるからである。

但し、スロープレベル調整用アンプ１５２Ａのオフセットやピークホールド回路１５５Ａのピーク値のオフセットがある場合には、抵抗素子１５５Ｂ及び抵抗素子１５５Ｃをトリミングし、中間値ｍがスロープ信号ＳＬＯＰＥのちょうど中間になるように、それらの抵抗比を調整すればよい。

スロープレベル調整回路１５２の出力である調整値ｈは、上述したように、加算器１５４に入力されている。加算器１５４は、スロープ補償回路１５１により生成されるスロープ補償信号に、この調整値ｈを加算することで、スロープ信号ＳＬＯＰＥを生成する。

このようにして、スロープレベル調整回路１５２及び加算器１５４は帰還増幅回路を構成しており、スロープ信号ＳＬＯＰＥには負帰還がかけられている。したがって、スロープレベル調整用アンプ１５２Ａの非反転入力端子と反転入力端子との入力値がほぼ一致するように、調整値ｈが調整される。すなわち、中間値ｍと目標電流値ｒｅｆとがほぼ一致するように、調整値ｈが調整されることになる。

次に、図５に示したスイッチング制御回路１５の動作について説明する。図６に、スロープ信号ＳＬＯＰＥの波形と検出電流ＣＳの波形との関係を示す。

図６に示すように、先ず、時間調整回路１５７は、ＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号を出力する。

ＦＥＴ１６は、自身のゲート端子にＨＩＧＨレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れ始める。

ＦＥＴ１６に１次電流Ｉ１が流れ始めると、抵抗素子１７の両端子間における電圧降下に起因する電圧がＦＥＴ１６と抵抗素子１７との接続点に現れる。

コンパレータ１５６は、この接続点に現れる電圧値と抵抗素子１７を用いて検出電流ＣＳを取得し、この検出電流ＣＳに基づいて、１次電流Ｉ１を監視する。この検出電流ＣＳは、図６に示すように、ＦＥＴ１６のＯＮ期間においては、時間ｔの経過とともに増加する電流波形を持つ。

スロープ補償回路１５１から出力されるスロープ補償信号と、スロープレベル調整回路１５２から出力される調整値ｈとが、加算器１５４により加算されることで得られる、スロープ信号ＳＬＯＰＥは、ＦＥＴ１６のＯＮ期間においては、一定の傾きで低下する波形を持つ。

なお、スロープ信号ＳＬＯＰＥのＯＮ期間の初期値は、調整値ｈと一致する。そして、中間値ｍは、目標電流値ｒｅｆとほぼ一致する。すなわち、スロープ信号ＳＬＯＰＥの平均値は、目標電流値ｒｅｆとほぼ一致する。

コンパレータ１５６は、検出電流ＣＳの電流値レベルがスロープ信号ＳＬＯＰＥのレベルを超えると、時間調整回路１５７に判定信号を出力する。

一方、時間調整回路１５７は、ＦＥＴ１６のＯＮ期間が開始した時点からコンパレータ１５６からの判定信号が入力されるまでの時間Δｔを測定し、その時間Δｔ経過後、更に同一の時間Δｔの経過後、ＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力する。

ＦＥＴ１６は、自身のゲート端子にＬＯＷレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れなくなる。

スロープ信号ＳＬＯＰＥは、ＦＥＴ１６のＯＮ期間の初期値である調整値ｈに戻る。

ＦＥＴ１６がＯＦＦしてから予め決められた時間Ｔｏｆｆ経過後、再びスイッチング素子１６がＯＮするように、時間調整回路１５７はゲート端子にＨＩＧＨレベルの駆動信号を出力する。

このようにして、ＦＥＴ１６のＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２が出力電流Ｉｏｕｔに一致する。

これにより実際のチョークコイル電流Ｉ３の平均値を、Ｉｏｕｔ×（ｎｓ／ｎｐ）である目標電流値ｒｅｆとほぼ一致させることができる。

（スロープ信号の傾きに依存する安定条件）
次に、スロープ信号ＳＬＯＰＥの傾きに依存する安定条件について、図７を用いて説明する。

図７の破線は、スロープ信号ＳＬＯＰＥの波形を示す。図７に示すように、スロープ信号ＳＬＯＰＥは、Ｔｏｎ期間には一定の傾きで低下し、Ｔｏｆｆ期間では、Ｔｏｎ期間の初期値に戻り、一定値をとる。

図７の実線は、定常動作時のチョークコイル電流Ｉ３の波形、その二点鎖線は、何らかの外乱によりチョークコイル電流Ｉ３が定常動作からずれた場合の波形を示す。

また、ｍｓは、スロープ信号ＳＬＯＰＥの傾き、ｍ１は、ＦＥＴ１６のＯＮ期間Ｔｏｎでのチョークコイル電流Ｉ３の傾き、ｍ２は、ＦＥＴ１６のＯＦＦ期間Ｔｏｆｆでのチョークコイル電流Ｉ３の傾きを示し、ｍｓ≧０、ｍ１＞０、ｍ２＞０とする。さらに、スロープ信号ＳＬＯＰＥのＴｏｎ期間の初期値、すなわち、Ｔｏｆｆ期間の値をｉｓとする。

チョークコイル電流Ｉ３のある周期での初期電流値をｉ（ｎ）とすると、ｉ（ｎ）を次の式を用いて表わすことができる。

ｉ（ｎ）＝ｉｓ−（ｍｓ＋ｍ１）×Δｔ（ｎ）…（５）
よって、
Δｔ（ｎ）＝ｉｓ／（ｍｓ＋ｍ１）−ｉ（ｎ）／（ｍｓ＋ｍ１）…（６）
また、ｉ（ｎ）の次の周期の初期電流値をｉ（ｎ＋１）とすると、ｉ（ｎ＋１）を次の式を用いて表わすことができる。

ｉ（ｎ＋１）＝２×ｍ１×Δｔ（ｎ）＋ｉ（ｎ）−ｍ２×（Ｔ−２×Δｔ（ｎ））
＝２×（ｍ１＋ｍ２）×Δｔ（ｎ）＋ｉ（ｎ）−ｍ２×Ｔ…（７）
式（６）、式（７）よりΔｔ（ｎ）を消去すると、
ｉ（ｎ＋１）＝{−２×（ｍ１＋ｍ２）／（ｍ１＋ｍｓ）＋１}×ｉ（ｎ）＋２×（ｍ１＋ｍ２）／（ｍ１＋ｍｓ）×ｉｓ−ｍ２×Ｔ…（８）
式（８）は等比数列となっているため、その収束条件は、
−１＜−２×（ｍ１＋ｍ２）／（ｍ１＋ｍｓ）＋１＜１
となり、スロープ信号ＳＬＯＰＥの傾きｍｓをｍｓ＞ｍ２と設定しておけば安定することになる。

以上説明したように、本発明の実施形態１によれば、チョークコイル電流Ｉ３の平均値を目標出力電流ｒｅｆと一致させながら、広い範囲で安定動作させることができる。

（実施の形態２）
次に、本発明の実施形態２について説明する。本実施の形態は、上記の実施の形態１における中間値生成回路１５５の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。

図８に示すように、本発明の実施の形態２において、中間値生成回路１５５は、スイッチ１５５Ｄと、ローパスフィルタ１５５Ｅと、を用いている。

スイッチ１５５Ｄは、ＦＥＴ１６のＯＮ期間ＴｏｎのみＯＮする。スイッチ１５５Ｄは、例えば、時間調整回路１５７からＦＥＴ１６のＯＮ時間Ｔｏｎの開始時点及び終了時点を取得し、それらに基づきスイッチ１５５ＤのＯＮ／ＯＦＦを切り替えるスイッチ制御回路１５５Ｆを有している。

ローパスフィルタ１５５Ｅは、スイッチ１５５ＤがＯＮすると、スイッチ１５５Ｄを介してスロープ信号ＳＬＯＰＥが入力される。このローパスフィルタ１５５Ｅは、図５に示した実施形態１の中間値生成回路１５５から出力される中間値ｍとほぼ同様の波形を持つ中間値ｍを出力する。ローパスフィルタ１５５Ｅは、このような中間値ｍを出力可能となるように、その伝達関数が予め設定されている。

スロープレベル調整用アンプ１５２Ａの非反転入力端子には、目標電流値記憶部１５３に予め設定されている目標電流値ｒｅｆが入力され、反転入力端子にはローパスフィルタ１５５Ｅから中間値ｍが入力される。

スロープレベル調整回路１５２の出力である調整値ｈは、上述したように、加算器１５４に入力されている。加算器１５４は、スロープ補償回路１５１により生成されるスロープ補償信号に、この調整値ｈを加算することで、スロープ信号ＳＬＯＰＥを生成する。

このようにして、スロープレベル調整回路１５２及び加算器１５４は帰還増幅回路を構成しており、スロープ信号ＳＬＯＰＥには負帰還がかけられている。したがって、スロープレベル調整用アンプ１５２Ａの非反転入力端子と反転入力端子との入力値がほぼ一致するように、調整値ｈが調整される。すなわち、中間値ｍと目標電流値ｒｅｆとがほぼ一致するように、調整値ｈが調整されることになる。

すなわち、実施の形態２においても、中間値ｍの波形は実施の形態１とほぼ同様な波形となる。

次に、実施の形態２において、スイッチング制御回路１５の動作について説明する。

先ず、時間調整回路１５７は、ＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号を出力する。

ＦＥＴ１６は、自身のゲート端子にＨＩＧＨレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れ始める。

ＦＥＴ１６に１次電流Ｉ１が流れ始めると、抵抗素子１７の両端子間における電圧降下に起因する電圧がＦＥＴ１６と抵抗素子１７との接続点に現れる。

コンパレータ１５６は、この接続点に現れる電圧値と抵抗素子１７を用いて検出電流ＣＳを取得し、この検出電流ＣＳに基づいて、１次電流Ｉ１を監視する。

一方、スイッチ１５５Ｄは、時間調整回路１５７がＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号を出力すると、その出力にあわせてＯＮされる。例えば、時間調整回路１５７がＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号の出力すると、スイッチ制御回路１５５Ｆがその出力にあわせてスイッチ１５５ＤをＯＮする。

スイッチ１５５ＤがＯＮすると、加算器１５４から出力されるスロープ信号ＳＬＯＰＥがローパスフィルタ１５５Ｅに入力される。

その結果、スロープレベル調整用アンプ１５２Ａの非反転入力端子には、目標電流値記憶部１５３に予め設定されている目標電流値ｒｅｆが入力され、反転入力端子には中間値生成回路１５５から中間値ｍが入力される。なお、目標電流値ｒｅｆと中間値ｍはほぼ一致するように調整値ｈが調整される。

コンパレータ１５６は、検出電流ＣＳの電流値レベルがスロープ信号ＳＬＯＰＥのレベルを超えると、時間調整回路１５７に判定信号を出力する。

一方、時間調整回路１５７は、ＦＥＴ１６のＯＮ期間が開始した時点からコンパレータ１５６からの判定信号が入力されるまでの時間Δｔを測定し、その時間Δｔ経過後、更に同一の時間Δｔの経過後、ＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力する。

ＦＥＴ１６は、自身のゲート端子にＬＯＷレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れなくなる。

一方、スイッチ１５５Ｄは、時間調整回路１５７がＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力すると、その出力にあわせてＯＦＦされる。例えば、時間調整回路１５７がＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号の出力すると、スイッチ制御回路１５５Ｆがその出力にあわせてスイッチ１５５ＤをＯＦＦする。

その結果、Ｔｏｆｆ期間中、スロープ信号ＳＬＯＰＥは一定となる。すなわち、スロープ信号ＳＬＯＰＥは、ＦＥＴ１６のＯＮ期間の初期値である調整値ｈに戻る。

ＦＥＴ１６がＯＦＦしてから予め決められた時間Ｔｏｆｆ経過後、再びスイッチング素子１６がＯＮするように、時間調整回路１５７はゲート端子にＨＩＧＨレベルの駆動信号を出力する。

このようにして、ＦＥＴ１６のＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２が出力電流Ｉｏｕｔに一致する。

これにより実際のチョークコイル電流Ｉ３の平均値を目標電流値ｒｅｆとほぼ一致させながら、広い範囲で安定動作させることができる。

（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態は、上記の実施の形態１における中間値生成回路１５５及び時間調整回路１５７の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。

図９に示すように、本発明の実施の形態３においては、上記の実施の形態１とは異なり、中間値生成回路１５５の入力側には検出電流ＣＳが入力されている。なお、ここでは、中間値生成回路１５５は、図８に示した構成と同様、スイッチ１５５Ｄと、ローパスフィルタ１５５Ｅと、を有している。

スイッチ１５５Ｄは、ＦＥＴ１６のＯＮ期間のみＯＮする。

ローパスフィルタ１５５Ｅは、スイッチ１５５ＤがＯＮすると、スイッチ１５５Ｄを介して、検出電流ＣＳを入力する。そして、ローパスフィルタ１５５Ｅから出力する中間値ｍは検出電流ＣＳの平均値を表わすことになる。

次に、スイッチング制御回路１５の動作について説明する。

先ず、時間調整回路１５７は、ＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号を出力する。

ＦＥＴ１６は、自身のゲート端子にＨＩＧＨレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れ始める。

ＦＥＴ１６に１次電流Ｉ１が流れ始めると、抵抗素子１７の両端子間における電圧降下に起因する電圧がＦＥＴ１６と抵抗素子１７との接続点に現れる。

コンパレータ１５６は、この接続点に現れる電圧値と抵抗素子１７を用いて検出電流ＣＳを取得し、この検出電流ＣＳに基づいて、１次電流Ｉ１を監視する。

一方、スイッチ１５５Ｄは、時間調整回路１５７がＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号を出力すると、その出力にあわせてＯＮされる。例えば、時間調整回路１５７がＦＥＴ１６のゲート端子にＨＩＧＨレベルの駆動信号の出力すると、スイッチ制御回路１５５Ｆがその出力にあわせてスイッチ１５５ＤをＯＮする。

スイッチ１５５ＤがＯＮすると、検出電流ＣＳがローパスフィルタ１５５Ｅに入力される。

コンパレータ１５６は、検出電流ＣＳの電流値レベルがスロープ信号ＳＬＯＰＥのレベルを超えると、時間調整回路１５７に判定信号を出力する。

一方、時間調整回路１５７は、ＦＥＴ１６のＯＮ期間が開始した時点からコンパレータ１５６からの判定信号が入力されるまでの時間Δｔを測定し、その時間Δｔ経過後、更に同一の時間Δｔの経過後、ＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力する。

また、時間調整回路１５７は、判定信号が出た時刻から任意に遅らせてＬＯＷレベルの駆動信号を出力してもよい。なお、ここでは、スロープ信号の傾きｍｓを小さくするために、上記の更なる時間Δｔ経過後すぐに、ＬＯＷレベルの駆動信号を出力するようにする。

ＦＥＴ１６は、自身のゲート端子にＬＯＷレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れなくなる。

一方、スイッチ１５５Ｄは、時間調整回路１５７がＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号を出力すると、その出力にあわせてＯＦＦされる。例えば、時間調整回路１５７がＦＥＴ１６のゲート端子にＬＯＷレベルの駆動信号の出力すると、スイッチ制御回路１５５Ｆがその出力にあわせてスイッチ１５５ＤをＯＦＦする。

その結果、Ｔｏｆｆ期間中、スロープ信号ＳＬＯＰＥは一定となる。すなわち、スロープ信号ＳＬＯＰＥは、ＦＥＴ１６のＯＮ期間の初期値である調整値ｈに戻る。

ＦＥＴ１６がＯＦＦしてから予め決められた時間Ｔｏｆｆ経過後、再びスイッチング素子１６がＯＮするように、時間調整回路１５７はゲート端子にＨＩＧＨレベルの駆動信号を出力する。

このようにして、ＦＥＴ１６のＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２が出力電流Ｉｏｕｔに一致する。

これにより実際のチョークコイル電流Ｉ３の平均値を目標電流値ｒｅｆとほぼ一致させながら、広い範囲で安定動作させることができる。

次に、本実施の形態におけるスロープ信号ＳＬＯＰＥの傾きに依存する安定条件について、図１０を用いて説明する。

図１０の破線は、スロープ信号ＳＬＯＰＥの波形を示す。図１０に示すように、スロープ信号ＳＬＯＰＥは、Ｔｏｎ期間には一定の傾きで低下し、Ｔｏｆｆ期間では、Ｔｏｎ期間の初期値に戻り、一定値をとる。

図１０の実線は、定常動作時のチョークコイル電流Ｉ３の波形、その二点鎖線は、何らかの外乱によりチョークコイル電流Ｉ３が定常動作からずれた場合の波形を示す。

また、ｍｓは、スロープ信号ＳＬＯＰＥの傾き、ｍ１は、ＦＥＴ１６のＯＮ期間Ｔｏｎでのチョークコイル電流Ｉ３の傾き、ｍ２は、ＦＥＴ１６のＯＦＦ期間Ｔｏｆｆでのチョークコイル電流Ｉ３の傾きを示し、ｍｓ≧０、ｍ１＞０、ｍ２＞０とする。さらに、スロープ信号ＳＬＯＰＥのＴｏｎ期間の初期値、すなわち、Ｔｏｆｆ期間の値をｉｓとする。

チョークコイル電流Ｉ３のある周期での初期電流値をｉ（ｎ）とすると、ｉ（ｎ）を次の式を用いて表わすことができる。

ｉ（ｎ）＝ｉｓ−（ｍｓ＋ｍ１）×Δｔ（ｎ）…（９）
よって、
Δｔ（ｎ）＝ｉｓ／（ｍｓ＋ｍ１）−ｉ（ｎ）／（ｍｓ＋ｍ１）…（１０）
また、ｉ（ｎ）の次の周期の初期電流値をｉ（ｎ＋１）とすると、ｉ（ｎ＋１）を次の式を用いて表わすことができる。

ｉ（ｎ＋１）＝ｍ１×Δｔ（ｎ）＋ｉ（ｎ）−ｍ２×（Ｔ−Δｔ（ｎ））
＝（ｍ１＋ｍ２）×Δｔ（ｎ）＋ｉ（ｎ）−ｍ２×Ｔ…（１１）
式（１０）、式（１１）よりΔｔ（ｎ）を消去すると、
ｉ（ｎ＋１）＝{−（ｍ１＋ｍ２）／（ｍ１＋ｍｓ）＋１}×ｉ（ｎ）＋（ｍ１＋ｍ２）／（ｍ１＋ｍｓ）×ｉｓ−ｍ２×Ｔ…（１２）
式（１２）は等比数列となっているため、その収束条件は、
−１＜−（ｍ１＋ｍ２）／（ｍ１＋ｍｓ）＋１＜１
となり、スロープ信号の傾きはｍｓ＞（ｍ２−ｍ１）／２と設定しておけば安定することになる。

以上説明したように、本発明の実施によれば、チョークコイルＩ３の平均値を設定された目標電流ｒｅｆと一致させながら、広い範囲で安定動作させることができる。

（実施の形態４）
次に、本発明の実施の形態４について説明する。本発明の実施の形態４におけるスイッチング電源装置は、上記の実施の形態１〜４のトランス１２及び整流平滑部１３に代えて、チョークコイル方式の非絶縁型の降圧ＤＣＤＣコンバータを利用する形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。図１１は、本発明の実施の形態４におけるスイッチング電源装置の概略構成を示す回路図である。

図１１に示すように、スイッチング電源装置１００は、入力端子２５と、降圧ＤＣＤＣコンバータ２１と、スイッチング制御回路１５と、スイッチング素子１６と、エラーアンプ２２と、参照電圧記憶部２３と、出力端子２４と、を備えている。

エラーアンプ２２の非反転入力端子には参照電圧記憶部２３から参照電圧Ｖｒｅｆが入力され、反転入力端子には出力端子２４からの出力電圧Ｖｏｕｔが入力される。エラーアンプ２２の出力は、スロープレベル調整回路１５２と過電流保護回路（保護回路）１５８に入力される。

エラーアンプ２２の出力値は、上記の実施の形態１〜３のような効果でチョークコイル電流Ｉ３の平均値に略一致するように制御される。なお、このエラーアンプ２２の出力値が上記の実施の形態１〜３の目標電流値記憶部１５３から出力される目標電流値ｒｅｆに相当する。

ここで、降圧ＤＣＤＣコンバータ２１及びエラーアンプ２２について説明する。

エラーアンプ２２は、公知の差動増幅器やオペアンプを用いることができる。降圧ＤＣＤＣコンバータ２１の降圧は、ＰＷＭ制御の電流モード制御により実現される。

スイッチング素子１６は、後述するように、時間調整回路１５７内のオシレータにより一定の周期でＯＮする。コンパレータ１５６は、スイッチング素子１６の電流を検出しており、その波形は、図６の検出電流ＣＳとほぼ同じ波形となる。その波形ＣＳはコンパレータ１５６に入力されており、ＳＬＯＰＥ信号の波形が検出電流ＣＳの波形と一致するとコンパレータ１５６の出力が時間調整回路１５７に入力され、スイッチング素子１６のＯＦＦ時間が決定される。

スイッチング素子１６がＯＦＦすると、コイル電流がＧＮＤから出力端子２４にダイオードを介して電流が流れる。ＳＬＯＰＥ信号の波形レベルは、エラーアンプ２２により決まり、Ｖｏ＝Ｖｒｅｆになるように負帰還がかけられている。

また、スロープレベル調整回路１５２と中間値生成回路１５５により、エラーアンプ２２の出力は、出力端子２４の出力電流、または、コイル電流の平均値に対応した値となる。例えば、出力端子２４の電流が増加した場合、出力端子２４の電圧が下がることにより、エラーアンプ２２の出力が高くなり、ＳＬＯＰＥ信号の波形レベルも高くなる。その結果、出力端子２４の出力電流に対応した電流がコイルに流れることになる。

したがって、過電流保護回路１５８で入力のリミットを制限することで垂下特性の過電流保護機能をつけることができる。なお、過電流保護回路１５８は、上記の実施の形態１〜３においても同様に用いることができる。

ここで、電流保護回路１５８について説明する。

上述したように、エラーアンプ２２の出力は出力端子２４の出力電流に対応しているため、その出力の上限を決めれば、出力端子２４の出力電流もその上限以上、上昇することがない。出力端子２４の出力電流を増やそうとしても、その電流は設定した上限の電流が流れるだけであり、出力端子２４はその電流を維持したまま下がっていく。つまり、垂下特性が実現される。

電流保護回路１５８は、例えば、図１４に示すように、電圧源１５８aと、ＦＥＴ１５８ｂと、から構成すればよい。この場合、電圧源１５８ａの電圧により過電流の値を設定することになるが、ＦＥＴ１５８ｂのスレッシュ電圧と実効電圧分リミットが高くなることから、その分を加味して、電圧源１５８の電圧を設定すればよい。

また、図１５に示すように、オペアンプ１５８ｃを挿入すれば、電圧源１５８aの電圧とエラーアンプ２２の出力のリミットを略一致させることができる。

（実施の形態５）
次に、本発明の実施の形態５について説明する。本実施の形態は、上記の実施の形態４における時間調整回路１５７の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。図１２は、本発明の実施の形態５におけるスイッチング電源装置の概略構成を示す回路図である。

図１２に示すように、本実施形態におけるスイッチング電源装置１０１においては、時間調整回路１５７は、過電流保護回路１５８の出力及び出力端子２４の出力電圧Ｖｏｕｔが入力されている。

図１３に、時間調整回路１５７の具体的な構成例を示す。図１３に示すように、時間調整回路１５７は、記憶部１５７Ａと、遅延回路１５７Ｂと、ラッチ回路１５７Ｃと、バッファ回路１５７Ｄと、オシレータ１５７Ｅと、を備えている。

オシレータ１５７Ｅは、一定の周波数で矩形波生成する。具体的には、オシレータ１５７Ｅは、ＦＥＴ１６がＯＮすべきタイミングにＳｅｔ信号を記憶部１５７Ａ及びラッチ回路１５７Ｃに出力する。

ラッチ回路１５７Ｃは、自身の出力をオシレータ１５７ＥからのＳｅｔ信号でセットし、後述の遅延回路１５７ＢからのＲｅｓｅｔ信号でリセットするように動作する。

記憶部１５７Ａは、オシレータ１５７ＥのＳｅｔ信号が出力してから検出電流ＣＳがスロープ信号ＳＬＯＰＥを超えた時刻までの時間Δｔを記憶する。

遅延回路１５７Ｂは、時間Δtに依存した遅延時間（ここでは更なる時間Δtの遅延）を作ったあとに、ＦＥＴ１６がＯＦＦするように、Ｒｅｓｅｔ信号を生成し、ラッチ回路１５７Ｃに出力する。

バッファ回路１５７Ｄは、ラッチ回路１５７Ｃの出力レベルを、ＦＥＴ１６を駆動するのに最適なレベルに調整する。

以下、通常動作時の時間調整回路１５７の動作について説明する。

オシレータ１５７Ｅは、一定の周波数で矩形波を出しており、ラッチ回路１５７ＣにＳｅｔ信号を出力する。

ラッチ回路１５７Ｃは、遅延回路１５７ＢからのＲｅｓｅｔ信号が入力するまではバッファ回路１５７Ｄを通してＦＥＴ１６をＯＮさせる。

記憶部１５７Ａは、オシレータ１５７ＥのＳｅｔ信号が出力してから検出電流ＣＳがスロープ信号ＳＬＯＰＥを超えた時刻までの時間Δｔを記憶し、遅延回路１５７Ｂに出力する。

遅延回路１５７Ｂは、時間Δtに依存した遅延時間（更なる時間Δtの遅延）を作ったあとに、ＦＥＴ１６がＯＦＦするように、Ｒｅｓｅｔ信号を生成し、ラッチ回路１５７Ｃに出力する。

ラッチ回路１５７Ｃは、オシレータ１５７ＥからのＳｅｔ信号が入力するまではバッファ回路１５７Ｄを通してＦＥＴ１６をＯＦＦさせる。

ここで、過電流保護回路１５８から過電流保護信号が遅延回路１５７Ｂに入力された場合について説明する。

過電流保護信号が遅延回路１５７Ｂに入力されると、出力電圧Ｖｏｕｔのレベルを受け取り、出力電圧Ｖｏｕｔがある閾値以下になった場合に遅延時間を短縮する（例えば、０に切り替える）。

このようにすると、過電流により出力電圧Ｖｏｕｔが低下してデューティ比が限界まで低下した場合でも遅延時間を短縮する（０に切り替える）ことによってパルス幅を限界まで小さくすることができる。

このため、パルス幅が絞れなくなることによる過電流値の伸びを防ぐことができる。

（実施の形態６）
次に、本発明の実施の形態６について説明する。本実施の形態は、上記の実施の形態５における遅延回路１５７Ｂの別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。

上記の実施の形態５では、遅延回路１５７Ｂが過電流保護信号を受け取った場合、出力電圧Ｖｏｕｔのレベルを受け取り、出力電圧Ｖｏｕｔがある閾値以下になった場合に遅延時間を０に切り替えていた。

それに対し、本実施の形態では、出力電圧Ｖｏｕｔが設定値からある低い電圧まで低下する場合、遅延時間を時間Δt〜０の範囲で出力電圧Ｖｏｕｔに比例して低下させることとする。

このようにすると、上記の実施の形態５のように、急激なパルス幅の低下が無くなり、過電流時には出力電圧Ｖｏｕｔの低下でなめらかに過電流値を落とすことができる。

なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

なお、本発明は、以下のようにも表現することができる。すなわち、本発明におけるスイッチング制御回路は、チョークコイルの平均電流値が出力電流の平均に一致するスイッチング電源装置に用いられ、スイッチング素子のオンオフ動作を制御するためのスイッチング制御回路であって、スロープ補償波形発生回路と、中間値生成回路と、スロープ補償波形レベルを動的に調整するレベル調整回路と、前記スイッチング素子の電流を検出する電流検出回路と、前記スイッチング素子の電流検出値と調整されたスロープ補償波形とを比較し前記スイッチング素子がオンすべき期間を決定する決定部を備えている。

前記レベル調整回路は演算部を有し、前記中間値生成回路と目標出力電流を演算することによって調整されたスロープ補償波形を生成し、前記中間生成回路は調整されたスロープ補償波形を入力したピークホールド回路を有し、ピークホールド回路の出力と前記レベル調整回路の出力に応じた値をレベル調整回路に入力し、前記決定部により決定された前記スイッチング素子のオン期間及びオフ期間を調整する調整部とを備えていることが好ましい。

前記レベル調整回路は演算部を有し、前記中間値生成回路と目標出力電流を演算することによって調整されたスロープ補償波形を生成し、前記中間値生成回路はローパスフィルタと前記スイッチング素子のオン時間に応じた時間オンするスイッチを有し、そのスイッチは前記ローパスフィルタと調整されたスロープ補償波形を繋ぎ、ローパスフィルタの出力は前記レベル調整回路に入力し、前記決定部により決定された前記スイッチング素子のオン期間及びオフ期間を調整する調整部とを備えていることが好ましい。

前記レベル調整回路は演算部を有し、前記中間値生成回路と目標出力電流を演算することによって調整されたスロープ補償波形を生成し、前記中間値生成回路はローパスフィルタと前記スイッチング素子のオン時間に応じた時間オンするスイッチを有し、そのスイッチは前記ローパスフィルタと前記スイッチング素子の電流検出値を繋ぎ、ローパスフィルタの出力は前記レベル調整回路に入力することが好ましい。

目標出力電流値が入力される前記レベル調整回路の入力部分に出力電圧からのフィードバック信号とリファレンス電圧を入力に持つエラーアンプの出力に接続し、エラーアンプ出力信号にリミットを設けることにより出力電圧制御と過電流保護を付加することが好ましい。

過電流保護がかかっている時に出力電圧のフィードバック信号がある閾値を下回った場合に前記オン期間及びオフ期間を調整する調整部においてオン期間を正常動作時より短くすることが好ましい。

過電流保護がかかっている時に出力電圧のフィードバック信号の低下にほぼ比例して前記オン期間及びオフ期間を調整する調整部においてオン期間を短くする機能を持つことが好ましい。

前記スロープ補償波形発生回路、レベル調整回路、中間値生成回路、電流検出回路、決定部、調整部は、同一基板上に配置されていることが好ましい。

本発明におけるスイッチング電源装置は、１次巻線及び２次巻線を有する電圧変換器と、 前記１次巻線に直列接続され、入力電圧をスイッチングするスイッチング素子と、前記２次巻線の両端間に接続された整流平滑部と、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路とを備え、前記スイッチング素子のオン期間に前記電圧変換器の１次巻線側から２次巻線側に電力を供給するフォワード型のスイッチング電源装置であって、前記スイッチング制御回路は、上記のスイッチング制御回路からなる。

本発明におけるスイッチング電源装置は、チョークコイルと、前記チョークコイルと入力電圧をスイッチングするスイッチング素子と、前記チョークコイルとGNDをスイッチングするスイッチング素子またはダイオードとを備え、前記スイッチング制御回路は、上記のスイッチング制御回路からなる。

本発明のスイッチング電源装置は、非絶縁型、絶縁型電圧変換回路に利用可能であり、ＬＥＤ照明やＡＣアダプタ等の商用交流電源やバッテリ等の直流電源から直流定電流を生成する必要のあるシステムに適用できる。

１０、１００、１０１ スイッチング電源装置
１１Ａ、１１Ｂ、２５ 入力端子
１２ トランス（電圧変換器）
１３ 整流平滑部
１４Ａ、１４Ｂ、２４ 出力端子
１５ スイッチング制御回路
１５Ａ スイッチング制御回路
１６ ＦＥＴ（スイッチング素子）
１７ 抵抗素子
２１ 降圧ＤＣＤＣコンバータ
２２ エラーアンプ
２３ 参照電圧記憶部
２５ 入力端子
１５１ スロープ補償回路（スロープ補償部）
１５２ スロープレベル調整回路（スロープ信号生成部）
１５２Ａ スロープレベル調整用アンプ（帰還増幅回路）
１５３ 目標電流値記憶部
１５４ 加算器（スロープ信号生成部）
１５５ 中間値生成回路（中間値生成部）
１５５Ａ ピークホールド回路（保持部）
１５５Ｂ 抵抗素子
１５５Ｃ 抵抗素子
１５５Ｄ スイッチ
１５５Ｅ ローパスフィルタ
１５５Ｆ スイッチ制御回路
１５６ コンパレータ（比較部）
１５７ 時間調整回路（決定部、調整部）
１５７Ａ 記憶部
１５７Ｂ 遅延回路
１５７Ｃ ラッチ回路
１５７Ｄ バッファ回路
１５７Ｅ オシレータ
１５８ 過電流保護回路（保護回路）

Claims (11)

1. スイッチング素子のオン期間に電圧変換器の１次側から２次側に電力を供給するフォワード型スイッチング電源装置に用いられ、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路であって、
   前記スイッチング素子のオン／オフ動作におけるサブハーモニック発振を抑えるための、所定の電流波形を持つスロープ補償信号を生成するスロープ補償部と、
   前記スロープ補償部により生成されるスロープ補償信号の電流値の中間値を生成する中間値生成部と、
   前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が予め設定されている目標電流値と略一致するように、前記スロープ補償部により生成される前記スロープ補償信号が持つ電流波形を調整することで、その調整結果である電流波形を持つスロープ信号を生成するスロープ信号生成部と、
   前記スロープ信号生成部により生成されるスロープ信号の電流値に対して、前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の電流値の大小を比較する比較部と、
   前記比較部による、前記１次電流の電流値が前記スロープ信号の電流値を超えたとの比較結果に基づいて、前記スイッチング素子がオンすべき期間を決定する決定部と
   を備えていることを特徴とするスイッチング制御回路。
2. 前記スロープ信号生成部は、２つの入力端子及び１つの出力端子を有し、一方の入力端子に前記予め設定されている目標電流値が入力され、他方の入力端子に前記中間値生成部により生成される前記スロープ補償信号の電流値の中間値が入力されており、前記他方の入力端子に入力される前記スロープ補償信号の電流値の中間値を帰還させることにより、前記２つの入力端子に入力される前記目標電流値と前記中間値と略一致させる帰還増幅回路を有することを特徴とする請求項１に記載のスイッチング制御回路。
3. 前記中間値生成部は、
   前記スロープ信号生成部により生成されるスロープ信号の電流値の下限値を保持しつつ出力する保持回路と、
   前記保持回路の出力と前記帰還増幅回路の出力との間に直列接続された２つの抵抗素子と
   を有し、前記２つの抵抗素子の接続点における出力値を前記中間値として用いることを特徴とする請求項２に記載のスイッチング制御回路。
4. 前記中間値生成部は、
   前記スロープ信号生成部により生成されるスロープ信号の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、
   前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スロープ信号生成部により生成されるスロープ信号を前記ローパスフィルタに入力するスイッチと
   を有することを特徴とする請求項１または２に記載のスイッチング制御回路。
5. 前記中間値生成部は、
   前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の電流値の中間値を出力すべく伝達関数が設定されているローパスフィルタと、
   前記決定部により決定された前記スイッチング素子のオンすべき期間において、前記スイッチング素子に流れる１次電流を前記ローパスフィルタに入力するスイッチと
   を有することを特徴とする請求項１または２に記載のスイッチング制御回路。
6. 前記スイッチング電源装置の出力値を前記スイッチング制御回路に帰還させるためのエラーアンプを更に備え、
   前記エラーアンプの出力値を前記予め設定されている目標電流値として用いることにより、前記スイッチング電源装置の出力制御を行なうことを特徴とする請求項１〜５のいずれか１項に記載のスイッチング制御回路。
7. 前記エラーアンプの出力値を予め定められたリミット値を越えないように制限する保護回路を更に備えていることを特徴とする請求項６に記載のスイッチング制御回路。
8. 前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、
   前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値が予め定められた閾値を下回ったときに前記スイッチング素子のオン期間を短縮することを特徴とする請求項７に記載のスイッチング制御回路。
9. 前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部を更に備え、
   前記調整部は、前記保護回路による前記エラーアンプの出力値の制限がかけられた場合において、前記スイッチング電源装置の出力値の低下に合わせて前記スイッチング素子のオン期間を短縮することを特徴とする請求項７に記載のスイッチング制御回路。
10. 前記スロープ補償部、前記中間値生成部、前記スロープ信号生成部、前記比較部及び前記決定部は、同一基板上に配置されていることを特徴とする請求項１〜９のいずれか１項に記載のスイッチング制御回路。
11. １次側から２次側に電力を供給するための電圧変換器と、前記電圧変換器の１次側に直列接続され、前記電圧変換器の入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路とを備え、前記スイッチング素子のオン期間に前記電圧変換器の１次側から２次側に電力を供給するフォワード型のスイッチング電源装置であって、
    前記スイッチング制御回路は、請求項１〜１０のいずれか１項に記載のスイッチング制御回路からなることを特徴とするスイッチング電源装置。

Images