JP5790563B2

JP5790563B2 - スイッチング電源装置

Info

Publication number: JP5790563B2
Application number: JP2012068573A
Authority: JP
Inventors: 直毅山口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-03-26
Filing date: 2012-03-26
Publication date: 2015-10-07
Anticipated expiration: 2032-03-26
Also published as: CN103368402A; US9160234B2; US20130250625A1; JP2013201829A; CN103368402B

Description

本発明は、トランスと二つのスイッチング素子を備えたスイッチング電源装置に関する。

特許文献１には、二つのスイッチング素子を相補的に交互にオン／オフさせるように構成されたスイッチング電源装置が開示されている。特許文献１に記載のスイッチング電源装置は、一般にフライバックコンバータと呼ばれる回路を応用したものであり、ハイサイド及びローサイドの二つのスイッチング素子（ＦＥＴ）を有している。ローサイドのＦＥＴがオン期間に、トランスにエネルギーが蓄積され、この蓄積されたエネルギーがオフ期間に負荷へ供給される。また、特許文献１に記載のスイッチング電源装置は、ローサイドのＦＥＴにかかるサージ電圧をクランプする、所謂アクティブクランプ方式を採用したものであり、二つのスイッチング素子のゼロ電圧スイッチング動作が実現されるものである。

このスイッチング電源装置は、ローサイドのＦＥＴと、トランスの１次巻線及び直流電源が直列に接続され、ハイサイドのＦＥＴ及びキャパシタの直列回路が、トランスの１次巻線の両端間に接続されている。また、スイッチング電源装置のトランスは第１及び第２の駆動巻線を有していて、第１の駆動巻線の一端がローサイドスイッチング制御回路に接続されている。このローサイドスイッチング制御回路はローサイドのＦＥＴのゲートに制御信号を出力する。ハイサイドのＦＥＴのソースは、ローサイドのＦＥＴのドレインに接続されている。ハイサイドスイッチング制御回路は、キャパシタ及び抵抗からなる時定数回路を備えている。

特開２００１−３７２２０号公報

特許文献１のスイッチング電源装置においては、トランスの第２の駆動巻線と時定数回路とでハイサイドのＦＥＴを駆動するように構成されている。しかし、ＰＦＣコンバータを構成する場合、又は、ＰＦＣコンバータを兼ねたＤＣ−ＤＣコンバータを構成する場合、力率改善のために入力電圧の変動に応じてローサイドのＦＥＴをオンオフさせる必要がある。この場合、特許文献１のスイッチング電源装置では、ハイサイドのＦＥＴのオン時間は時定数回路でほぼ固定されているため、ハイサイドのＦＥＴのオン時間も変化させることに対応することは困難である。一方、ＦＥＴを効率よく駆動するために、ハイサイドスイッチング制御回路をドライバＩＣで構成し、ローサイドのオンオフに応じてハイサイドのＦＥＴを制御することも可能であるが、この場合、低コスト化の妨げとなる。

そこで、本発明の目的は、コストの高騰を防ぎ、かつ、入力電圧の変動に応じて、二つのスイッチング素子を効率よくスイッチング制御することができるスイッチング電源装置を提供することにある。

本発明に係るスイッチング電源装置は、入力電圧が入力される電源入力部と、磁気的に結合された１次巻線、２次巻線及び駆動巻線を備えたトランスと、前記１次巻線に直列接続され、前記入力電圧を断続的に前記１次巻線に印加するようにオンオフするローサイドスイッチング素子と、閉ループを形成するよう前記１次巻線に接続された、共振キャパシタ、共振インダクタ及びハイサイドスイッチング素子と、前記ローサイドスイッチング素子をスイッチング制御する第１制御回路と、前記駆動巻線に生じる電圧に応じてハイサイドスイッチング素子をスイッチング制御する第２制御回路と、を備えたスイッチング電源装置において、前記第２制御回路は、前記駆動巻線と前記ハイサイドスイッチング素子の制御端子との間に接続され、前記ローサイドスイッチング素子のオン期間に充電される第１のキャパシタと、前記第１のキャパシタと前記駆動巻線との接続点に接続された第２のキャパシタと、前記ハイサイドスイッチング素子及び前記第１のキャパシタの接続点と、前記第２のキャパシタとの間に接続され、前記ローサイドスイッチング素子のオフ期間に、前記駆動巻線と前記第１のキャパシタとの電圧に基づいて前記第２のキャパシタを充電する充電回路と、前記ハイサイドスイッチング素子の制御端子に接続され、前記第２のキャパシタの充電電圧がしきい値を超えたときに前記ハイサイドスイッチング素子をターンオフするターンオフ回路と、前記ハイサイドスイッチング素子及び前記駆動巻線の接続点と、前記第２のキャパシタとの間に接続され、前記ローサイドスイッチング素子のオン期間に、前記第２のキャパシタに充電された電圧を放電する放電回路と、を有することを特徴とする。

この構成では、ローサイドスイッチング素子を第１制御回路でスイッチング制御し、ハイサイドスイッチング素子を第２制御回路でスイッチング制御する。第２制御回路は、ローサイドスイッチング素子のオン期間に充電される第１のキャパシタの充電電圧を、駆動巻線に誘起される電圧に加算して、ハイサイドスイッチング素子をターンオンする。このとき、充電回路により第２のキャパシタは充電される。駆動巻線の極性が反転すると、放電回路は第２のキャパシタを放電して、ターンオフ回路はハイサイドスイッチング素子をターンオフする。

このように、本発明のスイッチング電源装置は、二つのスイッチング素子を、デッドタイムを挟んで相補的にオンオフさせることができる。このため、二つのスイッチング素子が同時オンとなることを防止でき、アーム短絡やスイッチング素子の破損などを防止できる。また、入力電圧の変化に応じて第２のキャパシタが充放電されるため、入力電圧の変動に対してハイサイドスイッチング素子のオン時間を変化させることが可能となる。さらに、入力電圧が変化してもハイサイドスイッチング素子及びローサイドスイッチング素子をゼロ電圧スイッチング動作させることができるため、低ノイズかつ高効率動作が可能となる。

前記電源入力部は交流入力電圧を入力し、前記スイッチング電源装置は、前記交流入力電圧を全波整流する整流回路を備え、前記第１制御回路は、前記整流回路により全波整流された電圧に応じた制御電圧を検出し、前記制御電圧に基づいて前記ローサイドスイッチング素子をスイッチング制御する構成でもよい。

この構成では、交流入力電圧に係る制御電圧によりローサイドスイッチング素子をスイッチング制御することで、力率改善動作を行える。

前記共振インダクタは前記トランスの漏れインダクタンスであることが好ましい。

この構成では、別部品としてのインダクタを必要としないため、部品点数の減少が可能となる。

前記充電回路は、前記第２のキャパシタに充電する充電電流値を設定する第１の定電圧素子を有し、前記放電回路は、前記第２のキャパシタを放電する放電電流値を設定する第２の定電圧素子を有する構成が好ましい。

この構成では、第２のキャパシタに対する充放電量をさらに調整することができるため、少ない部品点数かつ安価な部品によって、高効率な動作が可能となる。また、トランスの巻線仕様が変わり駆動巻線に発生する電圧が変化しても、定電圧素子により第２のキャパシタに対する充放電量を調整できるため、最適な設計が可能となる。

前記放電回路は、並列接続された第３のキャパシタ及び整流素子を有してもよい。

この構成では、第２のキャパシタの放電量を瞬時に増加させることができるため、ハイサイドスイッチング素子のオン時間の変化幅の制御が可能となる。

前記放電回路は、前記第１のキャパシタ及び前記ハイサイドスイッチング素子の接続点と、前記第２のキャパシタとの間に接続され、前記第１のキャパシタと共に、前記第２のキャパシタに充電された電圧を放電してもよい。

この構成では、第１のキャパシタの充電量によって、放電回路にかかる電圧を小さくすることができるため、放電回路の素子の耐圧低減や損失低減が可能となる。

本発明によれば、入力電圧の変動に対してハイサイドスイッチング素子のオン時間を変化させることが可能となる。

実施形態１に係るスイッチング電源装置の回路図。スイッチング電源装置の各要部における動作波形を示す図。直流入力電源を用いた場合のスイッチング電源装置の回路図。実施形態２に係るスイッチング電源装置の回路図。実施形態３に係るスイッチング電源装置の回路図。実施形態４に係るスイッチング電源装置の回路図。

＜実施形態１＞
図１は実施形態１に係るスイッチング電源装置の回路図である。本実施形態に係るスイッチング電源装置１０１は、トランスＴによる電圧変換、及び力率改善動作を同時に行う、所謂１コンバータ方式を採用した装置である。

スイッチング電源装置１０１の入力端子Ｐｉ−Ｐｉ間には、ダイオード１１，１２，１３，１４からなるダイオードブリッジ回路（本発明の整流回路）、及びフィルタコンデンサ１５が接続されている。ダイオードブリッジ回路には交流入力電源１が接続され、ダイオードブリッジ回路は、交流入力電源１からの交流入力電圧を全波整流する。以下、整流後の電圧を入力電圧Ｖｉという。スイッチング電源装置１０１の出力端子Ｐｏ（＋）−Ｐｏ（−）間には不図示の負荷が接続され、スイッチング電源装置１０１は負荷へ所定の直流電圧Ｖｏを出力する。

トランスＴの１次巻線ｎｐ及びローサイドスイッチング素子Ｑ１は直列に接続されて、第１の直列回路が構成されている。ローサイドスイッチング素子Ｑ１はｎ型ＦＥＴであり、ドレイン端子がトランスＴの１次巻線ｎｐに接続され、ソース端子がグランドラインに接続されている。

トランスＴの１次巻線ｎｐの両端には、ハイサイドスイッチング素子Ｑ２と共振キャパシタＣｒと共振インダクタＬｒが直列に接続された第２の直列回路が構成されている。ハイサイドスイッチング素子Ｑ２はｎ型ＦＥＴであり、ソース端子がローサイドスイッチング素子Ｑ１と１次巻線ｎｐとの接続点に接続されている。なお、共振インダクタＬｒは、トランスＴの漏れインダクタンスであり、共振キャパシタＣｒとで共振回路を形成している。この共振インダクタＬｒは、トランスＴとは別の部品としてのインダクタであってもよい。

トランスＴの２次巻線ｎｓには、ダイオードＤｏ及びキャパシタＣｏからなる半波整流平滑回路が構成されている。この整流平滑回路は２次巻線ｎｓから出力される交流電圧を整流平滑して、出力端子Ｐｏ（＋）−Ｐｏ（−）へ出力する。

トランスＴは、１次側にローサイド駆動巻線ｎｂ１とハイサイド駆動巻線ｎｂ２を備えている。ローサイド駆動巻線ｎｂ１には、ローサイドスイッチング素子Ｑ１をスイッチング制御するローサイド制御回路（本発明の第１制御回路）８１が接続されている。ローサイド制御回路８１とローサイド駆動巻線ｎｂ１との間には、ダイオードＤｂ及びキャパシタＣｂによる整流平滑回路が接続されていて、整流平滑回路によって得られる直流電圧がローサイド制御回路８１に電源電圧として供給される。

また、ローサイド制御回路８１は、ローサイドスイッチング素子Ｑ１のゲート端子（本発明の制御端子）に対して制御電圧を出力し、ローサイドスイッチング素子Ｑ１をオンオフ制御する。ローサイド制御回路８１によるローサイドスイッチング素子Ｑ１のスイッチング制御を具体的に説明すると、ローサイド制御回路８１及び出力端子Ｐｏ（＋），Ｐｏ（−）の間には帰還回路が接続されていて、ローサイド制御回路８１には、出力電圧Ｖｏに応じたフィードバック電圧Ｖｆｂが入力される。なお、図１では簡易的に帰還の経路のみを一本の線（Feed back）で表している。例えば、フォトカプラやパルストランスなどの絶縁手段を用いてフィードバックすることができる。前記帰還回路は、具体的には出力端子Ｐｏ（＋）−Ｐｏ（−）間の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でローサイド制御回路８１へフィードバック電圧Ｖｆｂを入力する。

また、ローサイド制御回路８１には入力電圧Ｖｉが入力される。図１では、簡略化しているが、具体的には、ローサイド制御回路８１には入力電圧Ｖｉの波形をモニタする検出電圧Ｖｉｓが入力される。

ローサイド制御回路８１は、ローサイド駆動巻線ｎｂ１によりトランスＴの電圧極性の反転を検出したとき、ローサイドスイッチング素子Ｑ１をターンオンするための制御電圧を出力する。その後、ローサイド制御回路８１は、フィードバック電圧Ｖｆｂ及び抵抗分圧電圧Ｖｉｓに応じて、ローサイドスイッチング素子Ｑ１のオン時間を制御する。より詳しくは、ローサイド制御回路８１は、フィードバック電圧Ｖｆｂと抵抗分圧電圧Ｖｉｓとを乗算器で掛け合わせ、一つの制御電圧を生成する。ローサイド制御回路８１は、生成した制御電圧をローサイドスイッチング素子Ｑ１のゲート端子に印加して、ローサイドスイッチング素子Ｑ１を所定時間だけオンする。

トランスＴのハイサイド駆動巻線ｎｂ２の第１端は、ローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２との接続点（ハイサイドスイッチング素子Ｑ２のソース端子）に接続されている。ハイサイド駆動巻線ｎｂ２の第２端は、ハイサイド制御回路（本発明の第２制御回路）６１を介してハイサイドスイッチング素子Ｑ２のゲート端子に接続されている。

ハイサイドスイッチング素子Ｑ２のゲート・ソース間には抵抗Ｒｇｓが接続されている。この抵抗Ｒｇｓは、ハイサイドスイッチング素子Ｑ２のゲート・ソース間に加わる電圧値を調整し、又は、ハイサイドスイッチング素子Ｑ２のゲート・ソース間の要領に蓄積された残留電荷を放電するように設けられている。

ハイサイド制御回路６１は、ハイサイド駆動巻線ｎｂ２の第１端とハイサイドスイッチング素子Ｑ２のゲート端子との間に接続されたキャパシタ（本発明の第１のキャパシタ）Ｃ１と抵抗Ｒ３との直列回路を備えている。また、ハイサイド制御回路６１は、ハイサイドスイッチング素子Ｑ２のゲート・ソース間に接続されたトランジスタ（本発明のターンオフ回路）Ｑ３を備えている。トランジスタＱ３のコレクタ端子はハイサイドスイッチング素子Ｑ２のゲート端子に接続され、エミッタ端子はハイサイドスイッチング素子Ｑ２のソース端子に接続されている。

トランジスタＱ３のベース・エミッタ間には、キャパシタ（本発明の第２のキャパシタ）Ｃ２が接続されている。キャパシタＣ２は、キャパシタＣ１に接続された後述の充電回路及び放電回路により充放電される。キャパシタＣ２が充電回路により充電され、充電電圧がトランジスタＱ３のベース・エミッタ間電圧のしきい値に達した場合、トランジスタＱ３はターンオンされる。また、キャパシタＣ２が放電回路により放電され、充電電圧がトランジスタＱ３のベース・エミッタ間電圧のしきい値を下回った場合、トランジスタＱ３はターンオフされる。すなわち、トランジスタＱ３は、キャパシタＣ２の充電電圧に応じてオンオフ動作する。

前記充電回路は、ダイオードＤ１と抵抗Ｒ１とツェナーダイオード（本発明の第１の定電圧素子）Ｄｚ１との直列回路で構成される。スイッチング電源装置１０１においては、ダイオードＤ１のアノード端子がキャパシタＣ１及び抵抗Ｒ３の接続点に接続され、カソード端子が抵抗Ｒ１を介してツェナーダイオードＤｚ１のカソードに接続されている。ツェナーダイオードＤｚ１のアノード端子はキャパシタＣ２に接続されている。つまり、ダイオードＤ１とツェナーダイオードＤｚ１とは整流方向が逆向きである。この直列回路により、ハイサイド駆動巻線ｎｂ２に誘起された電圧、及びキャパシタＣ１に充電された電圧を基にしてキャパシタＣ２に充電電流（充電電流値）が流れ、キャパシタＣ２は充電される。以下、充電電流が流れる方向を正方向という。ハイサイド駆動巻線ｎｂ２に誘起される電圧に応じたツェナーダイオードＤｚ１のツェナー電圧を定めることで、キャパシタＣ２への充電を安定して行えるようにしている。

前記放電回路は、ダイオードＤ２と抵抗Ｒ２とツェナーダイオード（本発明の第２の定電圧素子）Ｄｚ２との直列回路で構成される。スイッチング電源装置１０１においては、ダイオードＤ２のアノード端子が、抵抗Ｒ２を介してキャパシタＣ２に接続され、カソード端子が、ツェナーダイオードＤｚ２のカソード端子に接続されている。ツェナーダイオードＤｚ２のアノード端子がキャパシタＣ１及びハイサイド駆動巻線ｎｂ２の接続点に接続されている。つまりダイオードＤ２とツェナーダイオードＤｚ２は整流方向が逆向きである。また前述の充電回路のダイオードＤ１と放電回路のダイオードＤ２とは、キャパシタＣ２に対して逆向きに接続されている。この直列回路により、ハイサイド駆動巻線ｎｂ２に誘起された電圧により、キャパシタＣ２には負方向に放電電流（放電電流値）が流れ、キャパシタＣ２は放電される。ハイサイド駆動巻線ｎｂ２に誘起される電圧に応じてツェナーダイオードＤｚ２のツェナー電圧を定めることで、キャパシタＣ２の放電を安定して行えるようにしている。

以下に、スイッチング電源装置１０１の動作について説明する。図２はスイッチング電源装置１０１の各要部における動作波形を示す図である。図２では、Ｖｑ１ｄｓは、ローサイドスイッチング素子Ｑ１のドレイン−ソース間電圧、ｉｑ１ｄはドレイン電流を示す。Ｖｑ２ｄｓは、ハイサイドスイッチング素子Ｑ２のドレイン−ソース間電圧、ｉｑ２ｄはドレイン電流を示す。ＶｓはトランスＴの２次側のダイオードＤｏの電圧、ｉｓはダイオードＤｏに流れる電流を示す。

本回路の起動後のスイッチング動作は、１スイッチング周期Ｔｓにおいて、主に時刻ｔ１〜ｔ５の４つの動作状態に分けることができる。まず、起動時（発振開始時）について説明し、次に各状態における動作を示す。

（Ｑ１ターンオン）
ローサイド駆動巻線ｎｂ１によりローサイド制御回路８１がトランスＴの電圧極性反転を検出したとき、ローサイド制御回路８１は、ローサイドスイッチング素子Ｑ１のゲート端子に電圧を印加する。これにより、ローサイドスイッチング素子Ｑ１はターンオンする。

（状態１）ｔ１〜ｔ２
状態１では、ローサイドスイッチング素子Ｑ１はオン状態であり、入力電圧ＶｉｎがトランスＴの１次巻線ｎｐに印加され、１次巻線電流が直線的に増加し、トランスＴに励磁エネルギーが蓄えられる。ローサイドスイッチング素子Ｑ１のドレイン電流ｉｑ１ｄの波形は、直線的に増加する１次巻線電流である。また、ローサイドスイッチング素子Ｑ１はオン状態であるので、ローサイドスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｑ１ｄｓは零となる。２次側では、ダイオードＤｏに逆バイアスがかかる方向に、トランスＴの２次巻線ｎｓに電圧が誘起される。

この時、トランスＴのハイサイド駆動巻線ｎｂ２に入力電圧Ｖｉに応じた電圧が誘起される。この電圧により、抵抗Ｒｇｓ→抵抗Ｒ３→キャパシタＣ１→ハイサイド駆動巻線ｎｂ２の経路で電流Ａが流れ、キャパシタＣ１が充電される。同時に、キャパシタＣ２→抵抗Ｒ２→ダイオードＤ２→ツェナーダイオードＤｚ２→ハイサイド駆動巻線ｎｂ２の経路で、キャパシタＣ２には負方向に放電電流Ｂが流れ、キャパシタＣ２は放電される。

ローサイド制御回路８１は、フィードバック電圧Ｖｆｂ及び抵抗分圧電圧Ｖｉｓから、ローサイドスイッチング素子Ｑ１のオン時間を制御し、ローサイドスイッチング素子Ｑ１を時刻ｔ２でターンオフする。これにより、状態１から状態２に遷移する。

（状態２）ｔ２〜ｔ３
ローサイドスイッチング素子Ｑ１がターンオフすると、トランスＴの１次巻線ｎｐに流れていた電流が、ハイサイドスイッチング素子Ｑ２のボディーダイオード（不図示）を通ることで、共振キャパシタＣｒは充電される。このとき、共振インダクタＬｒ及び共振キャパシタＣｒは共振する。この共振により、状態２でのローサイドスイッチング素子Ｑ１の電圧Ｖｑ２ｄｓ及びドレイン電流ｉｑ２ｄの立下りは、共振による正弦波の一部となる。また、状態２でのローサイドスイッチング素子Ｑ１の電圧Ｖｑ１ｄｓの立ち上がり、及びドレイン電流ｉｑ１ｄの立下りは、ローサイドスイッチング素子Ｑ１の寄生容量と１次巻線ｎｐとの共振による正弦波の一部となる。

また、時刻ｔ２でローサイドスイッチング素子Ｑ１がターンオフすると、ハイサイド駆動巻線ｎｂ２に誘起された電圧に、キャパシタＣ１の充電電圧が加算され、キャパシタＣ１→抵抗Ｒ３の経路で電流Ｃが流れ、ローサイドスイッチング素子Ｑ１のターンオフより少し遅れてハイサイドスイッチング素子Ｑ２のゲート端子に電圧が印加される。このときハイサイドスイッチング素子Ｑ２のドレイン電流ｉｑ２ｄは負電流であり、ボディーダイオード（不図示）に電流が流れている。これにより、零電圧スイッチング（ＺＶＳ）動作で、ハイサイドスイッチング素子Ｑ２が時刻ｔ３でターンオンする。同時に、ダイオードＤ１→抵抗Ｒ１→ツェナーダイオードＤｚ１の経路で正方向に充電電流Ｄが流れ、キャパシタＣ２が充電される。このときに流れる充電電流Ｄは、キャパシタＣ１の充電電圧に応じて変化する。

２次側ではダイオードＤｏの両端電圧Ｖｓが順バイアスとなり、ダイオードＤｏが導通する。この電圧Ｖｓの立ち下がり部分の曲線は、ダイオードＤｏの寄生容量と２次巻線ｎｓとの共振による正弦波の一部である。

（状態３）ｔ３〜ｔ４
状態３では、ハイサイドスイッチング素子Ｑ２が導通し、共振インダクタＬｒと共振キャパシタＣｒが共振を始める。この期間において共振キャパシタＣｒの充電電荷は放電される。この時、２次側ではダイオードＤｏが導通し、トランスＴに蓄えられた励磁エネルギーと、共振キャパシタＣｒに蓄えられた静電エネルギーが２次巻線ｎｓから放出され、整流平滑回路を介して出力端子Ｐｏ（＋）−Ｐｏ（−）から出力される。

この時、ハイサイドスイッチング素子Ｑ２のドレイン電流ｉｑ２ｄの波形は、共振インダクタＬｒと共振キャパシタＣｒによる共振電流の波形となる。このとき、トランスＴの励磁エネルギーが２次側に伝達され、励磁電流ｉｍは直線的に減少する。したがって、２次側のダイオードＤｏに流れる電流ｉｓは、共振電流ｉｑｄ２に対し、直線的に減少する励磁電流ｉｍを引いた値と相似形となる。このため、電流ｉｓは、零電流から比較的急峻に立ち上がり、正弦波状の曲線を有する波形となって、電流変化率が零となるピーク点に達した後、零電流に向かって下降する。トランスＴの励磁電流ｉｍが０となると、ダイオードＤｏはオフし、２次側電流ｉｓが０となる。

また、１次側では、充電されたキャパシタＣ２の充電電圧が、トランジスタＱ３のベース・エミッタ間電圧のしきい値に達したとき、トランジスタＱ３がターンオンする。この結果、ハイサイドスイッチング素子Ｑ２のゲート・ソース間電圧が略ゼロとなり、時刻ｔ４でハイサイドスイッチング素子Ｑ２が零電流付近でターンオフし、零電流スイッチング（ＺＣＳ）動作が行われる。ハイサイドスイッチング素子Ｑ２がターンオフすると、２次側のダイオードＤｏに逆バイアス電圧が掛かり、トランスＴの巻線電圧が反転しはじめる。

ここで、出力端子に接続される負荷により、励磁電流ｉｍが０になるタイミングとハイサイドスイッチング素子Ｑ２がターンオフされるタイミングが異なる。すなわち、負荷が軽い場合には、励磁電流ｉｍが０になってからハイサイドスイッチング素子Ｑ２がターンオフされダイオードＤｏに逆電圧が掛かるが、重負荷の場合は、ハイサイドスイッチング素子Ｑ２がターンオフされてから励磁電流ｉｍが０となり、ダイオードＤｏに逆電圧が掛かる。すなわち、いずれの負荷条件においても、ハイサイドスイッチング素子Ｑ２とダイオードＤｏとがともにオフとなる時刻ｔ４でダイオードＤｏに逆電圧が掛かり、状態４に移行する。

このように、状態３におけるハイサイドスイッチング素子Ｑ２のオン時間は、充電電流Ｄによって決まる。例えば、キャパシタＣ１の充電電圧が高い場合、充電電流Ｄは大きくなり、キャパシタＣ２の充電電圧がトランジスタＱ３のベース・エミッタ間電圧のしきい値に達するまでの時間は短くなり、ハイサイドスイッチング素子Ｑ２のオン時間は短くなる。キャパシタＣ１の充電電圧は、入力電圧Ｖｉ及びローサイドスイッチング素子Ｑ１のオン時間によって決まる。ローサイド制御回路８１は、入力電圧Ｖｉが高い場合、ローサイドスイッチング素子Ｑ１のオン時間を短くし、入力電圧Ｖｉが低い場合、ローサイドスイッチング素子Ｑ１のオン時間を長くする。このように、入力電圧Ｖｉの変動に応じてローサイドスイッチング素子Ｑ１のオン時間が調整され、それに応じてハイサイドスイッチング素子Ｑ２のオン時間が制御される。

（状態４）ｔ４〜ｔ５
状態４では、ローサイドスイッチング素子Ｑ１のボディーダイオードが導通し、ローサイドスイッチング素子Ｑ１には負方向に電流ｉｑｄ１が流れる。この時、ローサイド駆動巻線ｎｂ１によりトランスＴの電圧極性反転を検出したローサイド制御回路８１により、時刻ｔ４から少し遅延してローサイドスイッチング素子Ｑ１のゲート端子に電圧が印加され、時刻ｔ５でローサイドスイッチング素子Ｑ１がターンオンされる。このように、零電圧スイッチング動作が行われて状態４が終了する。

１スイッチング周期Ｔｓ当たり、以上のような動作を行って、次のスイッチング周期も同様の動作を行い、以降この動作を繰り返す。

以上の動作によって、ローサイドスイッチング素子Ｑ１がオンされている期間にトランスＴの１次巻線ｎｐに励磁エネルギーが蓄えられるとともに、キャパシタＣｒに静電エネルギーが蓄えられる。ローサイドスイッチング素子Ｑ１がオフされると、これらの励磁エネルギーと静電エネルギーがトランスＴの２次側に放出されることになるため、ローサイドスイッチング素子Ｑ１のオン期間に励磁エネルギーのみが蓄えられて、ローサイドスイッチング素子Ｑ１のオフ期間にこの励磁エネルギーを放出する装置と比較して、電流ピーク値を低減でき、導通損失を低減できる利点がある。

また、ハイサイドスイッチング素子Ｑ２のオン時間は、キャパシタＣ２の充電電圧、すなわち、ローサイドスイッチング素子Ｑ１のオン時間に応じて決まる。また、ローサイドスイッチング素子Ｑ１のオン時間は、ローサイド制御回路８１により入力電圧Ｖｉに応じて決められる。したがって、スイッチング電源装置１０１は、入力電圧Ｖｉが変動した場合であっても、ハイサイドスイッチング素子Ｑ２のオン時間を適正に制御することができ、力率改善を行える。

さらに、ローサイドスイッチング素子Ｑ１のスイッチング制御に起因するキャパシタＣ２の放電する放電回路にツェナーダイオードＤｚ２を用いることで、抵抗のみを用いた場合と比べて、入力電圧Ｖｉの変動幅に対するキャパシタＣ２の放電電流Ｂの変化幅を大きくとることが可能となり、キャパシタＣ２の放電時間の変化幅を大きくとることが可能となる。したがって、より大きな入力電圧Ｖｉの変動に対しても対応することが可能となる。

なお、本実施形態に係るスイッチング電源装置１０１は、ＰＦＣコンバータに限らず、ＤＣ−ＤＣコンバータにも適用できる。図３は直流入力電源を用いた場合のスイッチング電源装置の回路図である。図３に示すスイッチング電源装置１０１Ａの入力端子Ｐｉ（＋）−Ｐｉ（−）間には、直流入力電源１Ａが接続されている。図３は、ダイオードブリッジ回路を備えていない点で図１と相違する。他の回路は図１と同様であるため説明は省略する。

＜実施形態２＞
図４は実施形態２に係るスイッチング電源装置の回路図である。本実施形態に係るスイッチング電源装置１０２は、放電回路においてダイオードＤ２にキャパシタ（本発明の第３のキャパシタ）Ｃｓを並列接続した点で、実施形態１と相違する。キャパシタＣｓは、例えば１００ｐＦの小さい容量を有していて、ハイサイド駆動巻線ｎｂ２に誘起された電圧によりキャパシタＣ２が充電されるとき、キャパシタＣｓも同時に充電される。

ハイサイド駆動巻線ｎｂ２の電圧極性が反転しキャパシタＣ２が放電されるとき、並列接続したキャパシタＣｓを介しての放電が加わり、放電量が増加するため、キャパシタＣ２の電荷を速やかに放電させることができ、ハイサイドスイッチング素子Ｑ２の制御可能なオン時間幅を長くできる。

（実施形態３）
図５は、実施形態３に係るスイッチング電源装置の回路図である。本実施形態に係るスイッチング電源装置１０３は、キャパシタＣ１の位置が実施形態１と相違する。具体的には、充電回路及び放電回路は、抵抗Ｒ３及びキャパシタＣ１の接続点に接続されている。すなわち、放電回路は、キャパシタＣ１と共にキャパシタＣ２の充電電圧を放電する構成となる。この構成により、放電回路にかかる印加電圧は、キャパシタＣ１に充電される電圧分だけ小さくなる。この結果、放電回路の抵抗Ｒ２、ダイオードＤ２及びツェナーダイオードＤｚ２等の素子の耐圧低減や損失低減が可能となる。

（実施形態４）
図６は、実施形態４に係るスイッチング電源装置の回路図である。本実施形態に係るスイッチング電源装置１０４は、実施形態２のキャパシタＣｓを備え、キャパシタＣ１の位置が実施形態３で説明した位置に接続されている。この構成により、キャパシタＣ２の放電量を瞬時に増加させることができ、トランジスタＱ３のターンオフからターンオンされるまでの時間、すなわち、ハイサイドスイッチング素子Ｑ２のオン時間の変化幅の制御が可能となる。また、放電回路にかかる印加電圧は、キャパシタＣ１に充電される電圧分だけ小さくなる。この結果、放電回路の抵抗Ｒ２、ダイオードＤ２及びツェナーダイオードＤｚ２等の素子の耐圧低減や損失低減が可能となる。

なお、スイッチング電源装置の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。

１−交流入力電源
１１，１２，１３，１４−ダイオード（整流回路）
１５−平滑コンデンサ
６１−ハイサイド制御回路（第２制御回路）
８１−ローサイド制御回路（第１制御回路）
１０１，１０１Ａ，１０２，１０３，１０４−スイッチング電源装置
Ｔ−トランス
ｎｐ−１次巻線
ｎｓ−２次巻線
ｎｂ１−ローサイド駆動巻線
ｎｂ２−ハイサイド駆動巻線
Ｐｉ，Ｐｉ−入力端子（電源入力部）
Ｐｏ（＋），Ｐｏ（−）−出力端子
Ｃ１−キャパシタ（第１のキャパシタ）
Ｃ２−キャパシタ（第２のキャパシタ）
Ｃｓ−キャパシタ（第３のキャパシタ）
Ｃｒ−共振キャパシタ
Ｌｒ−共振インダクタ
Ｄ１，Ｄ２−ダイオード（整流素子）
Ｒ１，Ｒ２−抵抗
Ｑ１−ローサイドスイッチング素子
Ｑ２−ハイサイドスイッチング素子
Ｑ３−トランジスタ（ターンオフ回路）
Ｄｚ１−ツェナーダイオード（第１の定電圧素子）
Ｄｚ２−ツェナーダイオード（第２の定電圧素子）

Claims

入力電圧が入力される電源入力部と、
磁気的に結合された１次巻線、２次巻線及び駆動巻線を備えたトランスと、
前記１次巻線に直列接続され、前記入力電圧を断続的に前記１次巻線に印加するようにオンオフするローサイドスイッチング素子と、
閉ループを形成するよう前記１次巻線に接続された、共振キャパシタ、共振インダクタ及びハイサイドスイッチング素子と、
前記ローサイドスイッチング素子をスイッチング制御する第１制御回路と、
前記駆動巻線に生じる電圧に応じてハイサイドスイッチング素子をスイッチング制御する第２制御回路と、
を備えたスイッチング電源装置において、
前記第２制御回路は、
第１端が前記ハイサイドスイッチング素子の制御端子に接続され、第２端が前記駆動巻線に接続され、前記ローサイドスイッチング素子のオン期間に充電される第１のキャパシタと、
第１端が前記第１のキャパシタの第１端に接続され、第２端が前記駆動巻線に接続された第２のキャパシタと、
前記第１のキャパシタの第１端と、前記第２のキャパシタの第１端との間に接続され、前記ローサイドスイッチング素子のオフ期間に、前記駆動巻線と前記第１のキャパシタとの電圧に基づいて前記第２のキャパシタを充電する充電回路と、
前記ハイサイドスイッチング素子の制御端子に接続され、前記第２のキャパシタの充電電圧がしきい値を超えたときに前記ハイサイドスイッチング素子をターンオフするターンオフ回路と、
前記第１のキャパシタの第２端と、前記第２のキャパシタの第１端との間に接続され、前記ローサイドスイッチング素子のオン期間に、前記第２のキャパシタに充電された電圧を放電する放電回路と、
を有する、スイッチング電源装置。
前記電源入力部は交流入力電圧を入力し、
前記交流入力電圧を全波整流する整流回路を備え、
前記第１制御回路は、前記整流回路により全波整流された電圧に応じた制御電圧を検出し、前記制御電圧に基づいて前記ローサイドスイッチング素子をスイッチング制御する、
請求項１に記載のスイッチング電源装置。
前記共振インダクタは前記トランスの漏れインダクタンスである、請求項１又は２に記載のスイッチング電源装置。
前記充電回路は、前記第２のキャパシタに充電する充電電流値を設定する第１の定電圧素子を有し、
前記放電回路は、前記第２のキャパシタを放電する放電電流値を設定する第２の定電圧素子を有する、
請求項１から３の何れかに記載のスイッチング電源装置。
前記放電回路は、並列接続された第３のキャパシタ及び整流素子を有する、
請求項１から４の何れかに記載のスイッチング電源装置。