JP4320787B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4320787B2 JP4320787B2 JP2007134654A JP2007134654A JP4320787B2 JP 4320787 B2 JP4320787 B2 JP 4320787B2 JP 2007134654 A JP2007134654 A JP 2007134654A JP 2007134654 A JP2007134654 A JP 2007134654A JP 4320787 B2 JP4320787 B2 JP 4320787B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- voltage
- transformer
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
この発明は、トランスの１次側に交互にオン／オフする第１・第２のスイッチング素子を備えた共振型のスイッチング電源装置に関するものである。
従来、特に回路効率の高いスイッチング電源を実現するために、共振型のスイッチング電源装置が採用されている。（特許文献１、２参照）
図１は特許文献１に示されているスイッチング電源装置の回路図である。
図１は特許文献１に示されているスイッチング電源装置の回路図である。
図１に示すスイッチング電源装置においては、トランスＴの１次巻線Ｔ１とインダクタＬｒとコンデンサＣｒとが直列に接続され、この直列回路の一端が第１のスイッチング素子Ｑ１による第１のスイッチ回路Ｓ１と第２のスイッチング素子Ｑ２による第２のスイッチ回路Ｓ２との接続点に接続され、他端は電源入力部に接続されている。
トランスＴの第１の駆動巻線Ｔ３は、１次巻線Ｔ１の電圧に略比例した電圧を発生し、この駆動巻線電圧は第１の制御回路１１に入力される。この第１の制御回路１１は、第１の駆動巻線Ｔ３と第１のスイッチング素子Ｑ１のゲートとの間に接続された抵抗Ｒ３およびコンデンサＣ３の直列回路からなる遅延回路と、第１のスイッチング素子Ｑ１をターンオフさせるためのスイッチ手段であるトランジスタＴｒ１と、このトランジスタＴｒ１のベースに接続され、検出回路１４からのフィードバック信号を受けるフォトカプラＰＣとコンデンサＣ４とからなる時定数回路を含んでいる。この制御回路１１は、第１の駆動巻線Ｔ３に電圧が発生してから、遅延して第１のスイッチング素子Ｑ１をオンさせるとともに、第１の駆動巻線Ｔ３の電圧が発生してから、フォトカプラＰＣのインピーダンスとコンデンサＣ４からなる時定数回路によって決まる時間経過後にトランジスタＴｒ１がオンすることによって第１のスイッチング素子Ｑ１を急速にターンオフさせる。
トランスＴには第２の駆動巻線Ｔ４が設けられていて、この第２の駆動巻線Ｔ４の電圧は第２の制御回路１２に印加される。第２の制御回路１２は、第２の駆動巻線Ｔ４に直列に接続された抵抗Ｒ５とコンデンサＣ５の直列回路からなる遅延回路と、第２のスイッチング素子Ｑ２をターンオフさせるスイッチ手段であるトランジスタＴｒ２と、このトランジスタＴｒ２のベースに接続される抵抗Ｒ６とコンデンサＣ６とからなる時定数回路とで構成されている。
トランスＴの２次巻線Ｔ２には整流ダイオードＤｓ、平滑コンデンサＣｏ、および出力電圧検出回路１４が設けられている。
このように第１のスイッチング素子Ｑ１は駆動巻線Ｔ３に発生する交流電圧でターンオンし、第２のスイッチング素子Ｑ２は駆動巻線Ｔ４に発生する交流電圧でターンオンする。そして、第１・第２のスイッチング素子Ｑ１、Ｑ２はそれぞれ交流電圧で動作する第１・第２の制御回路１１、１２によりターンオフする。
図２は特許文献２に示されているスイッチング電源装置の回路図である。
図２に示すように、直流電源３０と並列にＦＥＴ２１とＦＥＴ２２との直列回路を接続し、コンデンサ２３とトランス２４の１次巻線２５との直列回路をＦＥＴ２２に並列に接続して構成される。トランス２４の２次側には２つの巻線２８、２９を備え、ダイオード３２、３３とコンデンサ３４からなる整流平滑回路を有している。また、平滑された直流出力電圧を一定に保つため、出力電圧検出回路３７を設けてフィードバック制御を行なうようにしている。また、トランス２４の３次巻線２６をＦＥＴ２２のゲートに抵抗３６を介して接続し、トランス２４の４次巻線２７の電圧をダイオード３１およびコンデンサ３５により半波整流して制御回路３８の電源電圧とし、トランス２４の４次巻線２７をその電圧の切替りを検出するために制御回路３８に接続している。
図２に示すように、直流電源３０と並列にＦＥＴ２１とＦＥＴ２２との直列回路を接続し、コンデンサ２３とトランス２４の１次巻線２５との直列回路をＦＥＴ２２に並列に接続して構成される。トランス２４の２次側には２つの巻線２８、２９を備え、ダイオード３２、３３とコンデンサ３４からなる整流平滑回路を有している。また、平滑された直流出力電圧を一定に保つため、出力電圧検出回路３７を設けてフィードバック制御を行なうようにしている。また、トランス２４の３次巻線２６をＦＥＴ２２のゲートに抵抗３６を介して接続し、トランス２４の４次巻線２７の電圧をダイオード３１およびコンデンサ３５により半波整流して制御回路３８の電源電圧とし、トランス２４の４次巻線２７をその電圧の切替りを検出するために制御回路３８に接続している。
このようにＦＥＴ２１（第１のスイッチング素子）は、直流電圧で動作するロジック回路で駆動制御され、ＦＥＴ２２（第２のスイッチング素子）は、３次巻線２６（駆動巻線）に発生する交流電圧でターンオンおよびターンオフ動作を行う。
特開２００２−１１２５４４号公報
特開２００２−２０９３８１号公報
ところが、特許文献１に示されているスイッチング電源装置においては、第１のスイッチング素子Ｑ１は、１次巻線電圧に略比例した電圧を発生する駆動巻線Ｔ３に発生する電圧により、および駆動巻線Ｔ３に発生する交流電圧で動作する回路により駆動される。このため、直流電圧で動作するロジック回路を用いることができず、スイッチング電源装置での過電流・過電圧保護動作、起動動作、停止動作などを行うための回路をそれぞれ交流電圧によって動作する回路で構成する必要があるため、その回路構成は複雑となりスイッチング電源装置の小型化の妨げになる。
また、交流電圧で動作する回路は、集積化（ＩＣ化）が困難であり、制御回路を小型化できないという問題もあった。
特許文献２に示されているスイッチング電源装置においては、ＦＥＴ２２は、３次巻線２６に発生する電圧により駆動され、３次巻線２６に発生する電圧によりターンオンおよびターンオフする。このため、ＦＥＴ２２のオン時間を設定することができない。これにより、スイッチング周波数などは結果的に決まり、入力電圧変動や負荷変動に対して高効率動作を実現できない。さらに、過電流・過電圧保護動作、起動動作、停止動作などを構成する回路は複雑となってしまう。また、回路部品の特性ばらつきや温度特性などの影響のために、回路動作における電力損失が増大するという問題やスイッチング電源装置が大型化するという問題があった。
そこで、この発明の目的は、上述の問題を解消して、回路構成を簡素にでき、入力電圧や負荷が変動しても高効率動作する小型のスイッチング電源装置を提供することにある。
この発明は前記課題を解決するために次のように構成する。
（１）電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第２のスイッチ回路Ｓ２を並列に接続し、
または、
電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐとからなる直列回路に対して第２のスイッチ回路Ｓ２と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続し、
または、
電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、第２のスイッチ回路Ｓ２と少なくとも１つのキャパシタＣｒとからなる直列回路を前記第１のスイッチ回路Ｓ１に対して並列に接続し、
且つ前記トランスＴの２次巻線ｎｓに第１の整流平滑回路ＲＳ１を接続し、前記第１のスイッチ回路Ｓ１は、第１のスイッチング素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、前記第２のスイッチ回路Ｓ２は、第２のスイッチング素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴの１次巻線電圧に略比例した電圧を発生する第１の駆動巻線ｎｂ１および第２の駆動巻線ｎｂ２を前記トランスＴに備え、前記第１のスイッチング素子Ｑ１のオン時間を制御することにより出力電圧Ｖｏを制御するスイッチング電源装置において、
前記第１の駆動巻線ｎｂ１を第２の整流平滑回路ＲＳ２を介して、直流電圧によって動作する第１の制御回路ＳＣ１に接続し、該第１の制御回路ＳＣ１によって前記第１のスイッチング素子Ｑ１のオン・オフを制御するように構成し、
前記第２の駆動巻線ｎｂ２の一端を、前記第２のスイッチ回路Ｓ２の一端に接続し、他端を前記第２のスイッチング素子Ｑ２のオン・オフを制御する第２の制御回路ＳＣ２に接続するとともに、該第２の制御回路ＳＣ２にターンオフ回路ＴＣを設け、前記第２の駆動巻線ｎｂ２に発生する交流電圧を用いて前記第２の制御回路ＳＣ２を動作させて、前記第２のスイッチング素子Ｑ２がターンオンした後、前記ターンオフ回路ＴＣにより設定された所定の時間後に前記第２のスイッチング素子Ｑ２が強制的にターンオフするように構成する。
（１）電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第２のスイッチ回路Ｓ２を並列に接続し、
または、
電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐとからなる直列回路に対して第２のスイッチ回路Ｓ２と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続し、
または、
電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、第２のスイッチ回路Ｓ２と少なくとも１つのキャパシタＣｒとからなる直列回路を前記第１のスイッチ回路Ｓ１に対して並列に接続し、
且つ前記トランスＴの２次巻線ｎｓに第１の整流平滑回路ＲＳ１を接続し、前記第１のスイッチ回路Ｓ１は、第１のスイッチング素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、前記第２のスイッチ回路Ｓ２は、第２のスイッチング素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴの１次巻線電圧に略比例した電圧を発生する第１の駆動巻線ｎｂ１および第２の駆動巻線ｎｂ２を前記トランスＴに備え、前記第１のスイッチング素子Ｑ１のオン時間を制御することにより出力電圧Ｖｏを制御するスイッチング電源装置において、
前記第１の駆動巻線ｎｂ１を第２の整流平滑回路ＲＳ２を介して、直流電圧によって動作する第１の制御回路ＳＣ１に接続し、該第１の制御回路ＳＣ１によって前記第１のスイッチング素子Ｑ１のオン・オフを制御するように構成し、
前記第２の駆動巻線ｎｂ２の一端を、前記第２のスイッチ回路Ｓ２の一端に接続し、他端を前記第２のスイッチング素子Ｑ２のオン・オフを制御する第２の制御回路ＳＣ２に接続するとともに、該第２の制御回路ＳＣ２にターンオフ回路ＴＣを設け、前記第２の駆動巻線ｎｂ２に発生する交流電圧を用いて前記第２の制御回路ＳＣ２を動作させて、前記第２のスイッチング素子Ｑ２がターンオンした後、前記ターンオフ回路ＴＣにより設定された所定の時間後に前記第２のスイッチング素子Ｑ２が強制的にターンオフするように構成する。
（２）インダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第１のスイッチ回路Ｓ１を並列に接続するとともに、電源入力部と前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第２のスイッチ回路Ｓ２とからなる直列回路を備え、
または、
インダクタＬｒとトランスＴの１次巻線ｎｐとからなる直列回路に対して第１のスイッチ回路Ｓ１と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続するとともに、電源入力部と前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと第２のスイッチ回路Ｓ２とからなる直列回路を備え、
または、
第１のスイッチ回路Ｓ１と少なくとも１つのキャパシタＣｒとからなる直列回路を第２のスイッチ回路Ｓ２に対して並列に接続するとともに、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと前記第２のスイッチ回路Ｓ２とからなる直列回路を備え、
且つ前記トランスＴの２次巻線ｎｓに第１の整流平滑回路ＲＳ１を接続し、前記第１のスイッチ回路Ｓ１は、第１のスイッチング素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、前記第２のスイッチ回路Ｓ２は、第２のスイッチング素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴの１次巻線電圧に略比例した電圧を発生する第１の駆動巻線ｎｂ１および第２の駆動巻線ｎｂ２を前記トランスＴに備え、前記第１のスイッチング素子Ｑ１のオン時間を制御することにより出力電圧Ｖｏを制御するスイッチング電源装置において、
前記第１の駆動巻線ｎｂ１を第２の整流平滑回路ＲＳ２を介して、直流電圧によって動作する第１の制御回路ＳＣ１に接続し、該第１の制御回路ＳＣ１によって前記第１のスイッチング素子Ｑ１のオン・オフを制御するように構成し、
前記第２の駆動巻線ｎｂ２の一端を、前記第２のスイッチ回路Ｓ２の一端に接続し、他端を前記第２のスイッチング素子Ｑ２のオン・オフを制御する第２の制御回路ＳＣ２に接続するとともに、該第２の制御回路ＳＣ２にターンオフ回路ＴＣを設け、前記第２の駆動巻線ｎｂ２に発生する交流電圧を用いて前記第２の制御回路ＳＣ２を動作させて、前記第２のスイッチング素子Ｑ２がターンオンした後、前記ターンオフ回路ＴＣにより設定された所定の時間後に前記第２のスイッチング素子Ｑ２が強制的にターンオフするように構成する。
または、
インダクタＬｒとトランスＴの１次巻線ｎｐとからなる直列回路に対して第１のスイッチ回路Ｓ１と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続するとともに、電源入力部と前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと第２のスイッチ回路Ｓ２とからなる直列回路を備え、
または、
第１のスイッチ回路Ｓ１と少なくとも１つのキャパシタＣｒとからなる直列回路を第２のスイッチ回路Ｓ２に対して並列に接続するとともに、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと前記第２のスイッチ回路Ｓ２とからなる直列回路を備え、
且つ前記トランスＴの２次巻線ｎｓに第１の整流平滑回路ＲＳ１を接続し、前記第１のスイッチ回路Ｓ１は、第１のスイッチング素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、前記第２のスイッチ回路Ｓ２は、第２のスイッチング素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴの１次巻線電圧に略比例した電圧を発生する第１の駆動巻線ｎｂ１および第２の駆動巻線ｎｂ２を前記トランスＴに備え、前記第１のスイッチング素子Ｑ１のオン時間を制御することにより出力電圧Ｖｏを制御するスイッチング電源装置において、
前記第１の駆動巻線ｎｂ１を第２の整流平滑回路ＲＳ２を介して、直流電圧によって動作する第１の制御回路ＳＣ１に接続し、該第１の制御回路ＳＣ１によって前記第１のスイッチング素子Ｑ１のオン・オフを制御するように構成し、
前記第２の駆動巻線ｎｂ２の一端を、前記第２のスイッチ回路Ｓ２の一端に接続し、他端を前記第２のスイッチング素子Ｑ２のオン・オフを制御する第２の制御回路ＳＣ２に接続するとともに、該第２の制御回路ＳＣ２にターンオフ回路ＴＣを設け、前記第２の駆動巻線ｎｂ２に発生する交流電圧を用いて前記第２の制御回路ＳＣ２を動作させて、前記第２のスイッチング素子Ｑ２がターンオンした後、前記ターンオフ回路ＴＣにより設定された所定の時間後に前記第２のスイッチング素子Ｑ２が強制的にターンオフするように構成する。
上記（１）（２）の構成により、
（ａ）第１の駆動巻線ｎｂ１に発生する交流電圧の極性が変化するタイミングを検出し、それに基づくタイミングで第１のスイッチング素子Ｑ１をターンオンするので、ターンオンタイミングを任意に設定することができる。これにより第１のスイッチング素子Ｑ１のゼロ電圧スイッチング動作が実現でき、スイッチング損失を低減できる。
（ａ）第１の駆動巻線ｎｂ１に発生する交流電圧の極性が変化するタイミングを検出し、それに基づくタイミングで第１のスイッチング素子Ｑ１をターンオンするので、ターンオンタイミングを任意に設定することができる。これにより第１のスイッチング素子Ｑ１のゼロ電圧スイッチング動作が実現でき、スイッチング損失を低減できる。
（ｂ）第１の駆動巻線ｎｂ１に発生する交流電圧の振幅に関わらず第１のスイッチング素子Ｑ１を駆動する電圧を一定にできるので、適切な駆動電圧をゲート電圧として印加することができ、駆動損失を減らすことができる。
（ｃ）第１のスイッチング素子Ｑ１に流れる電流を検出し、それに基づいて第１のスイッチング素子Ｑ１をターンオフするため、第１のスイッチング素子Ｑ１に流れる過電流を制限できる。
（ｄ）第２のスイッチング素子Ｑ２は、第２の駆動巻線ｎｂ２に発生する交流電圧を用いて（直接）駆動制御されるので、高耐圧ＩＣやパルストランスが不要となる。一方、第１のスイッチング素子Ｑ１を駆動制御する回路は低耐圧のＩＣで構成でき、スイッチング電源装置の小型化、低コスト化を図ることができる。
（ｅ）前記ターンオフ回路を備えて第２のスイッチング素子Ｑ２をターンオフする構成であるため、第２のスイッチング素子Ｑ２のオン時間を任意に決定することができ、負荷変動や入力電圧の変動があっても常に高効率動作を実現できる。
（３）前記第１の制御回路ＳＣ１は半導体集積回路で構成し、前記第１のスイッチング素子Ｑ１をオン・オフさせるタイミングを直流電圧で動作するロジック回路を用いて構成する。
これにより、スイッチング制御回路を小型化することができ、スイッチング電源装置の小型化を図ることができる。また、駆動巻線ｎｂ１に発生する交流電圧の振幅に関わらず第１のスイッチング素子Ｑ１を駆動する電圧が一定であるので、適切な駆動電圧をゲート電圧として印加することができ、駆動損失を減らすことができる。
（４）前記第１の制御回路ＳＣ１は、前記第１の駆動巻線ｎｂ１に発生する電圧の極性が反転したことを検出する極性反転検出回路を含み、前記極性反転検出回路の出力に応じて、前記第１のスイッチング素子Ｑ１をターンオンさせるタイミングを決定するものとする。
これにより、第１のスイッチング素子Ｑ１の両端電圧がゼロ電圧またはゼロ電圧付近まで低下したタイミングで第１のスイッチング素子Ｑ１をターンオンすることができ、第１のスイッチング素子Ｑ１のゼロ電圧スイッチング動作が実現でき、第１のスイッチング素子Ｑ１のスイッチング損失を大幅に低減できる。これにより、スイッチング電源装置の高効率化、低損失化を図ることができる。
（５）前記第１の制御回路ＳＣ１は、前記第１のスイッチング素子Ｑ１に直列接続された抵抗Ｒ１１により、前記第１のスイッチング素子Ｑ１に流れる電流を電圧として検出する電流検出回路と、前記トランスＴの２次側の出力電圧を検出する出力電圧検出回路と、を含み、
前記第１の制御回路ＳＣ１は、前記電流検出回路と前記出力電圧検出回路の出力に応じて、前記スイッチング素子Ｑ１のターンオフタイミングを制御するものとする。
前記第１の制御回路ＳＣ１は、前記電流検出回路と前記出力電圧検出回路の出力に応じて、前記スイッチング素子Ｑ１のターンオフタイミングを制御するものとする。
これにより、スイッチング素子Ｑ１のオン時間を制御して出力電圧Ｖｏを所望の一定値に制御することができる。更に、出力電圧Ｖｏに基づく信号のみでスイッチング素子Ｑ１のオン時間を制御する構成と比較して、出力電圧Ｖｏの安定性に優れ、負荷などの変動に対する出力電圧Ｖｏの応答特性に優れる。
（６）前記第１の制御回路ＳＣ１は、前記電流検出回路からの出力が所定値に達すると前記第１のスイッチング素子Ｑ１をターンオフする制御を行って発振動作を持続し、さらに、前記出力電圧検出回路の出力が所定値を下回っている状態が一定時間続いたとき、前記第１のスイッチング素子Ｑ１の発振を強制的に停止させる過電流保護手段を備えるものとする。
これにより、出力電流が増加する異常状態において、スイッチング動作を停止、または、一定の期間スイッチング動作を停止することで発振期間と停止期間を繰り返す動作とすることができ，発振の停止期間を設けることにより第1・第2のスイッチング素子などの発熱を抑制することができ、スイッチング電源装置の信頼性を高めることができる。
（７）前記第１の制御回路ＳＣ１は、前記出力電圧検出回路の出力が所定値を上回ったときに、前記第１のスイッチング素子Ｑ１の発振を強制的に停止させる過電圧保護手段を備えるものとする。
これにより、出力電圧が上昇する異常状態においてスイッチング動作を停止でき、スイッチング電源装置の信頼性を高めることができる。
（８）前記電源入力部への入力電圧を検出する入力電圧検出回路を設け、
前記第１の制御回路ＳＣ１は、前記入力電圧検出回路の出力が所定値を下回ったときに、前記第１のスイッチング素子Ｑ１の発振を強制的に停止させる低電圧入力保護手段を備えるものとする。
前記第１の制御回路ＳＣ１は、前記入力電圧検出回路の出力が所定値を下回ったときに、前記第１のスイッチング素子Ｑ１の発振を強制的に停止させる低電圧入力保護手段を備えるものとする。
これにより、電源入力部の電圧が低下した状態で動作することにより、トランスや第１・第２のスイッチング素子Ｑ１、Ｑ２に流れる電流が過大になり損失が増加することを防止することができ、スイッチング電源装置の信頼性を高めることができる。
（９）前記第１の制御回路ＳＣ１は、前記第１のスイッチング素子Ｑ１のオン・オフを制御する周波数の上限値を制限する周波数制限手段を備えるものとする。
これにより、負荷が軽く出力電力が小さい場合において、スイッチング周波数が上昇することを制限できる。そのため、スイッチング周波数が上昇して、第１・第２のスイッチング素子Ｑ１、Ｑ２においてスイッチング損失が増大し、発熱するといった現象を抑制することができ、スイッチング電源装置の信頼性を高めることができる。
（１０）前記第１の制御回路ＳＣ１は、前記出力電圧検出回路からの帰還信号により前記第１の整流平滑回路ＲＳ１に接続される負荷が所定の負荷状態より軽負荷状態であることを検出して、前記第１のスイッチング素子Ｑ１のオン・オフを制御する周波数を低下させる周波数低減手段を備えるものとする。
これにより、負荷が軽く出力電力が小さくなるに従い、スイッチング周波数を強制的に低下させることができ、第１・第２のスイッチング素子Ｑ１、Ｑ２におけるスイッチング損失を低減して、高効率化を図ることができる。
（１１）前記インダクタＬｒは、前記トランスＴの漏れインダクタンスから構成する。
これにより、外付け部品としてのインダクタが不要となり、部品点数が削減されるだけでなくトランスの漏れインダクタによるエネルギー損失が低減できる。
これにより、外付け部品としてのインダクタが不要となり、部品点数が削減されるだけでなくトランスの漏れインダクタによるエネルギー損失が低減できる。
（１２）前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２を電界効果トランジスタで構成する。これにより、寄生ダイオードや寄生キャパシタを利用することができ、それぞれを別部品として実装する必要がなくなる。
（１３）前記ターンオフ回路ＴＣは、キャパシタと抵抗からなるＣＲ回路で構成され、このキャパシタの値と抵抗の値の積で決まるＣＲ時定数によって前記第２のスイッチング素子Ｑ２をターンオフするタイミングを設定するものとする。
これにより、ターンオフ回路ＴＣを少ない部品で構成することができる．また、キャパシタまたは抵抗の両端電圧がしきい値電圧に達することで第２のスイッチング素子Ｑ２がターンオフする構成としてＣＲ時定数の値を設定することで、任意のタイミングで第２のスイッチング素子Ｑ２をターンオフすることができる。
この発明によれば、（１）負荷や入力電圧が変動してもゼロ電圧スイッチングを行うことができ、回路効率を高めることができる。（２）スイッチング制御回路を構成する半導体集積回路の耐圧が低くてよい。（３）Ｑ１のドレイン電流、２次側の出力電圧、駆動巻線ｎｂ１の極性反転から的確なタイミングでＱ１のターンオンを行うことができ、正確なゼロ電圧スイッチングに繋がり回路効率が上がる。（４）Ｑ１のゲートに印加する電圧が駆動巻線に発生する電圧に依存せず、駆動する電圧を一定にできるので、適切な駆動電圧をゲート電圧として印加することができ、駆動損失を減らすことができる。といった効果を奏し、回路構成を簡素にでき、入力電圧や負荷が変動しても高効率動作する小型のスイッチング電源装置を構成することができる。
《第１の実施形態》
図３は第１の実施形態に係るスイッチング電源装置の回路図である。
図３に示すように、このスイッチング電源装置は、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第２のスイッチ回路Ｓ２を並列に接続している。
図３は第１の実施形態に係るスイッチング電源装置の回路図である。
図３に示すように、このスイッチング電源装置は、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第２のスイッチ回路Ｓ２を並列に接続している。
前記第１のスイッチ回路Ｓ１は、第１のスイッチング素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成していて、前記第２のスイッチ回路Ｓ２は、第２のスイッチング素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成している。
この第１のスイッチング素子および第２のスイッチング素子をＭＯＳＦＥＴ等の電界効果型トランジスタで構成することによって、その寄生ダイオードをＤ１、Ｄ２、寄生キャパシタをＣ１、Ｃ２として利用することが可能である。このことによってこれらのダイオードＤ１、Ｄ２およびキャパシタＣ１、Ｃ２を個別部品としての実装を省略することができる。このようにすると、部品点数が削減できる。
前記トランスＴには１次巻線ｎｐの電圧に略比例した電圧を発生する第１の駆動巻線ｎｂ１および第２の駆動巻線ｎｂ２を備えている。そして、第１の駆動巻線ｎｂ１の一端を電源入力部の一端（入力電圧Ｖｉのマイナス端）に接続し、他端を第２の整流平滑回路ＲＳ２を介して第１のスイッチング素子Ｑ１の制御電圧（ゲート入力電圧）を制御する第１の制御回路ＳＣ１に接続することによって、第１の制御回路ＳＣ１が第２の整流平滑回路ＲＳ２から供給される直流電圧によって駆動されるように構成している。
また、第２の駆動巻線ｎｂ２の一端を、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２の接続点に接続し、他端を第２のスイッチング素子Ｑ２の制御電圧（ゲート入力電圧）を制御する第２の制御回路ＳＣ２に接続している。
第２の制御回路ＳＣ２には、第２の駆動巻線ｎｂ２の一端と第２のスイッチング素子Ｑ２のゲートとの間を接続する、抵抗Ｒ１３およびコンデンサＣ１３からなる直列回路を接続している。これにより、第２のスイッチング素子Ｑ２は第２の駆動巻線ｎｂ２に発生する電圧によりターンオンする。また、第２の制御回路ＳＣ２には、抵抗Ｒ１２、コンデンサＣ１２、およびトランジスタＴｒ１からなるターンオフ回路ＴＣを設け、第２のスイッチング素子Ｑ２がターンオンした後、ターンオフ回路ＴＣにより設定された所定の時間後に第２のスイッチング素子Ｑ２が強制的にターンオフされるように構成している。
このような構成により、第１のスイッチング素子Ｑ１のオン期間にトランスＴの１次巻線ｎｐおよびコンデンサＣｒにエネルギーを蓄え、第１のスイッチング素子Ｑ１のオフ期間にトランスＴの２次巻線ｎｓから出力を得て、第１のスイッチング素子Ｑ１のオン時間を制御することにより出力電圧Ｖｏを制御するフライバック型コンバータとして作用する。
なお、上記インダクタＬｒはトランスＴの漏れインダクタンスで構成する。これにより、外付け部品としてのインダクタを特に設ける必要はなく、トランスＴの漏れインダクタによるエネルギー損失が低減できる。
この第１の実施形態に係るスイッチング電源装置の構成および作用上の特徴は次のとおりである。
（１）第１のスイッチング素子Ｑ１は、直流電圧で動作するロジック回路（ＩＣ）からなる第１の制御回路ＳＣ１により動作する。具体的には、第１の制御回路ＳＣ１は第１の駆動巻線ｎｂ１に発生する交流電圧の極性が反転するタイミングを検出して、これに基づいたタイミングで第１のスイッチング素子Ｑ１をターンオンする。
（１）第１のスイッチング素子Ｑ１は、直流電圧で動作するロジック回路（ＩＣ）からなる第１の制御回路ＳＣ１により動作する。具体的には、第１の制御回路ＳＣ１は第１の駆動巻線ｎｂ１に発生する交流電圧の極性が反転するタイミングを検出して、これに基づいたタイミングで第１のスイッチング素子Ｑ１をターンオンする。
（２）第１の制御回路ＳＣ１は第１のスイッチング素子Ｑ１に流れる電流を検出して、これに基づいて第１のスイッチング素子Ｑ１をターンオフする。
（３）第２の制御回路ＳＣ１は、第２の駆動巻線ｎｂ２に発生する交流電圧により第２のスイッチング素子Ｑ２をターンオンする。
（４）第２の制御回路は第２の駆動巻線ｎｂ２に発生する交流電圧によって動作し、第２のスイッチング素子Ｑ２をターンオフする。
（５）第１の制御回路ＳＣ１は、第１のスイッチング素子Ｑ１に流れる電流に基づく信号と出力電圧Ｖｏに基づく信号とを比較してスイッチング素子Ｑ１をターンオフすべきタイミングを決定し、それにより出力電圧Ｖｏを制御する。
図４は図３に示したスイッチング電源装置の回路各部の波形図である。以下、図３および図４を参照して回路動作を説明する。図４において、ｖｇｓ１、ｖｇｓ２はスイッチング素子Ｑ１、Ｑ２のオン・オフを表す波形、ｖｄｓ１、ｖｄｓ２はそれぞれキャパシタＣ１、Ｃ２の両端電圧波形、ｉｄ１、ｉｄ２、ｉｓはそれぞれスイッチ回路Ｓ１、Ｓ２、２次巻線ｎｓの電流波形である。
このスイッチング電源装置の定格動作における動作は、１スイッチング周期Ｔｓにおいて時刻ｔ１〜ｔ６の５つの動作状態に分けることができる。以下に各状態に分けて回路動作について説明する。
（１）状態１ ｓｔａｔｅ１ ［ｔ１〜ｔ２］
初めにダイオードＤ１が導通していて、第１の駆動巻線ｎｂ１に発生する交流電圧の極性が反転したことを検出した第１の制御回路ＳＣ１は、ダイオードＤ１が導通している期間に第１のスイッチング素子Ｑ１をターンオンして第１のスイッチング素子Ｑ１のゼロ電圧スイッチング動作を行う。
初めにダイオードＤ１が導通していて、第１の駆動巻線ｎｂ１に発生する交流電圧の極性が反転したことを検出した第１の制御回路ＳＣ１は、ダイオードＤ１が導通している期間に第１のスイッチング素子Ｑ１をターンオンして第１のスイッチング素子Ｑ１のゼロ電圧スイッチング動作を行う。
入力電圧ＶｉからコンデンサＣｒの電圧を引いた電圧が１次巻線ｎｐに印加され、励磁電流ｉｍはほぼ直線的に増加してトランスＴは励磁エネルギーを蓄え、同時にコンデンサＣｒは充電されて静電エネルギーを蓄える。
第１の制御回路ＳＣ１は、電流検出抵抗Ｒ１１の両端電圧（第１のスイッチング素子Ｑ１に流れる電流を検出した信号電圧）と出力電圧Ｖｏに応じた信号電圧とを比較して、出力電圧Ｖｏを一定に制御するように第１のスイッチング素子Ｑ１のターンオフタイミングを決め、時刻ｔ２で第１のスイッチング素子Ｑ１をターンオフする。これによりトランス電圧は反転する。
（２）状態２ ｓｔａｔｅ２ ［ｔ２〜ｔ３］
１次巻線ｎｐを流れていた電流によりキャパシタＣ１を充電されるとともにキャパシタＣ２が放電される。２次側のキャパシタＣｓは放電される。時刻ｔ３で電圧ｖｄｓ２が０となるとダイオードＤ２が導通し、２次側のダイオードＤｓが導通する。
１次巻線ｎｐを流れていた電流によりキャパシタＣ１を充電されるとともにキャパシタＣ２が放電される。２次側のキャパシタＣｓは放電される。時刻ｔ３で電圧ｖｄｓ２が０となるとダイオードＤ２が導通し、２次側のダイオードＤｓが導通する。
（３）状態３ ｓｔａｔｅ３ ［ｔ３〜ｔ４］
ダイオードＤ２が導通している期間中に第２の駆動巻線ｎｂ２の電圧により第２のスイッチング素子Ｑ２をターンオンしてゼロ電圧スイッチングを行う。漏れインダクタンス（インダクタＬｒ）とコンデンサＣｒは共振し、オン期間に蓄えられたトランスＴの励磁エネルギーとコンデンサＣｒの静電エネルギーは２次巻線ｎｓから放出される。電流ｉｓは、直線的に減少する励磁電流ｉｍから電流ｉｄ２の共振電流を引いた波形と相似な曲線波形となる。時刻ｔ４で励磁電流ｉｍと上記共振電流が等しくなると電流ｉｓは０となり、コンデンサＣｒとインダクタＬｒの共振は終了する。
ダイオードＤ２が導通している期間中に第２の駆動巻線ｎｂ２の電圧により第２のスイッチング素子Ｑ２をターンオンしてゼロ電圧スイッチングを行う。漏れインダクタンス（インダクタＬｒ）とコンデンサＣｒは共振し、オン期間に蓄えられたトランスＴの励磁エネルギーとコンデンサＣｒの静電エネルギーは２次巻線ｎｓから放出される。電流ｉｓは、直線的に減少する励磁電流ｉｍから電流ｉｄ２の共振電流を引いた波形と相似な曲線波形となる。時刻ｔ４で励磁電流ｉｍと上記共振電流が等しくなると電流ｉｓは０となり、コンデンサＣｒとインダクタＬｒの共振は終了する。
（４）状態４ ｓｔａｔｅ４ ［ｔ４〜ｔ５］
コンデンサＣｒの両端電圧ｖｃにより励磁電流ｉｍは直線的に減少して負となり、時刻ｔ５で第２のスイッチング素子Ｑ２がターンオフしてトランス電圧は反転する。
コンデンサＣｒの両端電圧ｖｃにより励磁電流ｉｍは直線的に減少して負となり、時刻ｔ５で第２のスイッチング素子Ｑ２がターンオフしてトランス電圧は反転する。
（５）状態５ ｓｔａｔｅ５ ［ｔ５〜ｔ６］
１次側では、１次巻線ｎｐに流れる電流によりキャパシタＣ１が放電されるとともに、キャパシタＣ２が充電されて、２次側ではキャパシタＣｓが充電される。時刻ｔ６で電圧ｖｄｓ１は０となり、ダイオードＤ１が導通する。第１の制御回路ＳＣ１は、第１の駆動巻線ｎｂ１に発生する交流電圧の極性が反転したことを検出する。
１次側では、１次巻線ｎｐに流れる電流によりキャパシタＣ１が放電されるとともに、キャパシタＣ２が充電されて、２次側ではキャパシタＣｓが充電される。時刻ｔ６で電圧ｖｄｓ１は０となり、ダイオードＤ１が導通する。第１の制御回路ＳＣ１は、第１の駆動巻線ｎｂ１に発生する交流電圧の極性が反転したことを検出する。
定常状態において１スイッチング周期あたり上記（１）〜（５）の動作を行い、次のスイッチング周期以降、同様の動作を繰り返す。
なお、第１の制御回路ＳＣ１は、電流検出抵抗Ｒ１１の電圧が所定値を上回っていて且つ第１の整流平滑回路ＲＳ１の出力電圧が所定の値を下回っている状態が一定時間続いたとき、第１のスイッチング素子Ｑ１の発振を強制的に停止させる過電流保護回路を備えている。これにより、出力電流が過電流状態となったときスイッチング動作を停止でき、スイッチング電源装置の信頼性を高めることができる。
また、第１の制御回路ＳＣ１は、第１の整流平滑回路ＲＳ１の出力電圧が所定値を上回ったときに、第１のスイッチング素子Ｑ１の発振を強制的に停止させる過電圧保護回路を備えている。これにより、出力電圧が過電圧状態となったときスイッチング動作を停止でき、スイッチング電源装置の信頼性を高めることができる。
さらに、第１の制御回路ＳＣ１は、抵抗（不図示）を介して電源入力部と接続していて、これにより入力電圧を検出し、入力電圧が所定の値を下回ったときに、第１のスイッチング素子Ｑ１の発振を強制的に停止させる低電圧入力保護回路を備えている。これにより、電源入力部の電圧の低下状態でトランスの１次巻線ｎｐや第１・第２のスイッチング素子Ｑ１、Ｑ２に流れる電流が過大になるのを防止することができ、スイッチング電源装置の信頼性を高めることができる。
さらに、第１の制御回路ＳＣ１は、第１のスイッチング素子Ｑ１のオン・オフを制御する周波数の上限値を制限する周波数制限手段を備えている。これにより、負荷が軽負荷の場合、スイッチング周波数が上昇し、スイッチング損失が増大し、スイッチング素子の発熱が増大して回路効率が低下することを防ぐことができる。
さらに、第１の制御回路ＳＣ１は、出力電圧検出回路からの帰還信号により第１の整流平滑回路ＲＳ１に接続される負荷が軽負荷であることを検出した場合、第１のスイッチング素子Ｑ１のオン・オフを制御する周波数を低下させる周波数低減手段を備えている。
これにより、負荷が軽負荷状態である場合において、スイッチング周波数を低下させることで、スイッチング損失を低減し、スイッチング素子の発熱を抑え、回路効率を上げることができる。
また、ターンオフ回路ＴＣの主要部は、キャパシタと抵抗からなるＣＲ回路で構成していて、キャパシタの値と抵抗の値で決まるＣＲ時定数によって第２のスイッチング素子Ｑ２をターンオフするタイミングを設定している。
これにより、ターンオフ回路ＴＣを少ない部品で構成することができる．また、キャパシタまたは抵抗の両端電圧がしきい値電圧に達することで第２のスイッチング素子Ｑ２がターンオフする構成としてＣＲ時定数の値を設定することで、任意のタイミングで第２のスイッチング素子Ｑ２をターンオフすることができる。
この第１の実施形態に係るスイッチング電源装置の構成による効果は次のとおりである。
（ａ）駆動巻線ｎｂ１に発生する交流電圧の極性が変化するタイミングを検出し、それに基づくタイミングで第１のスイッチング素子Ｑ１をターンオンするので、ターンオンタイミングを任意に設定することができる。これにより第１のスイッチング素子Ｑ１のゼロ電圧スイッチング動作が実現でき、スイッチング損失を低減できる。
（ａ）駆動巻線ｎｂ１に発生する交流電圧の極性が変化するタイミングを検出し、それに基づくタイミングで第１のスイッチング素子Ｑ１をターンオンするので、ターンオンタイミングを任意に設定することができる。これにより第１のスイッチング素子Ｑ１のゼロ電圧スイッチング動作が実現でき、スイッチング損失を低減できる。
（ｂ）駆動巻線ｎｂ１に発生する交流電圧の振幅に関わらず第１のスイッチング素子Ｑ１に対する制御電圧を一定にできるので、常に、オンするのに最低限のゲート電圧を印加でき、スイッチング損失を減らすことができる。
（ｃ）第１のスイッチング素子Ｑ１に流れる電流を検出し、それに基づいて第１のスイッチング素子Ｑ１をターンオフするため、第１のスイッチング素子Ｑ１に流れる過電流を制限できる。
（ｄ）第２のスイッチング素子Ｑ２は、第２の駆動巻線ｎｂ２に発生する交流電圧を用いて（直接）駆動制御されるので、高耐圧ＩＣやパルストランスが不要となる。一方、第１のスイッチング素子Ｑ１を駆動制御する回路は低耐圧のＩＣで構成でき、スイッチング電源装置の小型化、低コスト化を図ることができる。
（ｅ）前記ターンオフ回路を備えて第２のスイッチング素子Ｑ２をターンオフする構成であるため、第２のスイッチング素子Ｑ２のオン時間を任意に決定することができ、負荷変動や入力電圧の変動があっても常に高効率動作を実現できる。
（ｆ）第１のスイッチング素子Ｑ１に流れる電流に基づく信号と出力電圧Ｖｏに基づく信号とを比較して第１のスイッチング素子Ｑ１をターンオフするタイミングを決定して出力電圧Ｖｏを制御する構成とすることで、スイッチング素子Ｑ１のオン時間を制御して出力電圧Ｖｏを所望の一定値に制御することができる。更に、出力電圧に基づく信号のみでスイッチング素子Ｑ１のオン時間を制御する構成と比較して、出力電圧の安定性に優れ、負荷などの変動に対する出力電圧の応答特性に優れる。
（ｇ）第１のスイッチング素子Ｑ１を駆動する第１の制御回路ＳＣ１を直流電圧で動作する構成とすることで、スイッチング電源装置に必要な機能である過電流保護回路、過電圧保護回路、起動回路、動作停止回路、周波数制限回路、周波数低減回路などを信号処理回路で構成することができ、スイッチング電源装置の高機能化を図ることができる。
（ｈ）第１のスイッチング素子Ｑ１を駆動する第１の制御回路ＳＣ１を直流電圧で動作する構成とすることで、高機能化を図るための付属回路を含めて第１の制御回路ＳＣ１を集積化してＩＣとすることができる。
なお、図３に示した第１の駆動巻線ｎｂ１は第１の制御回路ＳＣ１の電源電圧を得るためのものであるので、その巻回方向はどちらでも構わない。このことは以降の各実施形態においても同様である。
《第２の実施形態》
図５は第２の実施形態に係るスイッチング電源装置の回路図であり、２次側の第１の整流平滑回路を一般化して表している。図６はその２次側の第１の整流平滑回路の幾つかの構成例を示したものである。また、図７は２次側を更に異なった構成としたものである。但し、図５・図７においては第１・第２のスイッチ回路Ｓ１，Ｓ２を電界効果トランジスタ（ＦＥＴ）Ｑ１、Ｑ２を用いて構成している。
図５は第２の実施形態に係るスイッチング電源装置の回路図であり、２次側の第１の整流平滑回路を一般化して表している。図６はその２次側の第１の整流平滑回路の幾つかの構成例を示したものである。また、図７は２次側を更に異なった構成としたものである。但し、図５・図７においては第１・第２のスイッチ回路Ｓ１，Ｓ２を電界効果トランジスタ（ＦＥＴ）Ｑ１、Ｑ２を用いて構成している。
図６（Ａ）は、ダイオードＤｓ１ａ，Ｄｓ２ａ、インダクタＬｓ１、およびコンデンサＣｏでフォワード型整流回路を構成したものである。
図６（Ｂ）は、ダイオードＤｓ１ｂ，Ｄｓ２ｂ、およびコンデンサＣｓ１，Ｃｏで２段コッククロフト・ウォルトン回路（半波倍電圧整流回路）を構成したものである。
図６（Ｃ）は、ダイオードＤｓ２ｃ、インダクタＬｓ１、およびコンデンサＣｓ１，Ｃｏで昇圧整流回路を構成したものである。
図７（Ａ）において、トランスＴには２つの２次巻線ｎｓ１，ｎｓ２を設けていて、この２つの２次巻線ｎｓ１，ｎｓ２にダイオードＤｓ１，Ｄｓ２をそれぞれ接続し、コンデンサＣｏを用いてセンタータップ両波整流回路を構成している。また、第２の制御回路ＳＣ２を抵抗とキャパシタで構成していて、ＣＲ時定数によって設定されるタイミングで、スイッチ回路Ｓ２である電界効果トランジスタ（ＦＥＴ）Ｑ２のゲート・ソース間電圧がしきい値電圧以下となってＦＥＴＱ２がターンオフする構成としている。その他の構成は図３に示したものと同様である。
図７（Ｂ）は、トランスの２次側の整流平滑回路ＲＳ１ｄの別の構成例である。トランスＴに２つの２次巻線ｎｓ１，ｎｓ２を設け、この２つの２次巻線ｎｓ１，ｎｓ２にダイオードＤｓ１，Ｄｓ２をそれぞれ接続して，インダクタＬｓ１およびコンデンサＣｏによってフォワード型整流回路を構成している。
図７（Ｃ）は、トランスの２次側の整流平滑回路ＲＳ１ｄのさらに別の構成例である。トランスＴに２つの２次巻線ｎｓ１，ｎｓ２を設け、この２つの２次巻線ｎｓ１，ｎｓ２にダイオードＤｓ１，Ｄｓ２およびコンデンサＣｏ１，Ｃｏ２をそれぞれ接続し、コンデンサＣｏ１とコンデンサＣｏ２を直列に接続するとともにコンデンサＣｏ３を設けて全波倍電圧整流回路を構成している。
このように、トランスの２次側の整流平滑回路は各種の構成を採ることができる。
このように、トランスの２次側の整流平滑回路は各種の構成を採ることができる。
また、第２の制御回路ＳＣ２は、抵抗とキャパシタのみ（抵抗Ｒ１７，Ｒ１８とキャパシタＣ１４）でＣＲ時定数回路を構成している。第２の駆動巻線ｎｂ２に発生する電圧でＦＥＴＱ２のゲート電圧がしきい値を超えることによってＱ２がターンオンした後、ＣＲ時定数回路の時定数に応じてＱ２のゲート電圧が低下し、ターンオフ電圧にまで下回るタイミングでＦＥＴＱ２がターンオフする。これにより第１の実施形態の場合と同様の作用効果を奏する。
このように第２の制御回路ＳＣ２のＣＲ時定数を設定することによってターンオフタイミングを設定することができ、第２の制御回路ＳＣ２は少ない部品点数でシンプルに構成できる。
《第３の実施形態》
図８は第３の実施形態に係るスイッチング電源装置の回路図である。図３に示した回路と異なるのは、コンデンサＣｒの接続位置または電源入力部の位置である。すなわち図８では、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと、第１のスイッチング素子Ｑ１による第１のスイッチ回路とからなる直列回路を備えるとともに、インダクタＬｒとトランスＴの１次巻線ｎｐとからなる直列回路に対して、第２のスイッチング素子Ｑ２による第２のスイッチ回路と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続している。その他の構成は図３に示したものと同様である。但し、図３に示した第１・第２のスイッチ回路Ｓ１，Ｓ２に相当する部分のダイオードＤ１，Ｄ２、およびキャパシタＣ１，Ｃ２の図示は省略している。
図８は第３の実施形態に係るスイッチング電源装置の回路図である。図３に示した回路と異なるのは、コンデンサＣｒの接続位置または電源入力部の位置である。すなわち図８では、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと、第１のスイッチング素子Ｑ１による第１のスイッチ回路とからなる直列回路を備えるとともに、インダクタＬｒとトランスＴの１次巻線ｎｐとからなる直列回路に対して、第２のスイッチング素子Ｑ２による第２のスイッチ回路と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続している。その他の構成は図３に示したものと同様である。但し、図３に示した第１・第２のスイッチ回路Ｓ１，Ｓ２に相当する部分のダイオードＤ１，Ｄ２、およびキャパシタＣ１，Ｃ２の図示は省略している。
《第４の実施形態》
図９は第４の実施形態に係るスイッチング電源装置の回路図である。図３に示した回路と異なるのは、コンデンサＣｒおよび第２のスイッチング素子の接続位置である。すなわち図９では、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと、第１のスイッチング素子Ｑ１による第１のスイッチ回路とからなる直列回路を備えるとともに、第２のスイッチング素子Ｑ２による第２のスイッチ回路と少なくとも１つのキャパシタＣｒとからなる直列回路を前記第１のスイッチ回路Ｓ１に対して並列に接続している。その他の構成は図３に示したものと同様である。但し、図３に示した第１・第２のスイッチ回路Ｓ１，Ｓ２に相当する部分のダイオードＤ１，Ｄ２、およびキャパシタＣ１，Ｃ２の図示は省略している。
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
図９は第４の実施形態に係るスイッチング電源装置の回路図である。図３に示した回路と異なるのは、コンデンサＣｒおよび第２のスイッチング素子の接続位置である。すなわち図９では、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと、第１のスイッチング素子Ｑ１による第１のスイッチ回路とからなる直列回路を備えるとともに、第２のスイッチング素子Ｑ２による第２のスイッチ回路と少なくとも１つのキャパシタＣｒとからなる直列回路を前記第１のスイッチ回路Ｓ１に対して並列に接続している。その他の構成は図３に示したものと同様である。但し、図３に示した第１・第２のスイッチ回路Ｓ１，Ｓ２に相当する部分のダイオードＤ１，Ｄ２、およびキャパシタＣ１，Ｃ２の図示は省略している。
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
《第５の実施形態》
図１０は第２の駆動巻線ｎｂ２に発生する交流電圧によって動作する第２の制御回路の幾つかの例である。
図１０（Ａ）の例では、第２の駆動巻線ｎｂ２の一端と第２のスイッチング素子Ｑ２のゲート間に、コンデンサＣ１３および抵抗Ｒ１３の直列回路を設けている。また、ダイオードＤ３、抵抗Ｒ１４，Ｒ１５、コンデンサＣ１２、およびツェナーダイオードＤｚによってターンオフ回路を構成している。ここでツェナーダイオードＤｚは第２の駆動巻線ｎｂ２の電圧が一定電圧以上となって、ツェナーダイオードＤｚにツェナー電圧を超える電圧が印加されたときに、抵抗Ｒ１５およびコンデンサＣ１２に直列回路に対する印加電圧をツェナー電圧に保つ。これにより、例えば電源入力部の電圧が変動して第２の駆動巻線ｎｂ２の起電圧が変動する場合であってもターンオフ回路によるタイマー動作を一定に保つことができる。すなわち、第２のスイッチング素子Ｑ２がターンオンしてからターンオフするまでの時間を一定に保つことができる。
図１０は第２の駆動巻線ｎｂ２に発生する交流電圧によって動作する第２の制御回路の幾つかの例である。
図１０（Ａ）の例では、第２の駆動巻線ｎｂ２の一端と第２のスイッチング素子Ｑ２のゲート間に、コンデンサＣ１３および抵抗Ｒ１３の直列回路を設けている。また、ダイオードＤ３、抵抗Ｒ１４，Ｒ１５、コンデンサＣ１２、およびツェナーダイオードＤｚによってターンオフ回路を構成している。ここでツェナーダイオードＤｚは第２の駆動巻線ｎｂ２の電圧が一定電圧以上となって、ツェナーダイオードＤｚにツェナー電圧を超える電圧が印加されたときに、抵抗Ｒ１５およびコンデンサＣ１２に直列回路に対する印加電圧をツェナー電圧に保つ。これにより、例えば電源入力部の電圧が変動して第２の駆動巻線ｎｂ２の起電圧が変動する場合であってもターンオフ回路によるタイマー動作を一定に保つことができる。すなわち、第２のスイッチング素子Ｑ２がターンオンしてからターンオフするまでの時間を一定に保つことができる。
また、抵抗Ｒ１６およびダイオードＤ４からなる回路は、第１のスイッチング素子Ｑ１のオン時にコンデンサＣ１２の電荷を速やかに放電（リセット）する放電回路を構成している。さらに、ダイオードＤ５は第２のスイッチング素子Ｑ２にゲートに負電圧が印加されるのを防止して誤動作を防いでいる。
図１０（Ｂ）の例では、第２の駆動巻線ｎｂ２の一端と第２のスイッチング素子Ｑ２のゲート間に、コンデンサＣ１３および抵抗Ｒ１３の直列回路を設けている。また、抵抗Ｒ１４，Ｒ１５、コンデンサＣ１２、およびツェナーダイオードＤｚによってターンオフ回路を構成している。このツェナーダイオードＤｚの作用は図１０（Ａ）の場合と同様である。また、抵抗Ｒ１６およびダイオードＤ４からなる回路は、第１のスイッチング素子Ｑ１のオン時にコンデンサＣ１２の電荷を速やかに放電（リセット）する放電回路を構成している。さらに、ダイオードＤ５は第２のスイッチング素子Ｑ２にゲートに負電圧が印加されるのを防止して誤動作を防いでいる。
図１０（Ｃ）の例では、コンデンサＣ１２の両端にダイオードＤ４と同方向のダイオードＤ６を設けている。これにより第２のスイッチング素子Ｑ２のオン時間が入力電圧や負荷変動によって変化することを抑制することができる。
また、トランジスタＴｒ１のコレクタにダイオードＤ７を挿入している。これにより、トランジスタＴｒ１のエミッタからコレクタに流れる逆電流を防止することができ、トランジスタＴｒ１の電流増幅率の変化による第２のスイッチング素子Ｑ２のオン時間の変化を抑制することができる。
その他の構成は図１０（Ａ）の場合と同様である。
その他の構成は図１０（Ａ）の場合と同様である。
《第６の実施形態》
図１１は第６の実施形態に係るスイッチング電源装置の回路図である。図３に示した回路と異なり、図１１では第１の制御回路ＳＣ１で制御される第１のスイッチ回路Ｓ１と、第２の制御回路ＳＣ２で制御される第２のスイッチ回路Ｓ２との接続関係を逆にしている。
図１１は第６の実施形態に係るスイッチング電源装置の回路図である。図３に示した回路と異なり、図１１では第１の制御回路ＳＣ１で制御される第１のスイッチ回路Ｓ１と、第２の制御回路ＳＣ２で制御される第２のスイッチ回路Ｓ２との接続関係を逆にしている。
図１１に示す例では、インダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第１のスイッチ回路Ｓ１を並列に接続し、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第２のスイッチ回路Ｓ２とからなる直列回路を備えている。その他の構成は図３に示したものと同様である。
この例では図３に示した回路とは逆に、第２のスイッチ回路Ｓ２が主スイッチ回路、第１のスイッチ回路Ｓ１がクランプ回路として作用する。
なお、起動時から第１の制御回路ＳＣ１が動作するように、第２の整流平滑回路ＲＳ２の平滑コンデンサを充電する起動回路を設ける。但し、図１１ではこの起動回路の図示を省略している。
《第７の実施形態》
図１２は第７の実施形態に係るスイッチング電源装置の回路図である。図３に示した例では、コンデンサＣｒ、インダクタＬｒ、１次巻線ｎｐの直列回路が第１のスイッチ回路Ｓ１に対して直列に、第２のスイッチ回路Ｓ２に対して並列に接続したが、図１２に示す例では、逆に、コンデンサＣｒ、インダクタＬｒ、１次巻線ｎｐの直列回路が第１のスイッチ回路Ｓ１に対して並列に、第２のスイッチ回路Ｓ２に対して直列に接続している。その他の構成は図３に示したものと同様である。
図１２は第７の実施形態に係るスイッチング電源装置の回路図である。図３に示した例では、コンデンサＣｒ、インダクタＬｒ、１次巻線ｎｐの直列回路が第１のスイッチ回路Ｓ１に対して直列に、第２のスイッチ回路Ｓ２に対して並列に接続したが、図１２に示す例では、逆に、コンデンサＣｒ、インダクタＬｒ、１次巻線ｎｐの直列回路が第１のスイッチ回路Ｓ１に対して並列に、第２のスイッチ回路Ｓ２に対して直列に接続している。その他の構成は図３に示したものと同様である。
この例では図３に示した回路とは逆に、第２のスイッチ回路Ｓ２が主スイッチ回路、第１のスイッチ回路Ｓ１がクランプ回路として作用する。
Ｔ−トランス
Ｌｒ−第１のインダクタ
Ｃｒ−コンデンサ
Ｑ１−第１のスイッチング素子
Ｑ２−第２のスイッチング素子
Ｒ１１−電流検出抵抗
ＲＳ１−第１の整流平滑回路
ＲＳ２−第２の整流平滑回路
ｎｂ１−第１の駆動巻線
ｎｂ２−第２の駆動巻線
Ｔｒ−トランジスタ
ＴＣ−ターンオフ回路
Ｖｏ−出力電圧
Ｖｉ−電源入力部の電圧
Ｌｒ−第１のインダクタ
Ｃｒ−コンデンサ
Ｑ１−第１のスイッチング素子
Ｑ２−第２のスイッチング素子
Ｒ１１−電流検出抵抗
ＲＳ１−第１の整流平滑回路
ＲＳ２−第２の整流平滑回路
ｎｂ１−第１の駆動巻線
ｎｂ２−第２の駆動巻線
Ｔｒ−トランジスタ
ＴＣ−ターンオフ回路
Ｖｏ−出力電圧
Ｖｉ−電源入力部の電圧
Claims (13)
- 電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第２のスイッチ回路Ｓ２を並列に接続し、
または、
電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、前記インダクタＬｒと前記トランスＴの１次巻線ｎｐとからなる直列回路に対して第２のスイッチ回路Ｓ２と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続し、
または、
電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと第１のスイッチ回路Ｓ１とからなる直列回路を備えるとともに、第２のスイッチ回路Ｓ２と少なくとも１つのキャパシタＣｒとからなる直列回路を前記第１のスイッチ回路Ｓ１に対して並列に接続し、
且つ前記トランスＴの２次巻線ｎｓに第１の整流平滑回路ＲＳ１を接続し、前記第１のスイッチ回路Ｓ１は、第１のスイッチング素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、前記第２のスイッチ回路Ｓ２は、第２のスイッチング素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴの１次巻線電圧に略比例した電圧を発生する第１の駆動巻線ｎｂ１および第２の駆動巻線ｎｂ２を前記トランスＴに備え、前記第１のスイッチング素子Ｑ１のオン時間を制御することにより出力電圧Ｖｏを制御するスイッチング電源装置において、
前記第１の駆動巻線ｎｂ１を第２の整流平滑回路ＲＳ２を介して、直流電圧によって動作する第１の制御回路ＳＣ１に接続し、該第１の制御回路ＳＣ１によって前記第１のスイッチング素子Ｑ１のオン・オフを制御するように構成し、
前記第２の駆動巻線ｎｂ２を前記第２のスイッチング素子Ｑ２のオン・オフを制御する第２の制御回路ＳＣ２に接続するとともに、該第２の制御回路ＳＣ２にターンオフ回路ＴＣを設け、前記第２の駆動巻線ｎｂ２に発生する交流電圧を用いて前記第２の制御回路ＳＣ２を動作させて、前記第２のスイッチング素子Ｑ２がターンオンした後、前記ターンオフ回路ＴＣにより設定された所定の時間後に前記第２のスイッチング素子Ｑ２が強制的にターンオフするように構成したスイッチング電源装置。 - インダクタＬｒとトランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒとからなる直列回路に対して第１のスイッチ回路Ｓ１を並列に接続するとともに、電源入力部と前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと少なくとも１つのキャパシタＣｒと第２のスイッチ回路Ｓ２とからなる直列回路を備え、
または、
インダクタＬｒとトランスＴの１次巻線ｎｐとからなる直列回路に対して第１のスイッチ回路Ｓ１と少なくとも１つのキャパシタＣｒとからなる直列回路を並列に接続するとともに、電源入力部と前記インダクタＬｒと前記トランスＴの１次巻線ｎｐと第２のスイッチ回路Ｓ２とからなる直列回路を備え、
または、
第１のスイッチ回路Ｓ１と少なくとも１つのキャパシタＣｒとからなる直列回路を第２のスイッチ回路Ｓ２に対して並列に接続するとともに、電源入力部とインダクタＬｒとトランスＴの１次巻線ｎｐと前記第２のスイッチ回路Ｓ２とからなる直列回路を備え、
且つ前記トランスＴの２次巻線ｎｓに第１の整流平滑回路ＲＳ１を接続し、前記第１のスイッチ回路Ｓ１は、第１のスイッチング素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、前記第２のスイッチ回路Ｓ２は、第２のスイッチング素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴの１次巻線電圧に略比例した電圧を発生する第１の駆動巻線ｎｂ１および第２の駆動巻線ｎｂ２を前記トランスＴに備え、前記第１のスイッチング素子Ｑ１のオン時間を制御することにより出力電圧Ｖｏを制御するスイッチング電源装置において、
前記第１の駆動巻線ｎｂ１を第２の整流平滑回路ＲＳ２を介して、直流電圧によって動作する第１の制御回路ＳＣ１に接続し、該第１の制御回路ＳＣ１によって前記第１のスイッチング素子Ｑ１のオン・オフを制御するように構成し、
前記第２の駆動巻線ｎｂ２の一端を、前記第２のスイッチ回路Ｓ２の一端に接続し、他端を前記第２のスイッチング素子Ｑ２のオン・オフを制御する第２の制御回路ＳＣ２に接続するとともに、該第２の制御回路ＳＣ２にターンオフ回路ＴＣを設け、前記第２の駆動巻線ｎｂ２に発生する交流電圧を用いて前記第２の制御回路ＳＣ２を動作させて、前記第２のスイッチング素子Ｑ２がターンオンした後、前記ターンオフ回路ＴＣにより設定された所定の時間後に前記第２のスイッチング素子Ｑ２が強制的にターンオフするように構成したスイッチング電源装置。 - 前記第１の制御回路ＳＣ１は半導体集積回路で構成し、前記第１のスイッチング素子Ｑ１をオン・オフさせるタイミングを直流電圧で動作するロジック回路を用いて構成していることを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記第１の制御回路ＳＣ１は、前記第１の駆動巻線ｎｂ１に発生する電圧の極性が反転したことを検出する極性反転検出回路を含み、前記極性反転検出回路の出力に応じて、前記第１のスイッチング素子Ｑ１をターンオンさせるタイミングを決定する、請求項１、２または３に記載のスイッチング電源装置。
- 前記第１の制御回路ＳＣ１は、前記第１のスイッチング素子Ｑ１に直列接続された抵抗Ｒ１１により、前記第１のスイッチング素子Ｑ１に流れる電流を電圧として検出する電流検出回路と、前記トランスＴの２次側の出力電圧を検出する出力電圧検出回路と、を含み、
前記第１の制御回路ＳＣ１は、前記電流検出回路と前記出力電圧検出回路の出力に応じて、前記スイッチング素子Ｑ１のターンオフタイミングを制御する、請求項１〜４のいずれかに記載のスイッチング電源装置。 - 前記第１の制御回路ＳＣ１は、前記電流検出回路からの出力が所定値に達すると前記第１のスイッチング素子Ｑ１をターンオフする制御を行って発振動作を持続し、さらに、前記出力電圧検出回路の出力が所定値を下回っている状態が一定時間続いたとき、前記第１のスイッチング素子Ｑ１の発振を強制的に停止させる過電流保護手段を備えた、請求項５に記載のスイッチング電源装置。
- 前記第１の制御回路ＳＣ１は、前記出力電圧検出回路の出力が所定値を上回ったときに、前記第１のスイッチング素子Ｑ１の発振を強制的に停止させる過電圧保護手段を備えた、請求項５または６に記載のスイッチング電源装置。
- 前記電源入力部の電圧を検出する入力電圧検出回路を設け、
前記第１の制御回路ＳＣ１は、前記入力電圧検出回路の検出値が所定値を下回ったときに、前記第１のスイッチング素子Ｑ１の発振を強制的に停止させる低電圧入力保護手段を備えた、請求項５〜７のいずれかに記載のスイッチング電源装置。 - 前記第１の制御回路ＳＣ１は、前記第１のスイッチング素子Ｑ１のオン・オフを制御する周波数の上限値を制限する周波数制限手段を備えた、請求項５〜８のいずれかに記載のスイッチング電源装置。
- 前記第１の制御回路ＳＣ１は、前記出力電圧検出回路からの帰還信号により前記第１の整流平滑回路ＲＳ１に接続される負荷が所定の負荷状態より軽負荷状態であることを検出して、前記第１のスイッチング素子Ｑ１のオン・オフを制御する周波数を低下させる周波数低減手段を備えた、請求項５〜９のいずれかに記載のスイッチング電源装置。
- 前記インダクタＬｒは、前記トランスＴの漏れインダクタンスからなる、請求項１〜１０のいずれかに記載のスイッチング電源装置。
- 前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２を電界効果トランジスタで構成した、請求項１〜１１のいずれかに記載のスイッチング電源装置。
- 前記ターンオフ回路ＴＣは、キャパシタと抵抗からなるＣＲ回路で構成され、前記キャパシタの値と前記抵抗の値の積で決まるＣＲ時定数によって前記第２のスイッチング素子Ｑ２をターンオフするタイミングを設定した、請求項１〜１２のいずれかに記載のスイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007134654A JP4320787B2 (ja) | 2007-05-21 | 2007-05-21 | スイッチング電源装置 |
| US11/856,281 US7778048B2 (en) | 2007-05-21 | 2007-09-17 | Switching power supply apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007134654A JP4320787B2 (ja) | 2007-05-21 | 2007-05-21 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008289336A JP2008289336A (ja) | 2008-11-27 |
| JP4320787B2 true JP4320787B2 (ja) | 2009-08-26 |
Family
ID=40072230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007134654A Active JP4320787B2 (ja) | 2007-05-21 | 2007-05-21 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7778048B2 (ja) |
| JP (1) | JP4320787B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2333944B1 (en) * | 2009-02-06 | 2018-12-19 | Shindengen Electric Manufacturing Co., Ltd. | Current detecting circuit and transformer current measuring system |
| WO2011105258A1 (ja) | 2010-02-23 | 2011-09-01 | 株式会社村田製作所 | スイッチング電源装置 |
| GB2491955B8 (en) * | 2010-02-23 | 2015-01-21 | Murata Manufacturing Co | Switching power supply apparatus |
| GB2490826B (en) * | 2010-03-09 | 2014-10-22 | Murata Manufacturing Co | Switching power supply device |
| CN102971953B (zh) * | 2010-07-26 | 2015-07-01 | 株式会社村田制作所 | 开关控制电路及开关电源装置 |
| JP5267616B2 (ja) * | 2010-07-29 | 2013-08-21 | 株式会社デンソー | 駆動制御装置 |
| WO2012073706A1 (ja) * | 2010-12-02 | 2012-06-07 | 株式会社村田製作所 | スイッチング電源回路 |
| JPWO2012153799A1 (ja) * | 2011-05-12 | 2014-07-31 | 株式会社村田製作所 | スイッチング電源装置 |
| WO2013021857A1 (ja) * | 2011-08-11 | 2013-02-14 | 株式会社村田製作所 | スイッチング電源装置 |
| JP5549659B2 (ja) | 2011-10-28 | 2014-07-16 | 株式会社村田製作所 | スイッチング電源装置 |
| JP5790563B2 (ja) * | 2012-03-26 | 2015-10-07 | 株式会社村田製作所 | スイッチング電源装置 |
| JP6075827B2 (ja) * | 2012-06-08 | 2017-02-08 | キヤノン株式会社 | スイッチング電源装置及び画像形成装置 |
| AT512780B1 (de) | 2012-06-13 | 2013-11-15 | Fronius Int Gmbh | Schaltnetzteil sowie Wechselrichter und Strangüberwachung mit einem solchen Schaltnetzteil |
| JP6123608B2 (ja) * | 2013-09-24 | 2017-05-10 | 株式会社デンソー | 絶縁電源装置 |
| JP6372607B2 (ja) * | 2015-02-17 | 2018-08-15 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| US9966865B2 (en) * | 2015-06-30 | 2018-05-08 | Canon Kabushiki Kaisha | Power supply apparatus and image forming apparatus |
| US10833594B2 (en) | 2017-05-19 | 2020-11-10 | Infineon Technologies Austria Ag | System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding |
| JP7166843B2 (ja) * | 2018-08-28 | 2022-11-08 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP7224888B2 (ja) * | 2018-12-11 | 2023-02-20 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| EP3736982A1 (de) * | 2019-05-07 | 2020-11-11 | Siemens Aktiengesellschaft | Adaptive schaltgeschwindigkeitssteuerung von leistungshalbleitern |
| JP2022085225A (ja) * | 2020-11-27 | 2022-06-08 | 富士電機株式会社 | 電流検出回路、電源回路 |
| US11342854B1 (en) * | 2020-12-18 | 2022-05-24 | The United States Of America As Represented By The Secretary Of The Army | Voltage step-up converter circuits for low input voltages |
| CN116827145B (zh) * | 2023-03-29 | 2024-05-14 | 深圳市鸿嘉利新能源有限公司 | 用于充电桩逆变模块的三绕组同步整流输出电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08317647A (ja) | 1995-05-17 | 1996-11-29 | Nec Eng Ltd | 部分共振コンバータ回路の駆動回路 |
| JP3387456B2 (ja) | 1998-10-29 | 2003-03-17 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3475925B2 (ja) | 2000-09-27 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP4423458B2 (ja) | 2000-11-10 | 2010-03-03 | 富士電機システムズ株式会社 | Ｄｃ／ｄｃコンバータの制御方法 |
| JP3707436B2 (ja) * | 2002-01-25 | 2005-10-19 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3653075B2 (ja) | 2002-10-31 | 2005-05-25 | 東光株式会社 | スイッチング電力電送装置 |
-
2007
- 2007-05-21 JP JP2007134654A patent/JP4320787B2/ja active Active
- 2007-09-17 US US11/856,281 patent/US7778048B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080291702A1 (en) | 2008-11-27 |
| JP2008289336A (ja) | 2008-11-27 |
| US7778048B2 (en) | 2010-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4320787B2 (ja) | スイッチング電源装置 | |
| JP4735072B2 (ja) | スイッチング電源装置 | |
| JP5900607B2 (ja) | スイッチング電源装置 | |
| JP5532121B2 (ja) | スイッチング電源装置 | |
| JP4687958B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5991078B2 (ja) | スイッチング電源装置 | |
| JP5293006B2 (ja) | 半波整流電流共振型スイッチング電源装置、及びその起動方法 | |
| JP4924659B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002112544A (ja) | スイッチング電源装置 | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JPWO2005074113A1 (ja) | スイッチング電源装置 | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| KR101069795B1 (ko) | 전력 변환 장치 | |
| JP4563359B2 (ja) | 自励式共振型スイッチング電源 | |
| US11764689B2 (en) | Flyback power-converting device with zero-voltage switching and method for flyback converting power with zero-voltage switching | |
| JP2012095510A (ja) | 電源装置 | |
| JP4321277B2 (ja) | 電源装置 | |
| JP3761558B2 (ja) | スイッチング電源回路及び該スイッチング電源回路に用いられる制御方法 | |
| JP2011041387A (ja) | 直流−直流変換回路 | |
| JP4485404B2 (ja) | 自励式スイッチング電源装置 | |
| JP4997984B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ。 | |
| CN118508713A (zh) | 具有有源箝位的电源系统 | |
| JP5162982B2 (ja) | スイッチング電源装置 | |
| JPH11275859A (ja) | スイッチング電源装置 | |
| JPH0974753A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090413 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090524 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4320787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |