JPH11275859A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH11275859A JPH11275859A JP11264298A JP11264298A JPH11275859A JP H11275859 A JPH11275859 A JP H11275859A JP 11264298 A JP11264298 A JP 11264298A JP 11264298 A JP11264298 A JP 11264298A JP H11275859 A JPH11275859 A JP H11275859A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- snubber capacitor
- diode
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 スイッチング電源装置のスナバコンデンサに
よる損失を小さくする。 【構成】 トランスの１次巻線１１とこれに直列に接続
されたスイッチ素子１２とスイッチ素子１２に並列に接
続されたスナバコンデンサ１３とスイッチ素子１２の発
振を制御する発振制御回路１４を備えたスイッチング電
源装置において、スイッチ素子１２に直列に第１のダイ
オードを挿入し、スナバコンデンサ１３に直列に第２の
ダイオード２を挿入し、第２のダイオード２とスナバコ
ンデンサ１３の接続点と第１のダイオード１とスイッチ
素子１２の接続点の間にインダクタ３と第３のダイオー
ド４からなる直列回路を接続した。
よる損失を小さくする。 【構成】 トランスの１次巻線１１とこれに直列に接続
されたスイッチ素子１２とスイッチ素子１２に並列に接
続されたスナバコンデンサ１３とスイッチ素子１２の発
振を制御する発振制御回路１４を備えたスイッチング電
源装置において、スイッチ素子１２に直列に第１のダイ
オードを挿入し、スナバコンデンサ１３に直列に第２の
ダイオード２を挿入し、第２のダイオード２とスナバコ
ンデンサ１３の接続点と第１のダイオード１とスイッチ
素子１２の接続点の間にインダクタ３と第３のダイオー
ド４からなる直列回路を接続した。
Description
【０００１】
【産業上の利用分野】本発明はスイッチング電源装置に
関し、特に共振現象を利用した損失の小さいスナバ回路
に関する。
関し、特に共振現象を利用した損失の小さいスナバ回路
に関する。
【０００２】
【従来の技術】従来、損失の小さいスナバ回路として、
ＬＣスナバ（スイッチングコンバータの基礎，コロナ出
版社）がある。図３に、それをフライバックコンバータ
に応用した回路構成を示し、図４に動作波形を示す。
ＬＣスナバ（スイッチングコンバータの基礎，コロナ出
版社）がある。図３に、それをフライバックコンバータ
に応用した回路構成を示し、図４に動作波形を示す。
【０００３】図３に示した回路において、スイッチ素子
１１２がターンオフすると、１次巻線１１１に生じるフ
ライバック電圧によってスナバコンデンサ１１３が充電
される。スイッチ素子１１２がターンオンすると、スナ
バコンデンサ１１３はインダクタ１０３とダイオード１
０２を通る半波共振電流を生み出すが、この半波共振に
よって、スナバコンデンサ１１３には極性が反転した電
圧が充電される。
１１２がターンオフすると、１次巻線１１１に生じるフ
ライバック電圧によってスナバコンデンサ１１３が充電
される。スイッチ素子１１２がターンオンすると、スナ
バコンデンサ１１３はインダクタ１０３とダイオード１
０２を通る半波共振電流を生み出すが、この半波共振に
よって、スナバコンデンサ１１３には極性が反転した電
圧が充電される。
【０００４】図５はスイッチ素子１１２に加わる電圧Ｖ
ＤＳとスイッチ素子１１２に流れる電流ＩＤを示してい
る。スイッチ素子１１２が時刻ｔ１にターンオンする
と、スイッチ素子１１２にはスナバコンデンサ１１３と
インダクタ１０３とダイオード１０２による半波共振電
流が流れる。時刻ｔ１からｔ２までの期間が共振の半周
期に相当する。この電流によってスナバコンデンサ１１
３にはインダクタ１０３側がプラスになる電圧が充電さ
れる。スイッチ素子１１２が時刻ｔ３にターンオフする
と、スナバコンデンサ１１３は１次巻線１１１とダイオ
ード１０１を通って放電し、更に１次巻線のフライバッ
ク電圧によってスイッチ素子１１２側がプラスになる電
圧が充電される。スイッチ素子１１２のオフ期間にスナ
バコンデンサ１１３に充電されるフライバック電圧をＶ
ＦＢとすれば、オン期間の間に極性が反転して、ターン
オフ直前には−ＶＦＢになっている。
ＤＳとスイッチ素子１１２に流れる電流ＩＤを示してい
る。スイッチ素子１１２が時刻ｔ１にターンオンする
と、スイッチ素子１１２にはスナバコンデンサ１１３と
インダクタ１０３とダイオード１０２による半波共振電
流が流れる。時刻ｔ１からｔ２までの期間が共振の半周
期に相当する。この電流によってスナバコンデンサ１１
３にはインダクタ１０３側がプラスになる電圧が充電さ
れる。スイッチ素子１１２が時刻ｔ３にターンオフする
と、スナバコンデンサ１１３は１次巻線１１１とダイオ
ード１０１を通って放電し、更に１次巻線のフライバッ
ク電圧によってスイッチ素子１１２側がプラスになる電
圧が充電される。スイッチ素子１１２のオフ期間にスナ
バコンデンサ１１３に充電されるフライバック電圧をＶ
ＦＢとすれば、オン期間の間に極性が反転して、ターン
オフ直前には−ＶＦＢになっている。
【０００５】
【発明が解決しようとする課題】スナバコンデンサ１１
３の充放電によって失われる電力は回路に存在する抵抗
成分によるものを除けばゼロであることから、損失のな
いスナバ回路であると言える。しかし、スナバコンデン
サ１１３に充電されるフライバック電圧ＶＦＢに対し
て、直流電源１１９の電圧ＶＩＮが高いとき、スイッチ
素子１１２がターンオフすると同時にスイッチ素子１１
２の電圧は直流電源１１９の電圧ＶＩＮから１次巻線１
１１のフライバック電圧ＶＦＢを引いた値まで急速に立
ち上がり、そこから、スナバコンデンサ１１３の働きに
よって、ゆっくり上昇する。スイッチ素子１１２の電圧
がＶＩＮ−ＶＦＢに達するまでは、スイッチ素子１１２
の電流がピーク値を維持したままであるため、スイッチ
素子１１２にはスイッチングロスが生じる。このロスは
ＶＩＮ−ＶＦＢが大きい程大きいので、スイッチングロ
スを小さくするためにはＶＦＢをＶＩＮに近い値に設定
しなければならない。
３の充放電によって失われる電力は回路に存在する抵抗
成分によるものを除けばゼロであることから、損失のな
いスナバ回路であると言える。しかし、スナバコンデン
サ１１３に充電されるフライバック電圧ＶＦＢに対し
て、直流電源１１９の電圧ＶＩＮが高いとき、スイッチ
素子１１２がターンオフすると同時にスイッチ素子１１
２の電圧は直流電源１１９の電圧ＶＩＮから１次巻線１
１１のフライバック電圧ＶＦＢを引いた値まで急速に立
ち上がり、そこから、スナバコンデンサ１１３の働きに
よって、ゆっくり上昇する。スイッチ素子１１２の電圧
がＶＩＮ−ＶＦＢに達するまでは、スイッチ素子１１２
の電流がピーク値を維持したままであるため、スイッチ
素子１１２にはスイッチングロスが生じる。このロスは
ＶＩＮ−ＶＦＢが大きい程大きいので、スイッチングロ
スを小さくするためにはＶＦＢをＶＩＮに近い値に設定
しなければならない。
【０００６】直流電源１１９の電圧の変化の幅が広いと
きに、上に示したＶＩＮ−ＶＦＢを小さくするためにＶ
ＦＢを高い値に設定すると、オフ期間にスイッチ素子１
１２に加わる電圧がＶＩＮ＋ＶＦＢになることから、ス
イッチ素子１１２の耐圧を高くしなければならず、その
結果、スイッチ素子１１２のコストが高くなる。
きに、上に示したＶＩＮ−ＶＦＢを小さくするためにＶ
ＦＢを高い値に設定すると、オフ期間にスイッチ素子１
１２に加わる電圧がＶＩＮ＋ＶＦＢになることから、ス
イッチ素子１１２の耐圧を高くしなければならず、その
結果、スイッチ素子１１２のコストが高くなる。
【０００７】本発明は、このような欠点を除去するもの
で、フライバック電圧を低く設定してもスイッチングロ
スの発生を抑えることのできる無損失のスナバ回路付き
スイッチング電源装置を提供することを目的としてい
る。
で、フライバック電圧を低く設定してもスイッチングロ
スの発生を抑えることのできる無損失のスナバ回路付き
スイッチング電源装置を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】上の目的を達成するため
に本発明は、トランスの１次巻線と、この１次巻線に直
列に接続されたスイッチ素子と、スイッチ素子に並列に
接続されたスナバコンデンサと、スイッチ素子の発振を
制御する発振制御回路を備えたスイッチング電源装置に
おいて、スイッチ素子に直列に第１のダイオードを挿入
し、スナバコンデンサに直列に第２のダイオードを挿入
し、第２のダイオードとスナバコンデンサの接続点と第
１のダイオードとスイッチ素子の接続点の間にインダク
タと第３のダイオードからなる直列回路を接続した。
に本発明は、トランスの１次巻線と、この１次巻線に直
列に接続されたスイッチ素子と、スイッチ素子に並列に
接続されたスナバコンデンサと、スイッチ素子の発振を
制御する発振制御回路を備えたスイッチング電源装置に
おいて、スイッチ素子に直列に第１のダイオードを挿入
し、スナバコンデンサに直列に第２のダイオードを挿入
し、第２のダイオードとスナバコンデンサの接続点と第
１のダイオードとスイッチ素子の接続点の間にインダク
タと第３のダイオードからなる直列回路を接続した。
【０００９】
【作用】スイッチ素子がターンオフすると、直流電源の
電圧と１次巻線に生じる電圧によってスナバコンデンサ
が充電される。このとき、スナバコンデンサの電圧はそ
の容量に応じてゆっくり上昇するので、スイッチ素子の
電圧もゆっくり上昇する。スイッチ素子がターンオンす
ると、スナバコンデンサの放電の電流はインダクタと第
３のダイオードを通ってスイッチ素子を流れるので、正
弦波の半波共振電流となる。この半波共振電流により、
スナバコンデンサには極性が反転した電圧が充電され
る。これがスイッチ素子のオン期間に起きるので、１次
巻線を流れる電流は、より電圧の低いスナバコンデンサ
に一時的に流れ、スナバコンデンサの電圧がほぼゼロに
なると再びスイッチ素子に流れる。
電圧と１次巻線に生じる電圧によってスナバコンデンサ
が充電される。このとき、スナバコンデンサの電圧はそ
の容量に応じてゆっくり上昇するので、スイッチ素子の
電圧もゆっくり上昇する。スイッチ素子がターンオンす
ると、スナバコンデンサの放電の電流はインダクタと第
３のダイオードを通ってスイッチ素子を流れるので、正
弦波の半波共振電流となる。この半波共振電流により、
スナバコンデンサには極性が反転した電圧が充電され
る。これがスイッチ素子のオン期間に起きるので、１次
巻線を流れる電流は、より電圧の低いスナバコンデンサ
に一時的に流れ、スナバコンデンサの電圧がほぼゼロに
なると再びスイッチ素子に流れる。
【００１０】スイッチ素子が再びターンオフするとき、
スナバコンデンサの電圧がほぼゼロであることから、タ
ーンオフと同時にスナバコンデンサの電圧はゼロからゆ
っくり立ち上がる。
スナバコンデンサの電圧がほぼゼロであることから、タ
ーンオフと同時にスナバコンデンサの電圧はゼロからゆ
っくり立ち上がる。
【００１１】スナバコンデンサに直列に接続されている
第２のダイオードは、スイッチ素子がターンオンしたと
きに、スナバコンデンサの放電が直接スイッチ素子に流
れるのを阻止している。スイッチ素子に直列に接続され
ている第１のダイオードは、スナバコンデンサの電圧が
半波共振電流によって極性が変わるときに、第２のダイ
オードを通ってスイッチ素子を逆流するのを阻止してい
る。インダクタに直列に接続されている第３のダイオー
ドは、インダクタとスナバコンデンサによる共振を半周
期で止めるためにある。
第２のダイオードは、スイッチ素子がターンオンしたと
きに、スナバコンデンサの放電が直接スイッチ素子に流
れるのを阻止している。スイッチ素子に直列に接続され
ている第１のダイオードは、スナバコンデンサの電圧が
半波共振電流によって極性が変わるときに、第２のダイ
オードを通ってスイッチ素子を逆流するのを阻止してい
る。インダクタに直列に接続されている第３のダイオー
ドは、インダクタとスナバコンデンサによる共振を半周
期で止めるためにある。
【００１２】
【実施例】図１は本発明の実施例に係るフライバックコ
ンバータ方式のスイッチング電源装置を示す回路図であ
る。図２は図１の回路図の主要部の電圧と電流の波形を
示す波形図である。
ンバータ方式のスイッチング電源装置を示す回路図であ
る。図２は図１の回路図の主要部の電圧と電流の波形を
示す波形図である。
【００１３】図１に示した回路において、負荷回路１８
に安定した直流電圧を供給するために、発振制御回路１
４は適当なデューティ比のパルスを出力してスイッチ素
子１２をスイッチングしている。スイッチ素子１２のオ
ン期間に１次巻線１１に電流が流れてトランスには励磁
エネルギーが蓄積し、その励磁エネルギーはスイッチ素
子１２のオフ期間に２次巻線１５を介して負荷側に放出
される。負荷回路１８に供給される電圧が一定であるこ
とから、スイッチ素子１２のオフ期間に１次巻線１１に
生じるフライバック電圧も一定であり、スナバコンデン
サ１３には、このフライバック電圧に直流電源１９の電
圧を加えた電圧が充電される。
に安定した直流電圧を供給するために、発振制御回路１
４は適当なデューティ比のパルスを出力してスイッチ素
子１２をスイッチングしている。スイッチ素子１２のオ
ン期間に１次巻線１１に電流が流れてトランスには励磁
エネルギーが蓄積し、その励磁エネルギーはスイッチ素
子１２のオフ期間に２次巻線１５を介して負荷側に放出
される。負荷回路１８に供給される電圧が一定であるこ
とから、スイッチ素子１２のオフ期間に１次巻線１１に
生じるフライバック電圧も一定であり、スナバコンデン
サ１３には、このフライバック電圧に直流電源１９の電
圧を加えた電圧が充電される。
【００１４】スイッチ素子１２がターンオンすると、ス
ナバコンデンサ１３はインダクタ３と第３のダイオード
４を通り放電する。放電は共振の半周期で止められるた
めに、スナバコンデンサ１３には共振開始前の電圧を正
負反転した電圧が充電される。そのため、このスナバコ
ンデンサ１３の負電圧がゼロに戻るまで、１次巻線１１
を流れる励磁電流は第２のダイオード２を通りスナバコ
ンデンサ１３に流れる。
ナバコンデンサ１３はインダクタ３と第３のダイオード
４を通り放電する。放電は共振の半周期で止められるた
めに、スナバコンデンサ１３には共振開始前の電圧を正
負反転した電圧が充電される。そのため、このスナバコ
ンデンサ１３の負電圧がゼロに戻るまで、１次巻線１１
を流れる励磁電流は第２のダイオード２を通りスナバコ
ンデンサ１３に流れる。
【００１５】スイッチ素子１２がターンオフすると、１
次巻線１１に生じるフライバック電圧に直流電源１９の
電圧を足した電圧がスナバコンデンサ１３に充電され
る。ターンオフ時の過渡的なサージ電圧もスナバコンデ
ンサ１３によって吸収される。
次巻線１１に生じるフライバック電圧に直流電源１９の
電圧を足した電圧がスナバコンデンサ１３に充電され
る。ターンオフ時の過渡的なサージ電圧もスナバコンデ
ンサ１３によって吸収される。
【００１６】図５の波形図において、ＶＤＳとＩＤはス
イッチ素子１２の電圧と電流を示しており、ＩＣはスナ
バコンデンサ１３の電流を示している。横軸は共通の時
間軸である。時刻ｔ１において、スイッチ素子１２がタ
ーンオンして、スナバコンデンサ１３とインダクタ３に
よる共振電流が流れ始め、時刻ｔ２において共振電流が
止まる。このとき、スナバコンデンサ１３の極性が反転
しているため、１次巻線１１には一時的に直流電源１９
の電圧にスナバコンデンサ１３の電圧を足した電圧が加
わり、１次巻線１１とスナバコンデンサ１３による共振
が始まる。この共振によってスナバコンデンサ１３の電
圧が負からゼロを通過する時刻ｔ３において、１次巻線
１１の共振電流はピークに達するが、スナバコンデンサ
１３の電圧がゼロから少し正になると、電圧のより低い
スイッチ素子１２に流れるようになる。時刻ｔ４におい
て、スイッチ素子１２がターンオフすると、スイッチ素
子１２を流れる電流がゼロになるが、そのときスイッチ
素子１２に加わる電圧はスナバコンデンサ１３の電圧で
もあり、その容量に応じてゆっくり立ち上がる。
イッチ素子１２の電圧と電流を示しており、ＩＣはスナ
バコンデンサ１３の電流を示している。横軸は共通の時
間軸である。時刻ｔ１において、スイッチ素子１２がタ
ーンオンして、スナバコンデンサ１３とインダクタ３に
よる共振電流が流れ始め、時刻ｔ２において共振電流が
止まる。このとき、スナバコンデンサ１３の極性が反転
しているため、１次巻線１１には一時的に直流電源１９
の電圧にスナバコンデンサ１３の電圧を足した電圧が加
わり、１次巻線１１とスナバコンデンサ１３による共振
が始まる。この共振によってスナバコンデンサ１３の電
圧が負からゼロを通過する時刻ｔ３において、１次巻線
１１の共振電流はピークに達するが、スナバコンデンサ
１３の電圧がゼロから少し正になると、電圧のより低い
スイッチ素子１２に流れるようになる。時刻ｔ４におい
て、スイッチ素子１２がターンオフすると、スイッチ素
子１２を流れる電流がゼロになるが、そのときスイッチ
素子１２に加わる電圧はスナバコンデンサ１３の電圧で
もあり、その容量に応じてゆっくり立ち上がる。
【００１７】スイッチ素子１２がターンオンする時刻ｔ
１とターンオフする時刻ｔ４において、スイッチ素子１
２の電流と電圧のうち、いずれか一方がゼロであるため
スイッチングロスが生じない。そして、この効果は直流
電源１９の電圧に無関係であるため、１次巻線１１のフ
ライバック電圧を低く設定していても、広い入力電圧の
全範囲においてスイッチングロスを抑えることができ
る。
１とターンオフする時刻ｔ４において、スイッチ素子１
２の電流と電圧のうち、いずれか一方がゼロであるため
スイッチングロスが生じない。そして、この効果は直流
電源１９の電圧に無関係であるため、１次巻線１１のフ
ライバック電圧を低く設定していても、広い入力電圧の
全範囲においてスイッチングロスを抑えることができ
る。
【００１８】図１に示した実施例は、フライバックコン
バータ方式のスイッチング電源装置であるが、本発明は
フォワードコンバータ方式のスイッチング電源装置にも
実施することができる。また、発振制御回路が自励式で
あっても、また他励式であっても、どちらにも実施する
ことができる。
バータ方式のスイッチング電源装置であるが、本発明は
フォワードコンバータ方式のスイッチング電源装置にも
実施することができる。また、発振制御回路が自励式で
あっても、また他励式であっても、どちらにも実施する
ことができる。
【００１９】
【発明の効果】図３に示した従来方式に比べ、ダイオー
ドを１つ多く使うが、入力電圧の広い条件で本発明を実
施するときに、耐圧のより低いスイッチ素子を使用する
ことができるので全体のコストは安くなる。また、フラ
イバック電圧のより低い巻数比を選ぶことができるの
で、トランスの１次巻線と２次巻線のカップリングが良
くなるというメリットがある。
ドを１つ多く使うが、入力電圧の広い条件で本発明を実
施するときに、耐圧のより低いスイッチ素子を使用する
ことができるので全体のコストは安くなる。また、フラ
イバック電圧のより低い巻数比を選ぶことができるの
で、トランスの１次巻線と２次巻線のカップリングが良
くなるというメリットがある。
【図１】本発明の実施例に係るフライバックコンバータ
方式のスイッチング電源装置を示す回路図である。
方式のスイッチング電源装置を示す回路図である。
【図２】図１の主要部の電圧と電流の波形を示す波形図
である。
である。
【図３】従来方式の一例を示す回路図である。
【図４】図３の主要部の電圧と電流の波形を示す波形図
である。
である。
１ 第１のダイオード ２ 第２のダイオード ３ インダクタ ４ 第３のダイオード １１、１１１ トランスの１次巻線 １２、１１２ スイッチ素子 １３、１１３ スナバコンデンサ １４、１１４ 発振制御回路 １５、１１５ トランスの２次巻線 １６、１１６ ダイオード １７、１１７ コンデンサ １８、１１８ 負荷回路 １９、１１９ 直流電源 １０１、１０２ ダイオード １０３ インダクタ ＶＤＳ スイッチ素子の電圧 ＶＤ スイッチ素子の電流 ＩＣ スナバコンデンサの電流
Claims (1)
- 【請求項１】 トランスの１次巻線と前記１次巻線に直
列に接続されたスイッチ素子と前記スイッチ素子に並列
に接続されたスナバコンデンサと前記スイッチ素子の発
振を制御する発振制御回路を備えたスイッチング電源装
置において、前記スイッチ素子に直列に第１のダイオー
ドを挿入し、前記スナバコンデンサに直列に第２のダイ
オードを挿入し、前記第２のダイオードと前記スナバコ
ンデンサの接続点と前記第１のダイオードと前記スイッ
チ素子の接続点の間にインダクタと第３のダイオードか
らなる直列回路を接続したことを特徴とするスイッチン
グ電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11264298A JP4253808B2 (ja) | 1998-03-19 | 1998-03-19 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11264298A JP4253808B2 (ja) | 1998-03-19 | 1998-03-19 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11275859A true JPH11275859A (ja) | 1999-10-08 |
| JP4253808B2 JP4253808B2 (ja) | 2009-04-15 |
Family
ID=14591849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11264298A Expired - Fee Related JP4253808B2 (ja) | 1998-03-19 | 1998-03-19 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4253808B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001145359A (ja) * | 1999-11-17 | 2001-05-25 | Ohira Denshi Kk | スイッチング電源装置 |
| US6480084B1 (en) * | 1999-06-30 | 2002-11-12 | Kabushiki Kaisha Toshiba | Inductance element and manufacturing method thereof, and snubber using thereof |
-
1998
- 1998-03-19 JP JP11264298A patent/JP4253808B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6480084B1 (en) * | 1999-06-30 | 2002-11-12 | Kabushiki Kaisha Toshiba | Inductance element and manufacturing method thereof, and snubber using thereof |
| JP2001145359A (ja) * | 1999-11-17 | 2001-05-25 | Ohira Denshi Kk | スイッチング電源装置 |
| JP4665278B2 (ja) * | 1999-11-17 | 2011-04-06 | 大平電子株式会社 | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4253808B2 (ja) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| JP3201324B2 (ja) | スイッチング電源装置 | |
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| US6690586B2 (en) | Switching power source device | |
| US6906930B2 (en) | Structure and method for an isolated boost converter | |
| US20080037293A1 (en) | Forward power converter controllers | |
| US20080291702A1 (en) | Switching power supply apparatus | |
| US7113411B2 (en) | Switching power supply | |
| KR100681689B1 (ko) | 스위칭 전원장치 | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| US5640318A (en) | Forward converter for off-line applications | |
| KR101492620B1 (ko) | 환류 전류의 제거기능을 갖는 위상천이 풀브릿지 컨버터 | |
| JP2004153948A (ja) | スイッチング電力電送装置 | |
| JPH06311743A (ja) | Ｄｃ−ｄｃコンバータ | |
| TWI653813B (zh) | 強迫式零電壓開關返馳變換器及其運行方法 | |
| JP4172569B2 (ja) | スイッチング電源装置 | |
| JP7400188B2 (ja) | 制御装置 | |
| JP4253808B2 (ja) | スイッチング電源装置 | |
| JP2835899B2 (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| KR102640321B1 (ko) | 마이크로컨트롤러를 이용한 공진형 플라이백 전력 변환 장치 및 방법 | |
| JPH11275860A (ja) | Ｄｃーｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |