JP2013078217A - ソフトスタート回路 - Google Patents

Abstract

【課題】ソフトスタート回路において、スイッチング素子にストレスを加えることなく、より安全に、かつ、出力電圧の立ち上がり時間を最適に早くする 。
【解決手段】電流モード方式のスイッチング電源装置の制御回路のソフトスタート回路は、カウンタ部とＤＡコンバータ部、ブランキング部、抵抗Ｒ１、Ｒ２及び制御回路の基準電源Ｒｅｇからなる。カウンタ部からのカウント出力はデコーダＤＥＣを介してＤＡコンバータに入力し、過電流保護回路の基準電圧ＶＯＣPとする。基準電圧ＶＣＯPを徐々に増加させることにより、スイッチング素子Ｑのドレイン電流Ｉｄを抑制しながら起動させることができる。
【選択図】図１

Description

本発明は、スイッチング電源装置の制御回路に関し、特に起動時におけるソフトスタート技術に関する。

ソフトスタート回路のないＰＷＭ型の制御回路のみでは、電源が起動した直後は出力電圧が不足しているため、スイッチング電源装置には最大デューティの信号が供給される。しかし、電源起動直後では出力コンデンサが未充電であるため、見かけ上、出力電流は短絡状態とほぼ等価となり、スイッチング素子に流れる電流は過電流保護回路で制限される値まで大きくなる。したがって、出力電圧が規定の値に達するまで、スイッチング素子には大電流が流れ、トランスの飽和やスイッチング素子にサージ電圧が印加されるなどにより、信頼性の低下又は破壊に至るおそれがある。また、起動開始後の急激な電力供給により、出力電圧が急上昇し、出力電圧の設定値を超え、オーバーシュートしてしまう。
そこで、ソフトスタート回路によってオン幅を徐々に広げていくことによって、スイッチング素子に流れる電流を徐々に増加させることによって、出力コンデンサも徐々に充電され、規定の出力電圧に達することができる。
従来技術では発振器から出力されるクロックパルスをカウントするカウンタ回路と、カウンタ回路からの出力に基づきアナログ信号に変換するDAコンバータを備え、DAコンバータ出力信号と基準三角波とを比較して、スイッチング電源のスイッチング信号を生成するソフトスタート回路を備えている。

このため、発振器からのクロックパルスをカウンタとＤＡコンバータを介して徐々に上昇するアナログ信号に変換し、基準三角波と比較することによりスイッチング信号のパルス幅を徐々に拡大させるソフトスタートが知られている（特許文献１）。
図５に従来のソフトスタート回路に係るシーケンス図を示す。

特許第４０２６４２２号公報

特許文献１のソフトスタート回路は、従来の電流源とコンデンサとの組み合わせによるアナログ信号を生成する構成に比べ、コンデンサを使用せずにソフトスタート回路を構成できるという利点がある。
しかしながら、DAコンバータ出力信号と基準三角波とを比較することでスイッチング電源のスイッチングパルス信号を生成するものであり、スイッチング素子に流れる電流そのものを検出してソフトスタート制御するものではなかった。
例えば、疑似共振方式のスイッチング電源においては、スイッチングのターンオン時には、スイッチング素子のドレイン・ソース間に接続されるコンデンサ等のサージ電流が流れる。基準三角波とDAコンバータ出力信号によるアナログ信号ではサージ電流を検出しない方式のため、スイッチング素子に流れる電流が過剰になり、ストレスを与える可能性があった。
または、ストレスを回避するために、ソフトスタートに十分な時間を取るように設定を行えば、出力電圧の立ち上がりが遅くなるなどの問題を生じる。

本発明は、上記従来技術の状況に鑑み、スイッチング電源装置において、スイッチング素子にストレスを加えることなく、より安全に、かつ、出力電圧の立ち上がり時間を最適に早くすることにある。

上記課題を解決するために、本発明に係るソフトスタート回路は、電流モード方式のスイッチング電源装置を制御する制御回路において、スイッチング電流の過電流保護回路と、所定の発振周期で基本パルスを生成する発振器と、制御回路の起動信号に応じて、スイッチング電源回路のソフトスタート信号の生成を開始するソフトスタート回路を有し、ソフトスタート回路は、対応する前記起動信号が入力されると、発振器から出力される基本パルスの計数を開始して、複数ビットのデジタル信号を生成するカウンタ部と、複数ビットのデジタル信号に基づいて逐次に電圧が増加するＤＡコンバータと、ＤＡコンバータの信号電圧を過電流保護回路の基準電圧として供給することを特徴とする。

本発明に係るソフトスタート回路によれば、スイッチング電流を時間に対して直線的に増加させるだけではなく、スイッチング素子が許容できる最大電流まで段階的に上昇させることが可能になり、出力電圧の立ち上がり時間を、最適な時間で安全に立ち上げることが可能になる。

実施例に係るソフトスタート回路を用いたスイッチング電源の構成図を示す。 実施例に係るソフトスタート回路図を示す。 実施例に係る各部動作を説明するためのシーケンス図を示す。 実施例に係るブランキング動作を説明するための拡大シーケンス図を示す。 従来のソフトスタート回路に係るシーケンス図を示す。

以下、本発明の実施の形態のソフトスタート回路を用いたスイッチング電源を、図面を参照しながら詳細に説明する。

図１は、本発明の実施例に係るソフトスタート回路を用いたスイッチング電源回路の構成図である。また、図２は本発明の実施例に係るソフトスタート回路図である。

図１を用いて、本実施例に係るソフトスタート回路を用いたスイッチング電源の構成について説明する。
スイッチング電源１は、フライバック方式スイッチング電源回路で構成され、交流電源ＡＣを整流器ＤＢと平滑コンデンサＣｉにより整流平滑した電圧をトランスＴの1次巻線Ｐを介して接続されたスイッチング素子Ｑのオンオフ動作により電磁エネルギーとして蓄積し、スイッチング素子Ｑのオフ期間にトランスＴの2次巻線Ｓに出力する。2次巻線Ｓの電力はダイオードＤｏ及び平滑コンデンサＣｏにより整流平滑され、出力電圧Ｖｏが負荷に供給される。出力電圧Ｖｏは抵抗Ｒａ，Ｒｂにより分圧された電圧信号をエラーアンプＩＣ２のＲ端子に入力し、エラーアンプＩＣ２に内蔵される図示しない基準電圧と分圧された出力電圧とが比較され、その差分が誤差信号としてフォトカプラＰＣ１を介して1次側の制御回路ＩＣ１にフィードバック制御される。1次側の制御回路ＩＣ１は、フォトカプラＰＣ１のフィードバック信号に基づき、スイッチング素子Ｑのオン信号のパルス幅を変化させて、出力電圧が一定になるように制御する。
制御回路ＩＣ１に備えられているソフトスタート回路２は、電源投入直後の起動時に、スイッチング素子Ｑのオン信号のパルス幅を徐々に広げることで、トランスＴの磁気飽和を防止する、出力電圧の立ち上がり傾斜を抑制するなどの機能を有している。

次に、図２を用いて、本実施例に係るソフトスタート回路２の詳細について説明する。
ソフトスタート回路２は、カウンタ部とＤＡコンバータ部、ブランキング部、抵抗Ｒ１、Ｒ２及び制御回路の基準電源Ｒｅｇからなる。
カウンタ部は、クロック発生器ＣＬK、カウンタＡ、Ｂ、Ｃからなり、クロック発生器ＣＬKの出力にカウンタＡ、Ｂ、Ｃを直列接続し、各カウンタの出力ａ、ｂ、ｃはＤＡコンバータ部のデコーダＤＥＣ及びブランキング部のマスキングＳＳＭＡＳＫに接続されている。
なお、カウンタ部は、カウント終了後はソフトスタート機能を終了させる。
また、カウンタ部のクロック発生器ＣＬKは、後述するスイッチング周波数を決定する発振器ＯＳＣと兼用してもよい。

ＤＡコンバータ部は、デコーダＤＥＣ、抵抗Ｒ１〜Ｒ６、ＭＯＳＦＥＴＱ１〜Ｑ４及び基準電源Ｒｅｇから構成される。基準電源Ｒｅｇの両端には抵抗Ｒ１とＲ２が直列に接続されている。また、抵抗Ｒ３〜Ｒ６の一方の端子と抵抗Ｒ１とＲ２の接続点に接続されている。
各抵抗Ｒ３〜Ｒ６の他方の端子には各ＭＯＳＦＥＴＱ１〜Ｑ４のドレインとが各々接続されて直列回路を構成し、各ＭＯＳＦＥＴのソースがグランドに接続されている。また、抵抗Ｒ２の両端子と並列に抵抗Ｒ３〜Ｒ６とＭＯＳＦＥＴＱ１〜４の各直列回路が並列接続されている。
また、ＭＯＳＦＥＴＱ１〜Ｑ４のゲートは、各々デコーダＤＥＣの出力に接続されている。
また、抵抗Ｒ１とＲ２との接続点は過電流保護回路のコンパレータＯＣＰ＿ＣＯＭＰの非反転端子に接続されている。

ブランキング部は、ブランキング発生器ＢＬK、マスキング回路ＳＳＭＡＳＫ、アンド回路ＡＮＤからなる。アンド回路ＡＮＤの一方のノット入力端子にブランキング発生器ＢＬK、他方の入力端子にマスキング回路ＳＳＭＡＳＫが接続されている。ブランキング発生器ＢＬKは遅延回路からなり、スイッチング周波数を決定する発振器ＯＳＣからのパルス信号の立ち上がりのみを遅延期間Ｔｄ分遅らせる。また、マスキング回路ＳＳＭＡＳＫは、カウンタ部の出力ａ、ｂ、ｃを監視して、所定の条件に揃った時点でアンド回路ＡＮＤへＨレベルを出力する。すなわち、マスキング回路ＳＳＭＡＳＫは、ソフトスタート時間の終了時点でＨレベルを出力する。

また、ソフトスタート回路２とＰＷＭ制御部とは接続され、詳細を説明する。
ＰＷＭ制御部は、ＰＷＭ制御回路、コンパレータＦＢ＿ＣＯＭＰ、ＯＣＰ＿ＣＯＭＰ、発振器ＯＳＣから構成されている。コンパレータＦＢ＿ＣＯＭＰの非反転端子には、ＦＢ端子を介してフォトカプラＰＣ１のコレクタ端子とコンデンサＣｆとが接続されている。コンパレータＦＢ＿ＣＯＭＰとコンパレータＯＣＰ＿ＣＯＭＰの反転端子は接続され、ＯＣＰ端子を介してスイッチング素子Ｑのソースと抵抗Ｒｓとの接続点に接続されている。ここで、抵抗Ｒｓにはスイッチング素子Ｑのドレイン電流が流れるので、抵抗Ｒｓの電圧降下にてスイッチング電流を検出する。
コンパレータＯＣＰ＿ＣＯＭＰの出力はオア回路ＯＲの一方の端子に接続され、他方の端子は、ソフトスタート回路２のアンド回路ＡＮＤの出力に接続されている。
ＰＷＭ制御回路には、オア回路ＯＲ及びコンパレータＦＢ＿ＣＯＭＰの出力が接続されている。ＰＷＭ制御回路は、発振器ＯＳＣのパルス信号に基づき駆動部のバッファＢＦへ出力するが、さらにオア回路ＯＲ及びコンパレータＦＢ＿ＣＯＭＰからの出力をオフトリガとして発振器ＯＳＣのパルス信号とアンドをとり、駆動部のバッファＢＦへ出力する。

ソフトスタート回路２の抵抗Ｒ１とＲ２の接続点であるＶＯＣＰは、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子に接続されている。すなわち、ＶＯＣＰ電位は過電流検出回路の基準電圧となり、ＯＣＰ端子電圧と比較される。ＯＣＰ端子電圧がＶＯＣＰ電位を超えるとコンパレータＯＣＰ＿ＣＯＭＰの出力はＬレベルとなるので、オア回路ＯＲの出力はＬとなり、ＰＷＭ制御回路を介してスイッチング素子Ｑの駆動信号ＤＲＶをオフする。
また、コンパレータＦＢ＿ＣＯＭＰは、ＦＢ端子電圧とＯＣＰ端子電圧とを比較し、ＯＣＰ端子電圧が高くなった時点で、ＰＷＭ制御回路を介してスイッチング素子Ｑの駆動信号ＤＲＶをオフする。

オア回路ＯＲの他方の端子には、ソフトスタート回路２のブランキング部のアンド回路ＡＮＤの出力が接続されている。
ソフトスタート期間中のマスキング回路ＳＳＭASK出力はＬレベル信号のため、ブランキング部のブランキング機能は働かない。ソフトスタート期間終了後は、ブランキング部からのＨレベル信号によりスイッチング素子Ｑのターンオン時の期間ｔｄは、コンパレータＯＣＰ＿ＣＯＭＰからのＬレベル信号をマスキングする。すなわち、スイッチング素子Ｑのターンオン時のサージ電流はブランキングされ、過電流検出によるスイッチング素子Ｑのターンオン直後にオフさせてしまう誤動作を防止できる。

次に、図３を用いて、本実施例に係るソフトスタート回路１の各部動作について説明する。図３は、実施例に係る各部動作を説明するためのシーケンス図を示す。
時刻ｔ０において電源が投入されると、時刻ｔａにてスイッチング素子Ｑのゲート駆動電圧ＶＤＲＶが出力され、ドレイン電流Ｉｄが流れる。ドレイン電流Ｉｄは抵抗Ｒｓで検出され、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPと比較され、時刻ｔｂにて抵抗Ｒｓの電圧降下が非反転端子電圧ＶＯＣPに達し、ゲート駆動電圧ＶＤＲＶは０Ｖになる。すなわち、ドレイン電流Ｉｄは、非反転端子ＶＯＣＰ電圧により制限されている。

コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPは、ソフトスタート回路から供給され、図３のＶＯＣPに示すように、時間の経過とともに徐々に上昇し時刻ｔ５以降に一定電圧を保持している。従って、ドレイン電流Ｉｄは、ソフトスタート期間の間、徐々に増加し、時刻ｔ５以降で最大電流値が設定される。
すなわち、スイッチング電源の起動において、スイッチング素子Ｑに流れる電流を制限しながら増加させることで、スイッチング素子Ｑにストレスを与えることなく、より安全に起動させることができる。
また、ドレイン電流Ｉｄの制限値を徐々に増加することにより、２次側電力供給も適切に行われるため、出力電圧の立ち上がり時間を最適に早くすることも可能になる。

コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPは、ＤＡコンバータ部で生成され、ＤＡコンバータ部はカウンタ部のカウント出力により制御されている。
カウンタ部は時刻ｔ０にて、図示しないクロック発生器から出力されるクロックパルスのカウントが開始される。実施例では、カウンタが３つある直列接続構成例を示し、カウンタ毎の出力をａ、ｂ、ｃとして図３に図示している。
時刻ｔ０におけるカウンタの出力は全てＬレベルからスタートし、時刻ｔ１以降に次々とカウントアップされている。

カウンタ毎の出力ａ、ｂ、ｃはデコーダＤＥＣに入力され、時刻ｔ０におけるデコーダＤＥＣの出力ｄ、ｅ、ｆ、ｇは、全てＨレベルからスタートとなっている。
デコーダＤＥＣの出力ｄ、ｅ、ｆ、ｇは、各々ＭＯＳＦＥＴＱ１〜Ｑ４のゲートに接続されているので、ＭＯＳＦＥＴＱ１〜Ｑ４はオン状態であり、各々ＭＯＳＦＥＴＱ１〜Ｑ４と直列に接続されている抵抗Ｒ３〜Ｒ４が抵抗Ｒ２と並列接続となる。
ここで、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPは、抵抗Ｒ２の端子間電圧でもある。時刻ｔ０におけるコンパレータＯＣＰ＿ＣＯＭＰの非反転端子からみた抵抗値は、抵抗Ｒ２〜Ｒ６の合成抵抗値となり、もっとも低い値となる。
時刻ｔ１、ｔ２、ｔ３、ｔ４、ｔ５とカウンタ部のカウンタ出力によりデコーダＤＥＣ出力は、ｄ〜ｆ出力毎にＨレベル出力に切り替えていく。これにより、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子からみた抵抗値も徐々に高い抵抗値に切り替わるので、非反転端子電圧ＶＯＣPも徐々に上昇する。
なお、図３で示したシーケンスの場合には、抵抗Ｒ３〜Ｒ６の抵抗値は、Ｒ３＜Ｒ４＜Ｒ５＜Ｒ６の抵抗比が必要である。

図４に、実施例に係るブランキング動作を説明するための拡大シーケンス図を示す。
カウンタ毎の出力ａ、ｂ、ｃはブランキング部のマスク回路ＳＳＭASKにも接続されている。
ブランキング部の機能は、スイッチング素子Ｑのターンオン時のドレイン電流のサージを過電流として扱い誤動作することを防止するもので、図４に示すように、ターンオンから期間ｔｄの間だけ、過電流検出回路の動作をマスキングするものである。
図3に示す、時刻ｔ０〜ｔ５までのソフトスタート期間は、マスク回路ＳＳＭASKによりカウンタ出力を監視し、アンド回路ＡＮＤを介してＬレベル出力をして、ブランキング機能を停止している。
このソフトスタート期間のブランキング機能を停止することにより、スイッチング電源の起動時のサージを含むドレイン電流を制限し、ソフトスタートを確実に動作させ、信頼性の向上を図ることができる。

以上の説明のように、本ソフトスタート回路によれば、スイッチング素子Ｑに流れる電流を制限しながら増加させることで、スイッチング素子Ｑにストレスを与えることなく、より安全に起動させることができる。
また、ドレイン電流Ｉｄの制限値を徐々に増加することにより、２次側電力供給も適切に行われるため、出力電圧の立ち上がり時間を最適に早くすることも可能になる。
さらに、ソフトスタート期間のブランキング機能を停止することにより、スイッチング素子Ｑに流れるサージ電流を確実に抑制することができ、信頼性の向上を図ることができる。
また、本ソフトスタート回路によれば、時定数コンデンサを使用しないため、制御回路を集積化した場合には、外付けコンデンサ用のピンを削除することができる。

以上、本発明の実施例の一例について説明したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。

１ スイッチング電源装置
２ ソフトスタート回路
ＰC１ フォトカプラ
DB ブリッジダイオード
Ｒ１〜Ｒ６、Ｒｓ、Ｒａ、Ｒｂ 抵抗
Ｃｉ、Ｃｏ、Ｃｓ、Ｃｆ、Ｃｖ コンデンサ
Ｄｏ、Ｄｓ ダイオード
Ｑ スイッチング素子
Q１〜Q４ ＭＯＳＦＥＴ
ＡＮＤ アンド回路
ＯＲ オア回路
ＣＬＫ クロック発生器
ＣＯＵＮＴＥＲ Ａ、ＣＯＵＮＴＥＲ Ｂ、ＣＯＵＮＴＥＲ Ｃ カウンタ
ＤＥＣ デコーダ
ＢＬＫ ブランキング発生器
ＳＳＭＡＳＫ マスキング回路
ＯＣＰ＿ＣＯＭＰ、ＦＢ＿ＣＯＭＰ コンパレータ
ＯＳＣ 発振器
ＢＦ バッファ

Claims (3)

1. 電流モード方式のスイッチング電源装置を制御する制御回路において、
   スイッチング電流の過電流保護回路と、
   所定の発振周期で基本パルスを生成する発振器と、
   前記制御回路の起動信号に応じて、前記スイッチング電源装置のソフトスタート信号の生成を開始するソフトスタート回路を有し、
   前記ソフトスタート回路は、
   対応する前記起動信号が入力されると、前記発振器から出力される前記基本パルスの計数を開始して、複数ビットのデジタル信号を生成するカウンタ部と、
   前記複数ビットのデジタル信号に基づいて逐次に電圧が増加するＤＡコンバータと、
   前記ＤＡコンバータの信号電圧を前記過電流保護回路の基準電圧として供給することを特徴とするソフトスタート回路。
2. 前記ＤＡコンバータは、
   一端が制御電源電圧に接続された第１の抵抗と、デコーダとを備え、
   スイッチ素子と第２の抵抗が直列接続された複合素子が複数個並列接続されて前記第１の抵抗の他端に接続され、複合素子の他端は制御電源の負極に接続され、
   デコーダの複数のビット信号は、各々前記スイッチ素子の各ゲートに接続された構成であることを特徴とした請求項１記載のソフトスタート回路。
3. 前記過電流保護回路は、スイッチング電流のターンオン時に流れるサージ電流を所定の期間検出しないブランキング機能を備え、
   ソフトスタート期間は前記ブランキング機能を停止させることを特徴とする請求項１記載のソフトスタート回路。

Images