CN114637356A - 参考电压调节电路以及参考电阻调节电路 - Google Patents
参考电压调节电路以及参考电阻调节电路 Download PDFInfo
- Publication number
- CN114637356A CN114637356A CN202011492403.4A CN202011492403A CN114637356A CN 114637356 A CN114637356 A CN 114637356A CN 202011492403 A CN202011492403 A CN 202011492403A CN 114637356 A CN114637356 A CN 114637356A
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistor
- reference voltage
- sub
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001105 regulatory effect Effects 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 229910019543 CoxW Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种参考电压调节电路,包括:电压源,用于提供输入电压;电压序列生成模块,与所述电压源电连接,所述电压序列生成模块用于将所述输入电压进行分压,所述电压序列生成模块能输出多个参考电压,所述多个参考电压能排列为增量依次递增的电压序列;信号输入模块,与所述电压序列生成模块耦合,所述信号输入模块用于向所述电压序列生成模块发送选择输入信号,以使所述电压序列生成模块选择所述多个参考电压中的一个进行输出。本发明能够实现等间距的调节参考电阻,提高数据读取的准确性。
Description
技术领域
本发明涉及参考电路技术领域,尤其涉及一种参考电压调节电路以及参考电阻调节电路。
背景技术
MRAM中每个MTJ的数据读取都需要用到参考电阻,通过改变参考电压(Vref)调节参考端的电阻大小,与待测端的电阻相比较来得到所存储的数据状态。
在实现本发明的过程中,发明人发现现有技术中至少存在如下技术问题:
参考端电路的总电阻与Vref为非线性关系,现有的调节方法为线性调节,会出现参考端电阻阻值变化量较大的情况,从而跳出参考电阻读窗口的范围,严重影响最佳Vref的选择。
发明内容
本发明提供的参考电压调节电路以及参考电阻调节电路,能够实现等间距的调节参考电阻,提高数据读取的准确性。
第一方面,提供了一种参考电压调节电路,包括:
电压源,用于提供输入电压;
电压序列生成模块,与所述电压源电连接,所述电压序列生成模块用于将所述输入电压进行分压,所述电压序列生成模块能输出多个参考电压,所述多个参考电压能排列为增量依次递增的电压序列;
信号输入模块,与所述电压序列生成模块耦合,所述信号输入模块用于向所述电压序列生成模块发送选择输入信号,以使所述电压序列生成模块选择所述多个参考电压中的一个进行输出。
可选地,电压序列生成模块包括:
两个串联的调节电阻,每个调节电阻包括至少一个子电阻,所述至少一个子电阻串联或并联;
参考电压输出接口,连接在两个串联的调节电阻公共端,用于输出参考电压;
多个开关,用于调节所述调节电阻的子电阻的串联或并联关系,以使所述参考电压输出接口能输出多个参考电压,所述多个参考电压能排列为增量依次递增的电压序列。
可选地,所述调节电阻包括至少一个子电阻,所述至少一个子电阻串联连接;
所述参考电压输出接口通过所述多个开关与每一个子电阻的参考电压输出端电连接。
可选地,相邻两所述子电阻之间的比值为R1/R2=(Vtrim_1-Vt+s)3/(Vtrim_2-Vt+s)3;其中,
R1为相邻两所述子电阻中较小的第一子电阻,R2为相邻两所述子电阻中较大的第二子电阻;Vtrim_1为两调节电阻公共端输出的第一目标参考电压,Vtrim_2为两调节电阻公共端输出的第二目标参考电压,Vt+s为MOS管的导通电压。
可选地,所述调节电阻包括:至少一个子电阻;所述至少一个子电阻顺序排列,所述子电阻的两端分别与相邻两子电阻电连接;
所述多个开关分别与所述至少一个子电阻并联。
可选地,调节电阻的相邻两个子电阻阻值比例为R1/R2=1/2,其中,R1为相邻两子电阻中较小子电阻的阻值,R2为相邻两子电阻中较大子电阻的阻值。
可选地,所述参考电压的调节范围为Vtrim_1<Vref<Vtrim_2;
所述参考电压满足如下的公式:1/2N<V/Vtrim_1-1且V/Vtrim_n-1<(2N-1)/2N;
其中,Vtrim_1为两级调节电路的比值最大时输出的参考电压,Vtrim_n为两级调节电路比值最小时输出的参考电压,Vref为调节电压,V为输入电压,N为每级调节电阻的子电阻个数。
可选地,信号输入模块包括:
逻辑控制器,用于向所述多个开关发出选择输入信号,以控制所述多个开关打开和关断。
译码器,与所述逻辑控制器通信连接,以向所述逻辑控制器发送开关的控制信息。
第二方面,本发明还提供一种参考电阻调节电路,包括:
如上述任意一项所述的参考电压调节电路;
MOS管,所述MOS管的栅极与所述参考电压输出接口电连接,用于提供与所述多个参考电压对应的多个等效参考电阻,所述多个等效参考电阻能排列为线性递增的电阻序列。
可选地,所述MOS管的源极或漏极与MRAM读电路的差分放大器一端电连接,所述差分放大器的另一端与MRAM的存储单元电连接。
在本发明提供的上述的技术方案中,通过调节电阻的阻值变化或者参考电压的读出接口变化,使得参考电压的增量逐渐增大。由于MOS管工作在饱和区时,其等效电阻的阻值会受到栅极电压的影响,并且,其栅极电压的较小时,MOS管的等效电阻较大,从而,较小的电压增量即产生需要的等效电阻值变化,而当栅极电压较大时,其等效电阻较小,从而,需要较大的电压增量才能够产生需要的等效电阻值变化。因此,采用本发明中的技术方案,使参考电压的增量逐渐增大,从而,能够使得MOS管的等效电阻以等间距增大或近似等间距增大,避免由于步距过长而无法匹配最佳的参考电压的情况。
附图说明
图1为本发明一实施例参考电压调节电路的示意图;
图2为本发明另一实施例参考电压调节电路的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本实施提供了一种参考电压调节电路,包括:
电压源,用于提供输入电压;
在一些实施例中,电压源用于提供一个高于目标参考电压的输入电压,该输入电压通过电压序列生成模块分压后形成参考电压。
电压序列生成模块,与所述电压源电连接,所述电压序列生成模块用于将所述输入电压进行分压,所述电压序列生成模块能输出多个参考电压,所述多个参考电压能排列为增量依次递增的电压序列;
在一些实施例中,通常会采用MOS管作为参考电阻,由于MOS管工作在饱和区时,其等效电阻的阻值会受到栅极电压的影响,并且,其栅极电压的较小时,MOS管的等效电阻较大,从而,较小的电压增量即产生需要的等效电阻值变化,而当栅极电压较大时,其等效电阻较小,从而,需要较大的电压增量才能够产生需要的等效电阻值变化。因此,采用能够输出多个参考电压,且所述多个参考电压能排列为增量依次递增的电压序列的电压序列生成模块。在调节过程中,由于电压增量能够依次递增,能够使得MOS管的电阻变化为线性变化。
信号输入模块,与所述电压序列生成模块耦合,所述信号输入模块用于向所述电压序列生成模块发送选择输入信号,以使所述电压序列生成模块选择所述多个参考电压中的一个进行输出。
在一些实施例中,信号输入模块可以依据外部设置的参数生成选择输入信号,例如,依据外部的调节档位,生成一个对应的选择输入信号,控制电压序列生成模块输出一个参考电压。
作为一种可选的实施方式,电压序列生成模块包括:
两个串联的调节电阻,每个调节电阻包括至少一个子电阻,所述至少一个子电阻串联或并联;以图1为例,对于每一个开关对应的位置来说,其两侧的电阻即为两个调节电阻,从而,两个串联的调节电阻实际上是形成了一个串联的电阻串,按照阻值的大小顺序依次串联,并且,阻值越小的电阻越接近接地端,阻值越大的电阻越接近电压源。这种设置方式使接地端的调节电阻分压较小,而接近电压源的一端的调节电阻分压较大,从而,从接地端向电压源逐个电阻的高电位端读取参考电压时,能够使参考电压的增量依次增加。本领域技术人员应当理解,当从其中一个电阻的参考电压输出端进行参考电压输出时,在参考电压输出点位的两侧的电阻分别属于两个调节电阻,以Trim_2闭合时为例,此时,R2、R1和R0即为其中一个调节电阻的子电阻,而R3-Rn以及R即为另一个调节电阻。再以图2为例,图2示出了两级调节电阻串联的形式,在图2中,参考电压输出接口的连接位置不变,但是两级调节电阻的阻值大小可调节,从而能够调节两级调节电压之间的比例关系,也就能够对参考电压进行调节。
参考电压输出接口,连接在两个串联的调节电阻公共端,用于输出参考电压;
多个开关,用于调节所述调节电阻的子电阻的串联或并联关系,以使所述参考电压输出接口能输出多个参考电压,所述多个参考电压能排列为增量依次递增的电压序列。
在本实施例提供的上述的技术方案中,通过调节电阻的阻值变化或者参考电压的读出接口变化,使得参考电压的增量逐渐增大。由于MOS管工作在饱和区时,其等效电阻的阻值会受到栅极电压的影响,并且,其栅极电压的较小时,MOS管的等效电阻较大,从而,较小的电压增量即产生需要的等效电阻值变化,而当栅极电压较大时,其等效电阻较小,从而,需要较大的电压增量才能够产生需要的等效电阻值变化。因此,采用本实施例中的技术方案,使参考电压的增量逐渐增大,从而,能够使得MOS管的等效电阻以等间距增大或近似等间距增大,避免由于步距过长而无法匹配最佳的参考电压的情况。
作为上述实施例一种具体的实施方式如下:如图1所示,所述调节电阻包括至少一个子电阻,所述至少一个子电阻串联连接;
所述参考电压输出接口通过所述多个开关与每一个子电阻的参考电压输出端电连接。
作为一种优选的实施方式,包括1个基础电阻R,n(R0~Rn-1)个分压电阻。
每当调节到一个调节档位,对应开关打开,其余开关关闭,则:
Vtrim_0=(R0/Rtotal)*V,Vtrim_1=((R0+R1)/Rtotal)*V,Vtrim_2=((R0+R1+R2)/Rtotal)*V
其中Rtotal=R+R0+R1+R2……
ΔVstep_1/ΔVstep_1=(Vtrim_1-Vtrim_0)/(Vtrim_2-Vtrim_1)≈R1/R2=(Vtrim_1-Vt+s)3/(Vtrim_2-Vt+s)3=a……R2/R3=(Vtrim_2-Vt+s)3/(Vtrim_3-Vt+s)3=b……
R1=a*R2,R2=b*R3……(1)
分压电阻的阻值大小满足公式(1)比例关系,依次增大。电路如图1所示。通过调整调节档位,打开对应的开关,从而得到不同增量的参考电压值,以等间距调节的ΔVstep。
作为上述实施例的一种具体的实施方式如下:如图2所示,本实施例提供一种参考电压调节电路,所述调节电阻包括:至少一个子电阻;所述至少一个子电阻顺序排列,所述子电阻的两端分别与相邻两字电阻电连接;所述多个开关分别与所述至少一个子电阻并联。
所述多个调节开关用于调节所述调节电阻中接入的子电阻数量,以使所述参考电压输出接口输出的电压的增量依次增加。在两个调节电阻中,通过多个调节开关的通断,控制两个调节电阻的阻值发生变化,使调节电阻Ⅱ占总电阻的比例增量依次增加,从而使电阻Ⅱ的分压,即参考电压的增量依次增加。
在本实施例提供的上述的技术方案中,通过调节电阻的阻值变化或者参考电压的读出接口变化,使得参考电压的增量逐渐增大。由于MOS管工作在饱和区时,其等效电阻的阻值会受到栅极电压的影响,并且,其栅极电压的较小时,MOS管的等效电阻较大,从而,较小的电压增量即产生需要的等效电阻值变化,而当栅极电压较小时,其等效电阻较小,从而,需要较大的电压增量才能够产生需要的等效电阻值变化。因此,采用本实施例中的技术方案,使参考电压的增量逐渐增大,从而,能够使得MOS管的等效电阻以等间距增大或近似等间距增大,避免由于步距过长而无法匹配最佳的参考电压的情况。
作为一种优选的实施方式,调节电阻的相邻两个子电阻阻值比例为R1/R2=1/2,其中,R1为相邻两子电阻中较小子电阻的阻值,R2为相邻两子电阻中较大子电阻的阻值。采用上述的阻值关系,按照图2的连接方式进行连接,在调节电阻的阻值大小时,可以以最小的子电阻阻值作为步进进行调节,调节范围的最小值为最小子电阻的阻值,调节范围最大值为所有子电阻的阻值之和。
作为一种可选的实施方式,所述参考电压的调节范围为Vtrim_1<Vref<Vtrim_2;此时,所有的子电阻都会被用于参考电阻的阻值调节,即,两级调节电阻的所有比例关系所输出的参考电压都在参考电阻的目标范围之内,从而,没有对任何一个子电阻形成浪费;此时,
由如下公式:
Vref=V/(Rx/Ry+1)
可得Rx/Ry需满足(V/Vtrim_1-1)>Rx/Ry>(V/Vtrim_n-1),但Rx/Ry的值与两级调节电阻的子电阻个数相关,Rx/Ry取值范围为:1/2N<Rx/Ry<(2N-1)/2N,则1/2N<V/Vtrim_1-1且V/Vtrim_n-1<(2N-1)/2N同时满足时,N个子电阻便可满足Vref调节需求。其中,Vtrim_n为两级调节电路的比值最大时输出的参考电压,Vtrim_1为两级调节电路比值最小时输出的参考电压,Vref为调节电压,V为输入电压,N为每级调节电阻的子电阻个数。
作为上述各实施例的一种可选的实施方式,信号输入模块包括:
逻辑控制器,所述逻辑控制器用于发出选择输入信号,以控制所述多个开关的打开与关断。逻辑控制器用于通过对开关实现自动控制,提高控制的便利性。
译码器,所述译码器与所述逻辑控制器通信连接,以向所述逻辑控制器发送开关的控制信息。所述译码器与所述逻辑控制器通信连接,以向所述逻辑控制器发送第一开关的控制信息。译码器通过对外部调节档位的译码,会向逻辑控制器发送自动控制信号,从而实现调节档位即自动控制开关的打开和关断。
本实施例中,提供了一种参考电阻调节电路,包括:
如上述任意一项所述的参考电压调节电路;采用上述的参考电压调节电路调节参考电压,参考电压的增量会依次增加。
MOS管,所述MOS管的栅极与所述参考电压输出接口电连接,用于提供与所述多个参考电压对应的多个等效参考电阻,所述多个等效参考电阻能排列为线性递增的电阻序列。以对MTJ进行读操作时为例,参考电压对应的MOS管工作在饱和区,电流ID与VG的关系如下(Vt+s=Vt+Vs):
ID=μCoxW(VG-Vt+s)2/2L’
令-μCoxW/2L’=A
R=-VD/(VG-Vt+s)2
dR/dVG=2VD/A(VG-Vt+s)3
其中:W为沟道宽度;L为沟道长度;Cox为单位面积的栅氧化层电容;μ为电子迁移率;VG为栅极电压;Vt+s为阈值电压+源端电压。
参考电压调节档位的调节步距ΔVstep_n以及可有效调节的参考电阻步距ΔVstep_n的关系如下(n=1,2,3……)。
ΔVstep_n=ΔVstep_n*2VD/A(VG-Vt+s)3
基于MOS管的上述特性,本实施例中采用上述各实施例参考电压调节电路,参考电压的增量会依次增加,从而能够实现MOS管等间距或近似等间距的等效电阻调节。
作为一种可选的实施方式,可选地,所述MOS管的源极或漏极与MRAM读电路的差分放大器一端电连接,所述差分放大器的另一端与MRAM的存储单元电连接。
在本实施例提供的上述的技术方案中,通过调节电阻的阻值变化或者参考电压的读出接口变化,使得参考电压的增量逐渐增大。由于MOS管工作在饱和区时,其等效电阻的阻值会受到栅极电压的影响,并且,其栅极电压的较小时,MOS管的等效电阻较大,从而,较小的电压增量即产生需要的等效电阻值变化,而当栅极电压较大时,其等效电阻较小,从而,需要较大的电压增量才能够产生需要的等效电阻值变化。因此,采用本实施例中的技术方案,使参考电压的增量逐渐增大,从而,能够使得MOS管的等效电阻以等间距增大或近似等间距增大,避免由于步距过长而无法匹配最佳的参考电压的情况。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种参考电压调节电路,其特征在于,包括:
电压源,用于提供输入电压;
电压序列生成模块,与所述电压源电连接,所述电压序列生成模块用于将所述输入电压进行分压,所述电压序列生成模块能输出多个参考电压,所述多个参考电压能排列为增量依次递增的电压序列;
信号输入模块,与所述电压序列生成模块耦合,所述信号输入模块用于向所述电压序列生成模块发送选择输入信号,以使所述电压序列生成模块选择所述多个参考电压中的一个进行输出。
2.根据权利要求1所述的参考电压调节电路,其特征在于,电压序列生成模块包括:
两个串联的调节电阻,每个调节电阻包括至少一个子电阻,所述至少一个子电阻串联或并联;
参考电压输出接口,连接在两个串联的调节电阻公共端,用于输出参考电压;
多个开关,用于调节所述调节电阻的子电阻的串联或并联关系,以使所述参考电压输出接口能输出多个参考电压,所述多个参考电压能排列为增量依次递增的电压序列。
3.根据权利要求2所述的参考电压调节电路,其特征在于,所述调节电阻包括至少一个子电阻,所述至少一个子电阻串联连接;
所述参考电压输出接口通过所述多个开关与每一个子电阻的参考电压输出端电连接。
4.根据权利要求3所述的参考电压调节电路,其特征在于,相邻两所述子电阻之间的比值为R1/R2=(Vtrim_1-Vt+s)3/(Vtrim_2-Vt+s)3;其中,
R1为相邻两所述子电阻中较小的第一子电阻,R2为相邻两所述子电阻中较大的第二子电阻;Vtrim_1为两调节电阻公共端输出的第一目标参考电压,Vtrim_2为两调节电阻公共端输出的第二目标参考电压,Vt+s为MOS管的导通电压。
5.根据权利要求2所述的参考电压调节电路,其特征在于,所述调节电阻包括:至少一个子电阻;所述至少一个子电阻顺序排列,所述子电阻的两端分别与相邻两子电阻电连接;
所述多个开关分别与所述至少一个子电阻并联。
6.根据权利要求5所述的参考电压调节电路,其特征在于,调节电阻的相邻两个子电阻阻值比例为R1/R2=1/2,其中,R1为相邻两子电阻中较小子电阻的阻值,R2为相邻两子电阻中较大子电阻的阻值。
7.根据权利要求6所述的参考电压调节电路,其特征在于,所述参考电压的调节范围为Vtrim_1<Vref<Vtrim_2;
所述参考电压满足如下的公式:1/2N<V/Vtrim_1-1且V/Vtrim_n-1<(2N-1)/2N;
其中,Vtrim_1为两级调节电路的比值最大时输出的参考电压,Vtrim_n为两级调节电路比值最小时输出的参考电压,Vref为调节电压,V为输入电压,N为每级调节电阻的子电阻个数。
8.根据权利要求2所述的参考电压调节电路,其特征在于,信号输入模块包括:
逻辑控制器,用于向所述多个开关发出选择输入信号,以控制所述多个开关打开和关断。
译码器,与所述逻辑控制器通信连接,以向所述逻辑控制器发送开关的控制信息。
9.一种参考电阻调节电路,其特征在于,包括:
如权利要求1-8任意一项所述的参考电压调节电路;
MOS管,所述MOS管的栅极与所述参考电压输出接口电连接,用于提供与所述多个参考电压对应的多个等效参考电阻,所述多个等效参考电阻能排列为线性递增的电阻序列。
10.根据权利要求9所述的参考电阻调节电路,其特征在于,所述MOS管的源极或漏极与MRAM读电路的差分放大器一端电连接,所述差分放大器的另一端与MRAM的存储单元电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011492403.4A CN114637356B (zh) | 2020-12-16 | 参考电压调节电路以及参考电阻调节电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011492403.4A CN114637356B (zh) | 2020-12-16 | 参考电压调节电路以及参考电阻调节电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114637356A true CN114637356A (zh) | 2022-06-17 |
CN114637356B CN114637356B (zh) | 2024-10-22 |
Family
ID=
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115374040A (zh) * | 2022-10-26 | 2022-11-22 | 北京超摩科技有限公司 | 参考电位产生设备 |
CN117082682A (zh) * | 2023-08-31 | 2023-11-17 | 魅杰光电科技(上海)有限公司 | 电压调节电路、电压调节方法、光源控制器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234242A (ja) * | 2004-02-19 | 2005-09-02 | Toshiba Matsushita Display Technology Co Ltd | El表示装置の駆動方法 |
CN101056106A (zh) * | 2006-04-12 | 2007-10-17 | 曹先国 | 数模转换器 |
JP2013078217A (ja) * | 2011-09-30 | 2013-04-25 | Sanken Electric Co Ltd | ソフトスタート回路 |
CN104036743A (zh) * | 2014-06-03 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种生成伽马参考电压的电路、阵列基板及显示装置 |
CN105162462A (zh) * | 2015-08-24 | 2015-12-16 | 广西师范大学 | 一种频率自适应的可变电容电路 |
WO2018032754A1 (zh) * | 2016-08-15 | 2018-02-22 | 广州致远电子股份有限公司 | 一种可调电路装置及电压测量装置 |
CN111755037A (zh) * | 2019-03-27 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 读出放大电路以及mram电路 |
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234242A (ja) * | 2004-02-19 | 2005-09-02 | Toshiba Matsushita Display Technology Co Ltd | El表示装置の駆動方法 |
CN101056106A (zh) * | 2006-04-12 | 2007-10-17 | 曹先国 | 数模转换器 |
JP2013078217A (ja) * | 2011-09-30 | 2013-04-25 | Sanken Electric Co Ltd | ソフトスタート回路 |
CN104036743A (zh) * | 2014-06-03 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种生成伽马参考电压的电路、阵列基板及显示装置 |
CN105162462A (zh) * | 2015-08-24 | 2015-12-16 | 广西师范大学 | 一种频率自适应的可变电容电路 |
WO2018032754A1 (zh) * | 2016-08-15 | 2018-02-22 | 广州致远电子股份有限公司 | 一种可调电路装置及电压测量装置 |
CN111755037A (zh) * | 2019-03-27 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 读出放大电路以及mram电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115374040A (zh) * | 2022-10-26 | 2022-11-22 | 北京超摩科技有限公司 | 参考电位产生设备 |
CN117082682A (zh) * | 2023-08-31 | 2023-11-17 | 魅杰光电科技(上海)有限公司 | 电压调节电路、电压调节方法、光源控制器 |
CN117082682B (zh) * | 2023-08-31 | 2024-05-28 | 魅杰光电科技(上海)有限公司 | 电压调节电路、电压调节方法、光源控制器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6385086B1 (en) | Nonvolatile semiconductor memory device capable of high speed generation of rewrite voltage | |
US7825698B2 (en) | Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation | |
KR100286184B1 (ko) | 고전압레벨검출용고전압검출회로를구비한반도체직접회로장치 | |
US6529411B2 (en) | Reference voltage generator circuit for nonvolatile memory | |
US7737675B2 (en) | Reference current generator adjustable by a variable current source | |
US20080238530A1 (en) | Semiconductor Device Generating Voltage for Temperature Compensation | |
US7706160B2 (en) | High voltage generator of the DAC-controlled type | |
JP4861047B2 (ja) | 電圧発生回路及びこれを備える半導体記憶装置 | |
US6380799B1 (en) | Internal voltage generation circuit having stable operating characteristics at low external supply voltages | |
JP4274786B2 (ja) | 電圧発生回路 | |
KR20180069681A (ko) | 분할된 메모리 블록을 위한 조정 회로 | |
US7321326B2 (en) | Current source cell and D/A converter using the same | |
CN110612499B (zh) | 电压调节器 | |
JPWO2004077673A1 (ja) | 半導体集積回路 | |
JP6506968B2 (ja) | 電圧検出器 | |
JP4763689B2 (ja) | 半導体装置及び基準電圧生成方法 | |
CN114637356A (zh) | 参考电压调节电路以及参考电阻调节电路 | |
CN114637356B (zh) | 参考电压调节电路以及参考电阻调节电路 | |
US7872913B2 (en) | Nonvolatile analog memory | |
KR20050041592A (ko) | 온도 보상이 가능한 내부전압 발생장치 | |
CN113454562B (zh) | 用于二进制加权分压器的补偿 | |
WO2018123188A1 (ja) | 温度特性調整回路 | |
US20110156677A1 (en) | Low-dropout regulator | |
US20240187018A1 (en) | Digital-to-analog converter | |
US20240161835A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |