JP3868426B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3868426B2 JP3868426B2 JP2004024950A JP2004024950A JP3868426B2 JP 3868426 B2 JP3868426 B2 JP 3868426B2 JP 2004024950 A JP2004024950 A JP 2004024950A JP 2004024950 A JP2004024950 A JP 2004024950A JP 3868426 B2 JP3868426 B2 JP 3868426B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- node
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
図3は従来の電源装置の構成を示す回路ブロック図である。図3において、71はイニシャル・リセット回路、72は短絡検出回路、73はフリップ・フロップ回路、74はエラーアンプ、75〜80は電流源、81は定電圧回路、82、83はコンデンサ、84〜91は抵抗、92〜100はNPNトランジスタ、101、102、103はPNPトランジスタ、104はパワーPNPトランジスタ、105、106はダイオード、VINは1次側入力端子に印加される電源入力電圧、VOは2次側出力端子に出力される電源出力電圧、A、B、Cは端子である。
1次側入力端子に電源入力電圧VINが印加されると、その直後に端子Bの電圧VBは、抵抗85、86の抵抗値をR85、R86とすると、式(5)のようになり、
VB=VIN×R86/(R85+R86) −−−(5)
端子Aの初期値となる電圧は0Vで、電流源76の電流値をI76、コンデンサ82の容量値をC82とし、端子Aと端子Bの電圧が同一になり、NPNトランジスタ94がオン状態からオフ状態に切り換わるまでの時間taは、式(6)のようになる。
ta=C82×VB/I76 −−−(6)
すなわち、1次側入力端子に電源入力電圧VINが印加されてから時間taが経過するまでの間は、NPNトランジスタ94がオン状態で端子CはL状態のため、NPNトランジスタ100は強制オフ状態となり、短絡検出回路72からの信号により動作するフリップ・フロップ回路73からの信号にかかわらず、NPNトランジスタ100はオフ状態で、2次側出力端子に設定値となるVOを発生させようと電源装置は動作する。
VO=V81×(R88+R89)/R89 −−−(7)
次に、2次側出力端子が式(7)の状態から地絡状態になると、PNPトランジスタ103のベースからダイオード105を経由し抵抗88及び抵抗89に電流が流れ、PNPトランジスタ103がオンし、NPNトランジスタ97もオンし、NPNトランジスタ97のコレクタ電圧はL状態となるため、NPNトランジスタ100のベース電圧はH状態となり、NPNトランジスタ100はオンする。
電源入力電圧VINが緩やかに立ち上る場合、端子Bより端子Aの電圧は常に高くなり、こうした場合は、NPNトランジスタ94は常にオフ状態となり、イニシャル・リセット回路71からNPNトランジスタ100のベース電圧をL状態におとすように、フリップ・フロップ回路73に対してリセットをかけることはできなくなる。
図1は本実施の形態にかかる電源装置の構成を示す回路ブロック図である。ここでは、制御素子と負荷回路を直列に接続して出力電圧の安定化を図る直列制御型電源装置において、制御素子としてパワーPNPトランジスタ2を使用した場合について説明する。
ノード41に電圧が印加されるとノード42の初期値は0Vであるが、ノード42がV2以下では、比較器32の出力であるノード45はHでNPNトランジスタ20はオンしノード48は約0.2Vとなり、ノード41の電圧をV41、パワーPNPトランジスタ2のエミッタ・ベース間電圧をVBE2、抵抗15の抵抗値をR15とすると、パワーPNPトランジスタ2のベース電流IB2は式(1)のようになる。
IB2=(V41−VBE2−0.2V)/R15 −−−(1)
なお、ノード42がV2以下では、ノード47はHでNPNトランジスタ21はオンしノード46をLにおとしているため、誤差増幅部37によりパワーPNPトランジスタ2のベース電流を駆動することはなく、かつ第3の出力電圧検出回路36により負荷回路35の消費電流は軽減されている。
I35<hfe2×IB2 −−−(2)
ただし、後述のようにIB2の値を大きく設定し過ぎると、ノード42により地絡時のパワーPNPトランジスタ2を流れる電流が大きくなり、発熱するため、式(2)を満たす範囲内で最適な値に設定する必要がある。
ノード42が図2におけるV2以下になると、すなわち、抵抗9、10の抵抗値をR9、R10、基準電圧源26の電圧をV26とし、ノード42が、式(3)の状態になると、
V42<V26×(R9+R10)/R10 −−−(3)
第2の出力電圧検出回路39によりノード46はLにおち誤差増幅部37は停止し、この時、第1の出力電圧検出回路38におけるNPNトランジスタ20はオンしているため、パワーPNPトランジスタ2のベース電流は、前述の式(1)のようになる。また、この時のパワーPNPトランジスタ2のコレクタ電流IC2は、パワーPNPトランジスタ2のhfeをhfe2とすると、式(4)のようになる。
IC2=hfe2×IB2 −−−(4)
このため、ノード42が地絡した時のパワーPNPトランジスタ2のコレクタ電流は、抵抗15の抵抗値を大きくすると小さい電流とすることができる。ただし、前述のように地絡していない通常状態でのノード42の起動を確実に行えるようにするため、負荷回路35での消費電流をパワーPNPトランジスタ2から供給できるようにパワーPNPトランジスタ2のベース電流を抵抗15により設定する必要がある。
ノード42が地絡した状態から地絡が解除されると、式(4)に示す電流IC2が負荷回路35、平滑コンデンサ3に流れることで、ノード42の電圧は上昇していき、地絡が解除されてからのノード42は、1番目に説明した図2に示すノード41に電圧を印加した時のノード42の立ち上り波形と同一になり、ノード42は本来の設定電圧に復帰することができる。
入出力間電位差検出回路40がなければ、例えば、ACアダプタを使用時にはノード41に、電池使用時にはノード42に電圧を印加することで負荷回路35を動作させるような動作仕様にすると、ノード41へのACアダプタ電圧の印加からノード42への電池電圧の印加に切り換えた後にノード41の電圧低下が遅かった場合、ノード42への電池電圧印加で使用している際になんらかの要因で一瞬ノード41に電圧が印加された場合、ノード42からパワーPNPトランジスタ2のコレクタに電流が流れ込み、パワーPNPトランジスタ2のエミッタから電流が流れ出すといったパワーPNPトランジスタ2における逆流が生じる。この場合、ノード42に電池電圧を印加して負荷回路35を動作させているが、ノード41に接続された回路へも電流を供給することになり、無駄な電流を消費することになり、電池の寿命を短くすることになる。
2 パワーPNPトランジスタ
3 平滑コンデンサ
4〜15、27、50 抵抗
16、17 コンデンサ
18〜23 NPNトランジスタ
24〜26 基準電圧源
28〜30 電流源
31 増幅器
32〜34 比較器
35 負荷回路
36 第3の出力電圧検出回路
37 誤差増幅部
38 第1の出力電圧検出回路
39 第2の出力電圧検出回路
40 入出力間電位差検出回路
41〜49 ノード
51 NPNトランジスタ20がオンしノード48が約0.2Vになる期間
52 NPNトランジスタ21がオフし誤差増幅部37によりパワーPNPトランジスタ2を駆動できる期間
53 第3の出力電圧検出回路36により負荷回路35の消費電流が軽減される期間
D1 電圧出力端子
D2 電圧入力端子
V1 比較器32の出力が切り換わる時のノード42の電圧
V2 比較器33の出力が切り換わる時のノード42の電圧
V3 ノード49が切り換わる時のノード42の電圧
71 イニシャル・リセット回路
72 短絡検出回路
73 フリップ・フロップ回路
74 エラーアンプ
75〜80 電流源
81 定電圧回路
82、83 コンデンサ
84〜91 抵抗
92〜100 NPNトランジスタ
101〜103 PNPトランジスタ
104 パワーPNPトランジスタ
105、106 ダイオード
VIN 1次側入力端子に印加される電圧
VO 2次側出力端子に出力される電圧
A、B、C 信号
Claims (4)
- 電圧入力端子と電圧出力端子との間に接続され、前記電圧出力端子に接続された負荷回路へ出力する出力電圧を制御するトランジスタと、前記出力電圧と所定の基準電圧との誤差比較を行って前記トランジスタの制御端子を制御する誤差増幅部とを備えた電源装置であって、
前記電圧出力端子の電圧が第1の出力電圧以下になったことを検出すると出力論理状態を切り換えて、前記トランジスタの制御端子から引く電流を所定値以上に変更する第1の出力電圧検出回路と、
前記電圧出力端子の電圧が前記第1の出力電圧よりも小さい第2の出力電圧以下になったことを検出すると、出力論理状態を切り換えて前記誤差増幅部による前記トランジスタの制御を停止する第2の出力電圧検出回路とを備えた電源装置。 - 前記電圧出力端子の電圧が前記第2の出力電圧よりも大きい第3の出力電圧以下になったことを検出すると、前記負荷回路の消費電流が軽減するように前記負荷回路の動作状態を切り換える第3の出力電圧検出回路を更に備えた請求項1に記載の電源装置。
- 前記電圧出力端子の電圧が前記電圧入力端子の電圧より大きくなったことを検出して、前記第1の出力電圧検出回路および前記誤差増幅部による前記トランジスタの制御を停止させる入出力間電位差検出回路を設けたことを特徴とする請求項1または請求項2に記載の電源装置。
- 前記第1の出力電圧検出回路は、前記トランジスタの制御端子に接続された抵抗と接地との間に接続されたスイッチ素子を含み、前記電圧出力端子が前記第1の出力電圧以下になったことを検出すると、前記抵抗と前記スイッチ素子とによって電流経路を形成することを特徴とする請求項1〜請求項3のいずれかに記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024950A JP3868426B2 (ja) | 2004-02-02 | 2004-02-02 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004024950A JP3868426B2 (ja) | 2004-02-02 | 2004-02-02 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005216194A JP2005216194A (ja) | 2005-08-11 |
JP3868426B2 true JP3868426B2 (ja) | 2007-01-17 |
Family
ID=34907466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004024950A Expired - Fee Related JP3868426B2 (ja) | 2004-02-02 | 2004-02-02 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3868426B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5352372B2 (ja) * | 2009-08-03 | 2013-11-27 | サクサ株式会社 | Ac/dc電源装置 |
FR3101492A1 (fr) | 2019-10-01 | 2021-04-02 | Schneider Electric Industries Sas | circuit de régulation en tension et module d’alimentation régulée |
-
2004
- 2004-02-02 JP JP2004024950A patent/JP3868426B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005216194A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4804156B2 (ja) | 定電圧回路 | |
JP5589467B2 (ja) | スイッチングレギュレータ | |
CN102111070A (zh) | 待机电流减少的调节器过电压保护电路 | |
CN101896874A (zh) | 恒压电路 | |
US7012791B2 (en) | Constant-voltage power supply unit | |
CN107086778B (zh) | 降压调节器的低功率待机模式 | |
JP2006325339A (ja) | 電源制御回路 | |
JP2010246294A (ja) | 電源回路および電子機器 | |
JP3868426B2 (ja) | 電源装置 | |
JP2010148289A (ja) | スイッチングレギュレータ回路 | |
JP2002196830A (ja) | 定電圧レギュレータ及びその使用方法 | |
JP6747163B2 (ja) | 電源装置 | |
JP2010142002A (ja) | 電源起動回路及びスイッチング電源装置 | |
JP2001025238A (ja) | 直流安定化電源装置 | |
JP4677284B2 (ja) | 誤差増幅回路 | |
JP6421707B2 (ja) | 電源回路 | |
JP4259999B2 (ja) | 電源切換回路 | |
JP2002049430A (ja) | 電源回路 | |
JP3560871B2 (ja) | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 | |
JP2600103Y2 (ja) | 電源回路 | |
US7859306B2 (en) | Load driving circuit | |
JP2002010629A (ja) | Dc−dcコンバータ | |
JP2011101521A (ja) | 電源装置及び電子機器 | |
JP4329463B2 (ja) | コンデンサ充電回路 | |
JP4215778B2 (ja) | 電源装置における蓄積電荷放電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |