JP4215778B2 - 電源装置における蓄積電荷放電回路 - Google Patents
電源装置における蓄積電荷放電回路 Download PDFInfo
- Publication number
- JP4215778B2 JP4215778B2 JP2006147121A JP2006147121A JP4215778B2 JP 4215778 B2 JP4215778 B2 JP 4215778B2 JP 2006147121 A JP2006147121 A JP 2006147121A JP 2006147121 A JP2006147121 A JP 2006147121A JP 4215778 B2 JP4215778 B2 JP 4215778B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- npn transistor
- sequence
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Conversion In General (AREA)
Description
本発明は、電源装置における蓄積電荷放電回路に関する。
複数の電源電圧が必要な電子回路では、電源投入時に各電圧の立ち上がり順が決められており、この順番通りに立ち上げないと正常に動作しない。このため、まず、電源装置において、正しい順番で立ち上がるように設計がなされる。
この立ち上がり順は一般的には自然な流れに従って、先に低い側の電圧が立ち上がってから高い側の電圧が立ち上がるように決められ、立ち下がり順も同様に先に高い側の電源が立ち下がってから低い側の電源が立ち下がるように決められている（場合によっては例外もある）。
この立ち上がり順は一般的には自然な流れに従って、先に低い側の電圧が立ち上がってから高い側の電圧が立ち上がるように決められ、立ち下がり順も同様に先に高い側の電源が立ち下がってから低い側の電源が立ち下がるように決められている（場合によっては例外もある）。
もしコールドスタート（回路内に全く電源電圧が蓄積されていない状態での電源ＯＮ）した場合であれば、この順番通りに立ち上がるので問題ない。しかし、ホットスタート（瞬停復旧時の電源ＯＮ，即ち電源を切った直後などで、回路内に電源電圧が蓄積された状態での電源ＯＮ）された場合に、もし、スタート直前の状態が高い側の電源電圧が蓄積され、低い側の電源電圧が放電されたタイミングであったとき、立ち上がりシーケンスは逆転してしまい電子回路は正常な動作をしなくなる（図５参照）。
図５は、Ｖ１が高い側の電圧で、先に立ち下がり、後に立ち上がることが要求され、Ｖ２が低い側の電圧で、後に立ち下がり、先に立ち上がることが要求される。しかしながら、立ち上がりシーケンスに注目すると、両者の立ち上がり点は同じで、Ｖ２がＶ２回路の動作電圧に達した時にはＶ１は先に立ち上がってしまっている。
そこで、立ち上がりシーケンスを逆転させないためには瞬停時に高い側の電源電圧（遅れて立ち上がる電圧＝先に停止してほしい電圧）が蓄積されないような工夫が必要となる。また、実際に図５の状態を検証してみると、高い側の電源電圧が蓄積されがちになることが分かった。高い側の電源電圧で動作する負荷は、特定電圧以下になると動作不能となり電流が極端に少なくなって電源電圧は放電されにくくなり、その結果Ｖ’電圧が残るからである。図４に図５対応の電源装置の等価回路図を示す。
上記に述べた状況から電源投入状態での消費電力を増加させることなく電源切断時のシーケンスを守るように構成された電源装置が提案されている（特許文献１）。
この従来例は先に立ち下がってほしいとされる放電側ではない電源ラインの電圧を検出しているため、この検出側の電圧降下を検出したけれど、対象電源ラインの放電が開始されたばかりのタイミングで瞬停が復旧した場合には、放電側電源ラインの電圧は殆ど放電しない事態が予測でき、放電効果が発揮できないタイミングが存在する。
図６に示す波形図がそれであり、Ｖ２の電圧を検出電圧にする構成で、対象電源ラインの放電が開始されてすぐに瞬停が復旧した場合であり、Ｖ１の電圧は完全に放電されず少し電圧が残っている。したがって、電源切断時のシーケンスを守るように構成されているにもかかわらず、特定の瞬停期間（短期間の瞬停）が発生した場合には、Ｖ２がＶ２回路の動作電圧に達する前にＶ１が先にこの電圧に達し、正常ではない立ち上がりをしている。
この従来例は先に立ち下がってほしいとされる放電側ではない電源ラインの電圧を検出しているため、この検出側の電圧降下を検出したけれど、対象電源ラインの放電が開始されたばかりのタイミングで瞬停が復旧した場合には、放電側電源ラインの電圧は殆ど放電しない事態が予測でき、放電効果が発揮できないタイミングが存在する。
図６に示す波形図がそれであり、Ｖ２の電圧を検出電圧にする構成で、対象電源ラインの放電が開始されてすぐに瞬停が復旧した場合であり、Ｖ１の電圧は完全に放電されず少し電圧が残っている。したがって、電源切断時のシーケンスを守るように構成されているにもかかわらず、特定の瞬停期間（短期間の瞬停）が発生した場合には、Ｖ２がＶ２回路の動作電圧に達する前にＶ１が先にこの電圧に達し、正常ではない立ち上がりをしている。
また、引用文献１の検出回路の電源電圧はどの電源ラインから供給するかが不明確であり、もし放電される電源ラインから検出回路の電源を供給するならば、放電中に、検出不能になり誤動作の要因となってしまう。また、放電用トランジスタのドライブ電圧（放電トランジスタを動作するために必要な入力電圧）は放電される電源ラインから供給していることから、放電中にも係わらずこの放電用トランジスタのドライブ電圧が下がり、安定した動作を維持できないことが予想される。従って、この提案では回路自体が安定動作することができない。
つぎに他の従来例（特許文献２〜３）について電源ラインの放電シーケンス制御を説明する。
特許文献２は最も早く立ち下がってほしい電源ラインにブリーダ抵抗と呼ばれる抵抗を接続しており、消費電流を増やして放電時間を早める方法を採用している。このブリーダ抵抗は常時接続されているために消費電力の無駄使いとなることや、目標とする放電時間を得るために抵抗を小さくすると、電源電流の最大供給能力を超えてしまい、実現不可能になる場合がある。
特許文献２は最も早く立ち下がってほしい電源ラインにブリーダ抵抗と呼ばれる抵抗を接続しており、消費電流を増やして放電時間を早める方法を採用している。このブリーダ抵抗は常時接続されているために消費電力の無駄使いとなることや、目標とする放電時間を得るために抵抗を小さくすると、電源電流の最大供給能力を超えてしまい、実現不可能になる場合がある。
特許文献３は最も早く立ち下がってほしい電圧を検出し、その電圧が一定値を下回ったとき全ての電圧をＯＦＦするための半導体スイッチと状態保持回路を設けた例である。この例では通常運転時に半導体スイッチをＯＮ状態にする必要があるので定格電力の大きなデバイスが必要になり、さらに放熱板が必要になる場合がある。
特開２００５−２６９８１２号公報
特開昭６０−１２０４１４号公報
特開２０００−１５２４９７号公報
本発明の目的は、出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有する電源装置において、瞬停が起こってどのようなタイミングで立ち上がった場合でも、最も速く立ち上がってほしい電源出力端が先に立ち上がるように構成することにより安価で、安全、かつ安定に動作する電源装置における蓄積電荷放電回路を提供することにある。
前記目的を達成するために本発明の請求項１は、出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第１ＮＰＮ型トランジスタのベースに接続し、前記第１ＮＰＮ型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、前記放電回路は第２ＮＰＮ型トランジスタのベースに前記第１ＮＰＮ型トランジスタのコレクタを接続し、前記第２ＮＰＮ型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、前記第２ＮＰＮ型トランジスタは前記第１ＮＰＮ型トランジスタが導通状態で非導通状態であり、前記第１ＮＰＮ型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする。
本発明の請求項２は、出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、前記立ち上がりシーケンスの最も早い電源出力端は立ち下がりシーケンスの最も遅い電源出力端であり、前記放電回路の駆動電圧は前記立ち下がりシーケンスの最も遅い電源出力端から供給され、かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第１ＮＰＮ型トランジスタのベースに接続し、前記第１ＮＰＮ型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、前記放電回路は第２ＮＰＮ型トランジスタのベースに前記第１ＮＰＮ型トランジスタのコレクタを接続し、前記第２ＮＰＮ型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、前記第２ＮＰＮ型トランジスタは前記第１ＮＰＮ型トランジスタが導通状態で非導通状態であり、前記第１ＮＰＮ型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする。
本発明の請求項２は、出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、前記立ち上がりシーケンスの最も早い電源出力端は立ち下がりシーケンスの最も遅い電源出力端であり、前記放電回路の駆動電圧は前記立ち下がりシーケンスの最も遅い電源出力端から供給され、かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第１ＮＰＮ型トランジスタのベースに接続し、前記第１ＮＰＮ型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、前記放電回路は第２ＮＰＮ型トランジスタのベースに前記第１ＮＰＮ型トランジスタのコレクタを接続し、前記第２ＮＰＮ型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、前記第２ＮＰＮ型トランジスタは前記第１ＮＰＮ型トランジスタが導通状態で非導通状態であり、前記第１ＮＰＮ型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする。
上記構成によれば、瞬停が起こり如何なるタイミングで立ち上がった場合でも、本来の立ち上がり順序で各電源出力端が立ち上がる。また、検出回路により通常運転時には放電回路をＯＦＦしているため、この放電回路は負荷とならず、電源装置や負荷側となる回路にも全く影響はなく、安全な回路となる。さらに、この回路の動作時間はごく僅かであり、発熱が殆どないため、放電回路に用いる放電用抵抗は小さな定格電力のものが使用できる。もし、何らかのトラブルにより通常運転時に放電回路がＯＮになりっぱなしの状態になった時は、放電電流制限用抵抗Ｒ６が溶断し、ヒューズのような役割をするので、安全な回路である。したがって、従来例の回路と比較して安定した動作が行える。
さらには事前に電圧減衰波形を測定し検出電圧値（＝動作電圧）を測定する事で必要最低限の定格電力のトランジスタを使用することができ、コストを抑え、スペースファクタも小さくすることができる。
さらには事前に電圧減衰波形を測定し検出電圧値（＝動作電圧）を測定する事で必要最低限の定格電力のトランジスタを使用することができ、コストを抑え、スペースファクタも小さくすることができる。
以下、図面を参照して本発明の実施の形態を詳しく説明する。
図１は、本発明による蓄積電荷放電回路を適用した電源装置の実施の形態を示す回路図である。
この電源装置１は、ＡＣ１００ＶまたはＤＣ電圧を入力して電圧変換を行い、電圧が高いＶ１電圧を出力する電源出力端２と、電圧がＶ１より低いＶ２電圧を出力する電源出力端３を備えるものである。
電源装置１ではＡＣ１００ＶをＡＣ−ＤＣ変換し、ＤＣ−ＤＣコンバータなどにより電源電圧Ｖ１およびＶ２を生成する。電源電圧Ｖ１は電源を投入したときの立ち上がりシーケンスが電源電圧Ｖ２より速く、電源を切断したときの立ち下がりシーケンスが電源電圧Ｖ２より遅くなるような特性を有している。
図１は、本発明による蓄積電荷放電回路を適用した電源装置の実施の形態を示す回路図である。
この電源装置１は、ＡＣ１００ＶまたはＤＣ電圧を入力して電圧変換を行い、電圧が高いＶ１電圧を出力する電源出力端２と、電圧がＶ１より低いＶ２電圧を出力する電源出力端３を備えるものである。
電源装置１ではＡＣ１００ＶをＡＣ−ＤＣ変換し、ＤＣ−ＤＣコンバータなどにより電源電圧Ｖ１およびＶ２を生成する。電源電圧Ｖ１は電源を投入したときの立ち上がりシーケンスが電源電圧Ｖ２より速く、電源を切断したときの立ち下がりシーケンスが電源電圧Ｖ２より遅くなるような特性を有している。
このような特性の立ち下がり，立ち上がりの長さは電源装置１内の出力端側の回路定数の設定により調整することができる。
検出回路は抵抗Ｒ３，Ｒ４およびＮＰＮ型トランジスタＱ１より構成されている。電源出力端３の電圧を抵抗Ｒ３，Ｒ４で分圧し、その電圧がＮＰＮ型トランジスタＱ１のＶｂｅ（＝０．６Ｖ）以上である時にＮＰＮ型トランジスタＱ１をＯＮ状態にする。
この検出回路は、電圧Ｖ１が概ね（Ｒ３＋Ｒ４×０．６）／Ｒ４によって求まる検出電圧以下になった時にＮＰＮ型トランジスタＱ１がＯＦＦ動作する。
ＮＰＮ型トランジスタＱ１がＯＦＦになることにより電圧Ｖ２（立ち下がりシーケンスの遅い方）が抵抗Ｒ５を介してＮＰＮ型トランジスタＱ２のベースに加わるようなっており、ＮＰＮ型トランジスタＱ２がＯＮする。
このように放電のためのドライブ電圧は電源出力端３のＶ２が使用されているので、放電により電源出力端２の電圧Ｖ１が降下しても安定した放電動作を行うことが可能である。
検出回路は抵抗Ｒ３，Ｒ４およびＮＰＮ型トランジスタＱ１より構成されている。電源出力端３の電圧を抵抗Ｒ３，Ｒ４で分圧し、その電圧がＮＰＮ型トランジスタＱ１のＶｂｅ（＝０．６Ｖ）以上である時にＮＰＮ型トランジスタＱ１をＯＮ状態にする。
この検出回路は、電圧Ｖ１が概ね（Ｒ３＋Ｒ４×０．６）／Ｒ４によって求まる検出電圧以下になった時にＮＰＮ型トランジスタＱ１がＯＦＦ動作する。
ＮＰＮ型トランジスタＱ１がＯＦＦになることにより電圧Ｖ２（立ち下がりシーケンスの遅い方）が抵抗Ｒ５を介してＮＰＮ型トランジスタＱ２のベースに加わるようなっており、ＮＰＮ型トランジスタＱ２がＯＮする。
このように放電のためのドライブ電圧は電源出力端３のＶ２が使用されているので、放電により電源出力端２の電圧Ｖ１が降下しても安定した放電動作を行うことが可能である。
抵抗Ｒ６は電源出力端２に接続された電流制限抵抗であり、電源出力端２の電流（電圧）がＮＰＮ型トランジスタＱ２のＩｃ電流により放電し、このＩｃ電流が定格以上流れて破損しないようするためのものである。
電源出力端３の電圧Ｖ２は最後まで動作していなければならない電圧であるので、図示しないＣＰＵなどの制御用電源に使用される。
ＣＰＵは所定電圧以上で動作し、同所定電圧値以下になると動作停止するリセット信号が接続されているが、このリセットタイミングがシーケンス上の分岐点となる。
そこで、瞬停時にこのリセット信号が発生する直前に電圧Ｖ１が理想的な電圧（Ｖｃｅ（ｓａｔ））に放電するスロープを描くように抵抗Ｒ６の値を定めることにより、リセット信号検出直後に瞬停が復旧しても正しい立ち上がりシーケンスを実現できる。抵抗Ｒ６はヒューズの働きも備えており、安全面で有利となる。
電源出力端３の電圧Ｖ２は最後まで動作していなければならない電圧であるので、図示しないＣＰＵなどの制御用電源に使用される。
ＣＰＵは所定電圧以上で動作し、同所定電圧値以下になると動作停止するリセット信号が接続されているが、このリセットタイミングがシーケンス上の分岐点となる。
そこで、瞬停時にこのリセット信号が発生する直前に電圧Ｖ１が理想的な電圧（Ｖｃｅ（ｓａｔ））に放電するスロープを描くように抵抗Ｒ６の値を定めることにより、リセット信号検出直後に瞬停が復旧しても正しい立ち上がりシーケンスを実現できる。抵抗Ｒ６はヒューズの働きも備えており、安全面で有利となる。
図２は図１の構成において比較的長い瞬停期間が発生した場合の電圧Ｖ１，Ｖ２の電圧推移を示す波形図であり、図３は短期間瞬停が発生した場合の波形図である。
具体的な数値例として電源出力端の電圧Ｖ１およびＶ２がそれぞれ１２Ｖおよび５Ｖで、検出電圧を２．４Ｖに設定する場合を説明する。
図２，図３において瞬停が生じたとき、電源出力端２の電圧Ｖ１が先に下がり始め、つぎに電源出力端３の電圧Ｖ２が下がり始めるシーケンスを辿る。電源出力端２の電圧Ｖ１が２．４Ｖになると、ＮＰＮ型トランジスタＱ１のベースに加わる電圧は０．６Ｖ以下となるため、ＯＦＦとなりＮＰＮ型トランジスタＱ２による放電が始まるため、検出電圧２．４Ｖ時点から電圧は急降下曲線となる。このときの電源出力端３の電圧Ｖ２はまだ５Ｖであり安定状態にある。そして、電源出力端３の電圧Ｖ２が動作電圧になるまでに電源出力端２の電圧Ｖ１が０Ｖになるような放電特性にしてある。
具体的な数値例として電源出力端の電圧Ｖ１およびＶ２がそれぞれ１２Ｖおよび５Ｖで、検出電圧を２．４Ｖに設定する場合を説明する。
図２，図３において瞬停が生じたとき、電源出力端２の電圧Ｖ１が先に下がり始め、つぎに電源出力端３の電圧Ｖ２が下がり始めるシーケンスを辿る。電源出力端２の電圧Ｖ１が２．４Ｖになると、ＮＰＮ型トランジスタＱ１のベースに加わる電圧は０．６Ｖ以下となるため、ＯＦＦとなりＮＰＮ型トランジスタＱ２による放電が始まるため、検出電圧２．４Ｖ時点から電圧は急降下曲線となる。このときの電源出力端３の電圧Ｖ２はまだ５Ｖであり安定状態にある。そして、電源出力端３の電圧Ｖ２が動作電圧になるまでに電源出力端２の電圧Ｖ１が０Ｖになるような放電特性にしてある。
図２では瞬停が比較的長いため、電源出力端３の電圧Ｖ２が０Ｖになった後に、先に立ち上がり電源出力端３の電圧Ｖ２が動作電圧に達した後に、電源出力端２の電圧Ｖ１が動作電圧になり、本来の順番で立ち上がっていることが分かる。
図３の短期間で復旧する場合は、電源出力端３の電圧Ｖ２が動作電圧以下になるまで電圧降下しているが、十分に電圧降下をすることがない時点で復旧動作になっている。この場合でも動作電圧には電源出力端３の電圧Ｖ２が先に達し、その後に電源出力端２の電圧Ｖ１が動作電圧に達し、本来の順番で立ち上がる。
図２および図３において瞬停直後のＶ１の立ち上がりが少し遅れているが、これは電圧Ｖ１を生成する前段にダイオード等の素子を挿入し、生成入力側電圧がこの素子の電圧降下分に至るまで出力しないような配慮を想定しているためである。
図３の短期間で復旧する場合は、電源出力端３の電圧Ｖ２が動作電圧以下になるまで電圧降下しているが、十分に電圧降下をすることがない時点で復旧動作になっている。この場合でも動作電圧には電源出力端３の電圧Ｖ２が先に達し、その後に電源出力端２の電圧Ｖ１が動作電圧に達し、本来の順番で立ち上がる。
図２および図３において瞬停直後のＶ１の立ち上がりが少し遅れているが、これは電圧Ｖ１を生成する前段にダイオード等の素子を挿入し、生成入力側電圧がこの素子の電圧降下分に至るまで出力しないような配慮を想定しているためである。
一方、図５，図６の従来例では瞬停が発生した場合には残留電圧が残るため瞬停復旧時に電圧Ｖ１は即座に立ち上がり、動作電圧レベルには先に電源出力端２の電圧Ｖ１が達する。
また、残留電圧があることによって、前述したようなＶ１を遅らせる動作が行えず、即座に電圧復旧が開始されるのである。
また、残留電圧があることによって、前述したようなＶ１を遅らせる動作が行えず、即座に電圧復旧が開始されるのである。
従来例は〔背景の技術〕で述べたように先に立ち下がってほしいとされる放電側ではない電源ラインの電圧を検出しているため、この検出側の電圧降下を検出していたが、対象電源ラインの放電が開始されたばかりのタイミングで瞬停が復旧した場合には、放電側電源ラインの電圧は殆ど放電しない事態が予測でき、放電の効果が発揮できないタイミングが存在していた。
しかしながら本発明は先に立ち下がってほしいとされる放電側ではない電源ライン（電圧Ｖ２）が安定状態であったとしても、もし放電対象の電圧が下がればすぐに放電を始めるようになっており放電の効果を発揮できないタイミングが存在しないことから、どのような期間の瞬停が発生したとしても、確実に先に立ち上がってほしい側の電源ラインが先に立ち上がるのである。
また、検出回路および放電回路のドライブ電圧は最も遅い立ち下がり電源ラインを使用する回路構成としたため、確実に放電が行え、理想的な電圧（Ｖｃｅ（ｓａｔ））まで放電することができる。略０Ｖに近い電圧まで放電しなくてもよいと考えられるが、実際は完全に放電することが重要であり、低い電圧が残っているためにトラブルが発生する場合あり、このようなトラブルの発生も防止できる。
しかしながら本発明は先に立ち下がってほしいとされる放電側ではない電源ライン（電圧Ｖ２）が安定状態であったとしても、もし放電対象の電圧が下がればすぐに放電を始めるようになっており放電の効果を発揮できないタイミングが存在しないことから、どのような期間の瞬停が発生したとしても、確実に先に立ち上がってほしい側の電源ラインが先に立ち上がるのである。
また、検出回路および放電回路のドライブ電圧は最も遅い立ち下がり電源ラインを使用する回路構成としたため、確実に放電が行え、理想的な電圧（Ｖｃｅ（ｓａｔ））まで放電することができる。略０Ｖに近い電圧まで放電しなくてもよいと考えられるが、実際は完全に放電することが重要であり、低い電圧が残っているためにトラブルが発生する場合あり、このようなトラブルの発生も防止できる。
以上の実施の形態は、２つの異なる電圧を出力する電源出力端を備えた電源装置について説明したが、異なる電圧を出力する電源出力端は３以上でも同様に適用され、かかる場合には急速に放電させたい電圧出力にこの蓄積電荷放電回路を加えて搭載し、最も遅く立ち下がる電源出力端をこの蓄積電荷放電回路の駆動電圧として用いる。
また、検出回路にトランジスタを使用した例を説明したが、ＯＰアンプやコンパレータを使用しても同様な回路を構成することができる。また、放電回路の素子としてＮＰＮ型トランジスタを使用するのは、ＮＰＮ型であるためＧＮＤ点が基準となり、放電用トランジスタのドライブ電圧はいずれの電源ラインを用いてもよいという適用範囲の自由があって、最も遅くまで安定ししている電源ライン（検出回路の電源と同じ電源ライン）を用いることができるからである。また、ＮＰＮ型トランジスタの方が、この用途に適した、小型電力増幅用でコレクタ電流が大きく、Ｖｃｅ（ｓａｔ）（コレクタエミッタ間飽和電圧）が低いデバイスが豊富に存在するからである。
また、検出回路にトランジスタを使用した例を説明したが、ＯＰアンプやコンパレータを使用しても同様な回路を構成することができる。また、放電回路の素子としてＮＰＮ型トランジスタを使用するのは、ＮＰＮ型であるためＧＮＤ点が基準となり、放電用トランジスタのドライブ電圧はいずれの電源ラインを用いてもよいという適用範囲の自由があって、最も遅くまで安定ししている電源ライン（検出回路の電源と同じ電源ライン）を用いることができるからである。また、ＮＰＮ型トランジスタの方が、この用途に適した、小型電力増幅用でコレクタ電流が大きく、Ｖｃｅ（ｓａｔ）（コレクタエミッタ間飽和電圧）が低いデバイスが豊富に存在するからである。
出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置であり、電子装置の電源として用いられる。
１ 電源装置
２ Ｖ１を出力する電源出力端（立ち上がりシーケンスが最も遅く、立ち下がりシー
ケンスが最も早い電源出力端）
３ Ｖ２を出力する電源出力端（立ち上がりシーケンスが最も速く、立ち下がりシー
ケンスが最も遅い電源出力端）
Ｒ１Ａ 負荷抵抗（常時）
Ｒ１Ｂ 負荷抵抗（Ａ電圧以上のとき）
Ｒ２ 負荷抵抗
Ｒ３，Ｒ４ 検出用分割抵抗
Ｒ５ ドライブ用抵抗
Ｒ６ 放電用電流制限抵抗
Ｃ１，Ｃ２ 負荷容量（コンデンサ）
Ｑ1 第１ＮＰＮトランジスタ
Ｑ2 第２ＮＰＮトランジスタ
Ｄ１ Ａ電圧
２ Ｖ１を出力する電源出力端（立ち上がりシーケンスが最も遅く、立ち下がりシー
ケンスが最も早い電源出力端）
３ Ｖ２を出力する電源出力端（立ち上がりシーケンスが最も速く、立ち下がりシー
ケンスが最も遅い電源出力端）
Ｒ１Ａ 負荷抵抗（常時）
Ｒ１Ｂ 負荷抵抗（Ａ電圧以上のとき）
Ｒ２ 負荷抵抗
Ｒ３，Ｒ４ 検出用分割抵抗
Ｒ５ ドライブ用抵抗
Ｒ６ 放電用電流制限抵抗
Ｃ１，Ｃ２ 負荷容量（コンデンサ）
Ｑ1 第１ＮＰＮトランジスタ
Ｑ2 第２ＮＰＮトランジスタ
Ｄ１ Ａ電圧
Claims (2)
- 出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、
立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、
前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、
かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第１ＮＰＮ型トランジスタのベースに接続し、前記第１ＮＰＮ型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、
前記放電回路は第２ＮＰＮ型トランジスタのベースに前記第１ＮＰＮ型トランジスタのコレクタを接続し、前記第２ＮＰＮ型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、
前記第２ＮＰＮ型トランジスタは前記第１ＮＰＮ型トランジスタが導通状態で非導通状態であり、前記第１ＮＰＮ型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする蓄積電荷放電回路。 - 出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、
立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、
前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、
前記立ち上がりシーケンスの最も早い電源出力端は立ち下がりシーケンスの最も遅い電源出力端であり、
前記放電回路の駆動電圧は前記立ち下がりシーケンスの最も遅い電源出力端から供給され、
かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第１ＮＰＮ型トランジスタのベースに接続し、前記第１ＮＰＮ型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、
前記放電回路は第２ＮＰＮ型トランジスタのベースに前記第１ＮＰＮ型トランジスタのコレクタを接続し、前記第２ＮＰＮ型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、
前記第２ＮＰＮ型トランジスタは前記第１ＮＰＮ型トランジスタが導通状態で非導通状態であり、前記第１ＮＰＮ型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする蓄積電荷放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006147121A JP4215778B2 (ja) | 2006-05-26 | 2006-05-26 | 電源装置における蓄積電荷放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006147121A JP4215778B2 (ja) | 2006-05-26 | 2006-05-26 | 電源装置における蓄積電荷放電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007318944A JP2007318944A (ja) | 2007-12-06 |
| JP4215778B2 true JP4215778B2 (ja) | 2009-01-28 |
Family
ID=38852276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006147121A Expired - Fee Related JP4215778B2 (ja) | 2006-05-26 | 2006-05-26 | 電源装置における蓄積電荷放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4215778B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4895854B2 (ja) * | 2007-02-16 | 2012-03-14 | アルパイン株式会社 | ドライバ回路 |
-
2006
- 2006-05-26 JP JP2006147121A patent/JP4215778B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007318944A (ja) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5228971B2 (ja) | 電源回路 | |
| JP4793226B2 (ja) | スイッチング昇圧電源回路 | |
| US8261105B2 (en) | Switching power circuit and computer system | |
| US7986149B2 (en) | System and method for adaptive load fault detection | |
| JP5107790B2 (ja) | レギュレータ | |
| JP4439974B2 (ja) | 電源電圧監視回路 | |
| JP5011828B2 (ja) | 電源装置 | |
| JP4215778B2 (ja) | 電源装置における蓄積電荷放電回路 | |
| JP5400449B2 (ja) | 電源回路 | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| JP5144292B2 (ja) | スイッチング電源回路及びそれを備えた車両 | |
| JP2001025238A (ja) | 直流安定化電源装置 | |
| JP2007193458A (ja) | 電源回路 | |
| JP5889700B2 (ja) | パワーオン・リセット回路及び半導体装置 | |
| TWI487231B (zh) | 過電壓防護之控制方法以及用於電源控制器之控制電路 | |
| JP5181959B2 (ja) | 直流電源装置および電源制御用半導体集積回路 | |
| US7852130B2 (en) | Voltage detection circuit and voltage detection method | |
| JP2009080541A (ja) | 電源回路 | |
| JP5398000B2 (ja) | 突入電流防止回路 | |
| JP3560871B2 (ja) | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 | |
| CN219916685U (zh) | 电源时序控制电路和显示设备 | |
| JP4921433B2 (ja) | 保護機能付きｄｃ−ｄｃコンバータ | |
| CN117678135A (zh) | 电力供给装置 | |
| JP4329463B2 (ja) | コンデンサ充電回路 | |
| CN116053659A (zh) | 加热控制电路以及电池包 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |