JP4215778B2 - 電源装置における蓄積電荷放電回路 - Google Patents
電源装置における蓄積電荷放電回路 Download PDFInfo
- Publication number
- JP4215778B2 JP4215778B2 JP2006147121A JP2006147121A JP4215778B2 JP 4215778 B2 JP4215778 B2 JP 4215778B2 JP 2006147121 A JP2006147121 A JP 2006147121A JP 2006147121 A JP2006147121 A JP 2006147121A JP 4215778 B2 JP4215778 B2 JP 4215778B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- npn transistor
- sequence
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Power Conversion In General (AREA)
Description
この立ち上がり順は一般的には自然な流れに従って、先に低い側の電圧が立ち上がってから高い側の電圧が立ち上がるように決められ、立ち下がり順も同様に先に高い側の電源が立ち下がってから低い側の電源が立ち下がるように決められている(場合によっては例外もある)。
この従来例は先に立ち下がってほしいとされる放電側ではない電源ラインの電圧を検出しているため、この検出側の電圧降下を検出したけれど、対象電源ラインの放電が開始されたばかりのタイミングで瞬停が復旧した場合には、放電側電源ラインの電圧は殆ど放電しない事態が予測でき、放電効果が発揮できないタイミングが存在する。
図6に示す波形図がそれであり、V2の電圧を検出電圧にする構成で、対象電源ラインの放電が開始されてすぐに瞬停が復旧した場合であり、V1の電圧は完全に放電されず少し電圧が残っている。したがって、電源切断時のシーケンスを守るように構成されているにもかかわらず、特定の瞬停期間(短期間の瞬停)が発生した場合には、V2がV2回路の動作電圧に達する前にV1が先にこの電圧に達し、正常ではない立ち上がりをしている。
特許文献2は最も早く立ち下がってほしい電源ラインにブリーダ抵抗と呼ばれる抵抗を接続しており、消費電流を増やして放電時間を早める方法を採用している。このブリーダ抵抗は常時接続されているために消費電力の無駄使いとなることや、目標とする放電時間を得るために抵抗を小さくすると、電源電流の最大供給能力を超えてしまい、実現不可能になる場合がある。
本発明の請求項2は、出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、前記立ち上がりシーケンスの最も早い電源出力端は立ち下がりシーケンスの最も遅い電源出力端であり、前記放電回路の駆動電圧は前記立ち下がりシーケンスの最も遅い電源出力端から供給され、かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第1NPN型トランジスタのベースに接続し、前記第1NPN型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、前記放電回路は第2NPN型トランジスタのベースに前記第1NPN型トランジスタのコレクタを接続し、前記第2NPN型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、前記第2NPN型トランジスタは前記第1NPN型トランジスタが導通状態で非導通状態であり、前記第1NPN型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする。
さらには事前に電圧減衰波形を測定し検出電圧値(=動作電圧)を測定する事で必要最低限の定格電力のトランジスタを使用することができ、コストを抑え、スペースファクタも小さくすることができる。
図1は、本発明による蓄積電荷放電回路を適用した電源装置の実施の形態を示す回路図である。
この電源装置1は、AC100VまたはDC電圧を入力して電圧変換を行い、電圧が高いV1電圧を出力する電源出力端2と、電圧がV1より低いV2電圧を出力する電源出力端3を備えるものである。
電源装置1ではAC100VをAC−DC変換し、DC−DCコンバータなどにより電源電圧V1およびV2を生成する。電源電圧V1は電源を投入したときの立ち上がりシーケンスが電源電圧V2より速く、電源を切断したときの立ち下がりシーケンスが電源電圧V2より遅くなるような特性を有している。
検出回路は抵抗R3,R4およびNPN型トランジスタQ1より構成されている。電源出力端3の電圧を抵抗R3,R4で分圧し、その電圧がNPN型トランジスタQ1のVbe(=0.6V)以上である時にNPN型トランジスタQ1をON状態にする。
この検出回路は、電圧V1が概ね(R3+R4×0.6)/R4によって求まる検出電圧以下になった時にNPN型トランジスタQ1がOFF動作する。
NPN型トランジスタQ1がOFFになることにより電圧V2(立ち下がりシーケンスの遅い方)が抵抗R5を介してNPN型トランジスタQ2のベースに加わるようなっており、NPN型トランジスタQ2がONする。
このように放電のためのドライブ電圧は電源出力端3のV2が使用されているので、放電により電源出力端2の電圧V1が降下しても安定した放電動作を行うことが可能である。
電源出力端3の電圧V2は最後まで動作していなければならない電圧であるので、図示しないCPUなどの制御用電源に使用される。
CPUは所定電圧以上で動作し、同所定電圧値以下になると動作停止するリセット信号が接続されているが、このリセットタイミングがシーケンス上の分岐点となる。
そこで、瞬停時にこのリセット信号が発生する直前に電圧V1が理想的な電圧(Vce(sat))に放電するスロープを描くように抵抗R6の値を定めることにより、リセット信号検出直後に瞬停が復旧しても正しい立ち上がりシーケンスを実現できる。抵抗R6はヒューズの働きも備えており、安全面で有利となる。
具体的な数値例として電源出力端の電圧V1およびV2がそれぞれ12Vおよび5Vで、検出電圧を2.4Vに設定する場合を説明する。
図2,図3において瞬停が生じたとき、電源出力端2の電圧V1が先に下がり始め、つぎに電源出力端3の電圧V2が下がり始めるシーケンスを辿る。電源出力端2の電圧V1が2.4Vになると、NPN型トランジスタQ1のベースに加わる電圧は0.6V以下となるため、OFFとなりNPN型トランジスタQ2による放電が始まるため、検出電圧2.4V時点から電圧は急降下曲線となる。このときの電源出力端3の電圧V2はまだ5Vであり安定状態にある。そして、電源出力端3の電圧V2が動作電圧になるまでに電源出力端2の電圧V1が0Vになるような放電特性にしてある。
図3の短期間で復旧する場合は、電源出力端3の電圧V2が動作電圧以下になるまで電圧降下しているが、十分に電圧降下をすることがない時点で復旧動作になっている。この場合でも動作電圧には電源出力端3の電圧V2が先に達し、その後に電源出力端2の電圧V1が動作電圧に達し、本来の順番で立ち上がる。
図2および図3において瞬停直後のV1の立ち上がりが少し遅れているが、これは電圧V1を生成する前段にダイオード等の素子を挿入し、生成入力側電圧がこの素子の電圧降下分に至るまで出力しないような配慮を想定しているためである。
また、残留電圧があることによって、前述したようなV1を遅らせる動作が行えず、即座に電圧復旧が開始されるのである。
しかしながら本発明は先に立ち下がってほしいとされる放電側ではない電源ライン(電圧V2)が安定状態であったとしても、もし放電対象の電圧が下がればすぐに放電を始めるようになっており放電の効果を発揮できないタイミングが存在しないことから、どのような期間の瞬停が発生したとしても、確実に先に立ち上がってほしい側の電源ラインが先に立ち上がるのである。
また、検出回路および放電回路のドライブ電圧は最も遅い立ち下がり電源ラインを使用する回路構成としたため、確実に放電が行え、理想的な電圧(Vce(sat))まで放電することができる。略0Vに近い電圧まで放電しなくてもよいと考えられるが、実際は完全に放電することが重要であり、低い電圧が残っているためにトラブルが発生する場合あり、このようなトラブルの発生も防止できる。
また、検出回路にトランジスタを使用した例を説明したが、OPアンプやコンパレータを使用しても同様な回路を構成することができる。また、放電回路の素子としてNPN型トランジスタを使用するのは、NPN型であるためGND点が基準となり、放電用トランジスタのドライブ電圧はいずれの電源ラインを用いてもよいという適用範囲の自由があって、最も遅くまで安定ししている電源ライン(検出回路の電源と同じ電源ライン)を用いることができるからである。また、NPN型トランジスタの方が、この用途に適した、小型電力増幅用でコレクタ電流が大きく、Vce(sat)(コレクタエミッタ間飽和電圧)が低いデバイスが豊富に存在するからである。
2 V1を出力する電源出力端(立ち上がりシーケンスが最も遅く、立ち下がりシー
ケンスが最も早い電源出力端)
3 V2を出力する電源出力端(立ち上がりシーケンスが最も速く、立ち下がりシー
ケンスが最も遅い電源出力端)
R1A 負荷抵抗(常時)
R1B 負荷抵抗(A電圧以上のとき)
R2 負荷抵抗
R3,R4 検出用分割抵抗
R5 ドライブ用抵抗
R6 放電用電流制限抵抗
C1,C2 負荷容量(コンデンサ)
Q1 第1NPNトランジスタ
Q2 第2NPNトランジスタ
D1 A電圧
Claims (2)
- 出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、
立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、
前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、
かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第1NPN型トランジスタのベースに接続し、前記第1NPN型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、
前記放電回路は第2NPN型トランジスタのベースに前記第1NPN型トランジスタのコレクタを接続し、前記第2NPN型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、
前記第2NPN型トランジスタは前記第1NPN型トランジスタが導通状態で非導通状態であり、前記第1NPN型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする蓄積電荷放電回路。 - 出力電圧値に達するまでの立ち上がりシーケンスの速度が異なる電源出力端を複数有す電源装置において、
立ち下がりシーケンスが最も早い電源出力端が所定レベルになることを検出する検出回路と、
前記検出回路が前記所定レベルを検出したとき、前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電する放電回路とから構成され、
前記立ち上がりシーケンスの最も早い電源出力端は立ち下がりシーケンスの最も遅い電源出力端であり、
前記放電回路の駆動電圧は前記立ち下がりシーケンスの最も遅い電源出力端から供給され、
かつ、前記検出回路は前記立ち下がりシーケンスが最も早い電源出力端の電圧を分圧し、該分圧電圧を第1NPN型トランジスタのベースに接続し、前記第1NPN型トランジスタのコレクタを抵抗を介して立ち下がりシーケンスが最も遅い電源出力端に接続してなり、
前記放電回路は第2NPN型トランジスタのベースに前記第1NPN型トランジスタのコレクタを接続し、前記第2NPN型トランジスタのコレクタを立ち下がりシーケンスが最も早い電源出力端に接続してなり、
前記第2NPN型トランジスタは前記第1NPN型トランジスタが導通状態で非導通状態であり、前記第1NPN型トランジスタが非導通状態になったとき、導通状態となって前記立ち下がりシーケンスが最も早い電源出力端の電荷を放電させることを特徴とする蓄積電荷放電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006147121A JP4215778B2 (ja) | 2006-05-26 | 2006-05-26 | 電源装置における蓄積電荷放電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006147121A JP4215778B2 (ja) | 2006-05-26 | 2006-05-26 | 電源装置における蓄積電荷放電回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007318944A JP2007318944A (ja) | 2007-12-06 |
JP4215778B2 true JP4215778B2 (ja) | 2009-01-28 |
Family
ID=38852276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006147121A Expired - Fee Related JP4215778B2 (ja) | 2006-05-26 | 2006-05-26 | 電源装置における蓄積電荷放電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4215778B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4895854B2 (ja) * | 2007-02-16 | 2012-03-14 | アルパイン株式会社 | ドライバ回路 |
-
2006
- 2006-05-26 JP JP2006147121A patent/JP4215778B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007318944A (ja) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228971B2 (ja) | 電源回路 | |
JP4793226B2 (ja) | スイッチング昇圧電源回路 | |
US8261105B2 (en) | Switching power circuit and computer system | |
US7986149B2 (en) | System and method for adaptive load fault detection | |
JP5011828B2 (ja) | 電源装置 | |
JP5107790B2 (ja) | レギュレータ | |
JP4439974B2 (ja) | 電源電圧監視回路 | |
JP4215778B2 (ja) | 電源装置における蓄積電荷放電回路 | |
JP5400449B2 (ja) | 電源回路 | |
JP5889700B2 (ja) | パワーオン・リセット回路及び半導体装置 | |
JP2007104792A (ja) | スイッチングレギュレータ | |
JP5144292B2 (ja) | スイッチング電源回路及びそれを備えた車両 | |
JP2001025238A (ja) | 直流安定化電源装置 | |
JP2007193458A (ja) | 電源回路 | |
TWI487231B (zh) | 過電壓防護之控制方法以及用於電源控制器之控制電路 | |
JP5181959B2 (ja) | 直流電源装置および電源制御用半導体集積回路 | |
US7852130B2 (en) | Voltage detection circuit and voltage detection method | |
JP2009080541A (ja) | 電源回路 | |
KR101776953B1 (ko) | 전원공급장치의 돌입전류 제한 장치 및 방법 | |
JP5398000B2 (ja) | 突入電流防止回路 | |
JP3560871B2 (ja) | 安定化電源回路ならびにそれを備えるコンピュータ用サブボードおよび情報処理装置 | |
CN219916685U (zh) | 电源时序控制电路和显示设备 | |
JP4921433B2 (ja) | 保護機能付きdc−dcコンバータ | |
CN117678135A (zh) | 电力供给装置 | |
JP4329463B2 (ja) | コンデンサ充電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |