JP2009080541A - 電源回路 - Google Patents

Abstract

【課題】電源入力端子における電源電圧の変動の影響を受けにくい構成としつつ、電源遮断時における動作と協調してリセット信号を出力することができる電源回路を提供する。
【解決手段】出力電圧Ｖoutが判定しきい値電圧以上である定電圧制御動作の状態には、出力電圧Ｖoutに基づく切換電圧Ｖｓが電圧切換回路１８から出力される。出力電圧Ｖoutが判定しきい値電圧未満である電源起動時や電源遮断時には、電源電圧ＶBATを用いて生成される定電圧Ｖｃに基づく切換電圧Ｖｓが電圧切換回路１８から出力される。基準電圧生成回路１３は、電圧切換回路１８から出力される切換電圧Ｖｓの供給を受けて動作する。
【選択図】図１

Description

本発明は、電源入力端子と電源出力端子との間の電流経路に介在する出力トランジスタの駆動を制御することにより出力電圧を目標値に制御する電源回路に関する。

近年、環境問題がクローズアップされていることから、車載用の電子回路では省資源化・省エネルギー化が必須の状況となっている。このことから、車載用の電源回路においても、消費電流を低減するために種々の工夫がなされている。その一つとして、基準電圧回路や出力制御アンプなどに供給するバイアス電流を減少させることでスタンバイ時の消費電流を低減するということが行われている。

上記バイアス電流は、バッテリから供給される変動の大きい入力電源電圧に基づいて生成されることが多い。このため、バイアス電流を減少させた構成では、入力電源電圧の変動が基準電圧回路や出力制御アンプなどの動作、ひいては電源回路全体の動作に大きく影響を及ぼしてしまい、その結果、出力電圧が不安定になる可能性がある。この対策として、基準電圧回路の出力に平滑用のコンデンサを設け、基準電圧出力を安定化させることが考えられるが、この場合、回路規模の増大やコストの増加を招いてしまう。

このような問題を解決するための技術として、電源回路の動作が安定した後、変動の少ない出力電圧に基づいて基準電圧回路を動作させる構成が考えられている（例えば特許文献１参照）。図１５は、上記技術をシリーズレギュレータ形式の電源回路に適用した一例を示している。図１５に示す電源回路１は、電源入力端子２と電源出力端子３との間に接続されたトランジスタ４、電源出力端子３における出力電圧Ｖｏを検出する電圧検出回路５、出力電圧Ｖｏの目標値に対応する基準電圧Ｖｒを出力する基準電圧回路６、出力制御アンプ７、スイッチＳ１、Ｓ２、切替回路８およびコンパレータ９を備えている。

出力制御アンプ７は、電圧検出回路５から与えられる検出電圧Ｖｄと基準電圧回路６から与えられる基準電圧Ｖｒとに基づいて、出力電圧Ｖｏが目標値となるようにトランジスタ４の駆動を制御する。コンパレータ９は、検出電圧ＶｄとスイッチＳ１、Ｓ２の切り替え動作の条件として設定されたしきい値電圧Ｖｔとを比較する。切替回路８は、コンパレータ９からの出力に基づいてスイッチＳ１、Ｓ２のいずれかを選択して、基準電圧回路６への電源供給経路を切り替えるようになっている。

切替回路８は、電源の起動時にはスイッチＳ１をオンするとともにスイッチＳ２をオフするように設定されている。これにより、電源の起動時、基準電圧回路６は、外部から与えられる入力電圧Ｖｉに基づいて動作する。その後、出力電圧Ｖｏが所定値以上になり、コンパレータ９の出力が反転すると、切替回路８は、スイッチＳ１をオフするとともにスイッチＳ２をオンするように切り替える。これにより、通常動作時、基準電圧回路６は、安定した出力電圧Ｖｏに基づいて動作する。従って、上記構成の電源回路１によれば、通常動作時において、外部（例えばバッテリ）から供給される変動の大きい入力電圧Ｖｉの影響を受けにくい構成にすることができる。
特開２００２−１８２７５８号公報

電源遮断時における入力電圧Ｖｉおよび出力電圧Ｖｏの低下する傾きは、電源入力端子２および電源出力端子３に接続されている負荷や平滑用のコンデンサなど（図示せず）の状態に依存して変化する。また、上記構成の電源回路１では、出力電圧Ｖｏのレベルに基づいて基準電圧回路６への電源供給経路を切り替えているため、入力電圧Ｖｉや出力電圧Ｖｏの低下する傾きの違いにより、電源遮断時における基準電圧回路６の動作状態が大きく異なってしまうことがある。

電源遮断時に出力電圧Ｖｏが所定値まで低下すると、スイッチＳ１、Ｓ２が切り替えられ、基準電圧回路６に再び入力電圧Ｖｉが供給されるようになる。基準電圧回路６は、入力電圧Ｖｉが基準電圧回路６の動作可能な電圧を下回るまで動作し続ける。従って、入力電圧Ｖｉが緩やかに低下する場合には、切り替え後も基準電圧回路６は動作し続ける。これに対し、入力電圧Ｖｉが急激に低下する場合には、切り替え後、直ちに基準電圧回路６の動作が停止し、基準電圧Ｖｒが正常に出力されなくなってしまう。

また、電源回路は、出力電圧が所定値を下回った時点でその出力供給先の負荷回路の動作をリセットするリセット信号を出力する構成を備えているのが一般的である。このリセット信号を出力するタイミングは、出力電圧と基準電圧とを比較した結果に基づいて決定される。しかし、電源回路１に上記リセット信号を出力するための構成を設けた場合、上述したように電源遮断時における基準電圧回路６の動作状態が毎回異なる可能性があるため、リセット信号を出力するタイミングの設定が難しくなる。

本発明は上記事情に鑑みてなされたものであり、その目的は、電源入力端子における電源電圧の変動の影響を受けにくい構成としつつ、電源遮断時における動作と協調してリセット信号を出力することができる電源回路を提供することにある。

請求項１記載の手段によれば、出力制御回路は、出力電圧の目標値に対応した基準電圧と電源出力端子における出力電圧に応じた第１の検出電圧とに基づいて電源入力端子と電源出力端子との間の電流経路に介在する出力トランジスタの駆動を制御することにより、出力電圧を目標値に制御する。また、出力低下検出回路は、基準電圧と第１の検出電圧よりも高い検出レベルであって出力電圧に応じた第２の検出電圧とに基づいて、目標値よりも低く設定された判定しきい値電圧よりも出力電圧が低下したことを検出するとリセット信号を出力する。このリセット信号は、例えば、電源出力端子に接続される負荷回路の動作をリセットするために用いられる。

出力電圧が目標値付近で安定している通常動作の状態では、出力低下検出回路からリセット信号は出力されない。このため、動作電圧出力回路は、出力電圧よりも低い第２のレベルの動作電圧を出力する。動作電圧と出力電圧とが入力された電圧切換回路は、この時点において高い方の電圧である出力電圧を基準電圧生成回路に出力する。これにより、基準電圧生成回路は、安定した出力電圧の供給を受けて動作する。従って、基準電圧生成回路から出力される基準電圧は、電源入力端子における電源電圧が変動したとしても、その影響を受けることなく安定したものとなり、ひいては電源回路全体の動作も安定する。

また、電源起動時や電源遮断時などの出力電圧が判定しきい値電圧より低下した状態では、出力低下検出回路からリセット信号が出力される。このため、動作電圧出力回路は、電源入力端子から供給される電源電圧を用いて基準電圧生成回路を動作させるための第１のレベルの動作電圧を出力する。電圧切換回路は、この時点において高い方の電圧である第１のレベルの動作電圧を基準電圧生成回路に出力する。これにより、基準電圧生成回路は、第１のレベルの動作電圧の供給を受けて動作する。この場合、基準電圧生成回路から出力される基準電圧は、電源入力端子における電源電圧の変動の影響を受けることになる。しかし、リセット信号が出力されているため、出力電圧の供給先である負荷回路などの動作は既にリセットされている。従って、電源回路から出力される出力電圧が変動しても問題が生じることはない。

電圧切換回路は、上記したとおり、入力される動作電圧および出力電圧のうち、いずれか高い方の電圧を基準電圧生成回路に出力するようになっている。電源遮断時において、電源入力端子における電源電圧が出力電圧に比べて急激に低下した場合、電圧切換回路は、電源電圧を用いて出力された第１のレベルの動作電圧よりも高いレベルとなる出力電圧を基準電圧生成回路に出力することができる。また、出力電圧が電源電圧に比べて急激に低下した場合、電圧切換回路は、出力電圧よりも高いレベルとなる第１のレベルの動作電圧を基準電圧生成回路に出力することができる。このため、基準電圧生成回路は、出力電圧または電源電圧が自身の動作可能な電圧よりも低下するまでの間は動作し続ける。従って、電源遮断時において、出力低下検出回路は、電源入力端子および電源出力端子に接続される負荷などの状況にかかわらず、出力電圧が判定しきい値電圧よりも低下したことを検出してリセット信号を出力することができる。つまり、出力低下検出回路は、電源遮断時における電源回路全体の動作に協調してリセット信号を出力することができる。

請求項２記載の手段によれば、動作電圧および出力電圧がそれぞれアノードに与えられ、各カソードを共通に接続した２つのダイオードにより電圧切換回路を構成し、各カソードから基準電圧生成回路に対し電圧が出力される。すなわち、２つのダイオードをＯＲ接続することにより電圧切換回路を構成したので、回路構成を簡素化するとともに、入力される動作電圧および出力電圧のうち、いずれか高い方の電圧を基準電圧生成回路に供給することができる。

請求項３記載の手段によれば、基準電圧またはそれに応じた電圧と、第２の検出電圧またはそれに応じた電圧とを比較するヒステリシス特性を有するコンパレータの出力に基づいて、出力電圧が判定しきい値電圧よりも低下したことを検出する。これにより、出力電圧がしきい値電圧付近の場合に、出力電圧の僅かな変動により基準電圧生成回路への電圧供給が度々切り替わってしまうことを防止できる。

請求項４記載の手段によれば、動作電圧出力回路を定電圧出力回路により構成した。これにより、基準電圧生成回路が動作電圧の供給を受けて動作する場合にも、電源入力端子における電源電圧の変動の影響を受けにくくなる。

請求項５記載の手段によれば、動作電圧出力回路は、電流源から出力された所定電流を、直列に接続された複数の定電圧発生素子に流すことにより動作電圧を生成する。これにより、回路構成を複雑化することなく、出力する動作電圧を一定化することができる。また、上記電流源として、出力制御回路など電源回路における他の回路で使用されている電流源を用いれば、回路規模が大きくなるのを防止できる。

請求項６記載の手段によれば、動作電圧出力回路は、複数の定電圧発生素子のうち少なくとも１つの素子をバイパスすることで動作電圧を第２のレベルに切り換える。このとき、電流源は電源電圧が供給されている限り所定電流を出力している。つまり、動作電圧出力回路は、レベル切り換え時にも動作電圧の出力が途絶えることがない。このため、基準電圧生成回路は、電源供給が切り換わるときにも遅延を生じずに動作することが可能となる。

請求項７記載の手段によれば、動作電圧出力回路は、電流源の動作を停止させることで動作電圧を第２のレベルに切り換える。これにより、リセット信号が出力されていない期間において、電源回路での消費電流を低減することができる。

請求項８記載の手段によれば、定電圧生成部を複数のダイオードの直列回路により構成した。このように構成すれば、直列回路を構成するダイオードの数を変えるだけで、ダイオードの順方向電圧単位で動作電圧のレベルを変更することができるので、動作電圧のレベル設定の自由度が高くなる。

請求項９記載の手段によれば、定電圧生成部をダイオードおよびツェナーダイオードの直列回路により構成した。この場合、温度係数の小さいツェナーダイオードを用いたり、または、それぞれの温度係数が打ち消し合うようなダイオードとツェナーダイオードとを用いたりすれば、生成する動作電圧の温度特性を良好に保つことができる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図４を参照しながら説明する。
図１に示す電源回路１１は、車載用のマイクロコンピュータに電源電圧を供給するものである。電源回路１１は、シリーズレギュレータ形式であり、出力トランジスタ１２、基準電圧生成回路１３、電圧検出回路１４、オペアンプ１５、コンパレータ１６、定電圧出力回路１７および電圧切換回路１８を備えている。

電源回路１１には、外部のバッテリ（図示せず）から電源入力端子１９およびグランド端子２０を介して電源電圧ＶBATが供給されている。この電源電圧ＶBATは、通常は例えば１４Ｖ程度であるが、ロードダンプにより例えば３４Ｖ程度まで上昇したり、瞬断により２〜３Ｖ程度まで低下したりと、大きく変動するものである。電源入力端子１９およびグランド端子２０は、電源回路１１の内部において電源線２１およびグランド線２２に接続されている。

出力トランジスタ１２は、ＮＰＮ形であり、電源入力端子１９と電源出力端子２３との間の電流経路に介在するように接続されている。電源回路１１は、出力トランジスタ１２を介して、電源電圧ＶBATを所定の出力電圧に降圧して電源出力端子２３から供給先の負荷回路であるマイクロコンピュータ（図示せず）に対し出力するようになっている。電源出力端子２３と電源回路１１外部のグランド（グランド線２２と同電位）との間には、平滑用のコンデンサＣ１１が接続されている。

基準電圧生成回路１３は、例えばバンドギャップ基準電圧回路であり、後述する電圧切換回路１８から出力される切換電圧Ｖｓの供給を受けて動作するようになっている。基準電圧生成回路１３は、出力電圧Ｖoutの目標値（本実施形態では５Ｖ）を指令するための基準電圧Ｖref（本実施形態では１．２Ｖ）を生成する。基準電圧生成回路１３は、その出力段の構成（図示せず）により、供給される切換電圧Ｖｓの値が１．９Ｖより低下するまで１．２Ｖの基準電圧Ｖrefを出力可能となっている。基準電圧生成回路１３から出力される基準電圧Ｖrefは、オペアンプ１５の非反転入力端子およびコンパレータ１６の反転入力端子に与えられている。

電圧検出回路１４（第１の電圧検出回路および第２の電圧検出回路に相当）は、抵抗Ｒ１１〜Ｒ１３の直列回路により構成されている。この直列回路は、出力トランジスタ１２のエミッタとグランド線２２との間に接続されている。抵抗Ｒ１２とＲ１３との共通接続点Ｎ１１の電圧、つまり出力電圧Ｖoutを抵抗Ｒ１１および抵抗Ｒ１２と抵抗Ｒ１３とにより分圧して得られる検出電圧Ｖdet11は、オペアンプ１５の反転入力端子に与えられている。抵抗Ｒ１１とＲ１２との共通接続点Ｎ１２の電圧、つまり出力電圧Ｖoutを抵抗Ｒ１１と抵抗Ｒ１２および抵抗Ｒ１３とにより分圧して得られる検出電圧Ｖdet12は、コンパレータ１６の非反転入力端子に与えられている。

抵抗Ｒ１１〜Ｒ１３の抵抗値は、出力電圧Ｖoutが目標値（例えば５Ｖ）のときに検出電圧Ｖdet11（第１の検出電圧）が基準電圧Ｖrefと一致するとともに、出力電圧Ｖoutが判定しきい値電圧のときに検出電圧Ｖdet12（第２の検出電圧）が基準電圧Ｖrefと一致するような値に設定されている。なお、判定しきい値電圧とは、出力電圧Ｖoutの供給先であるマイクロコンピュータの電源電圧の定格値の下限であり、本実施形態では４．６Ｖに設定されている。

オペアンプ１５（出力制御回路に相当）は、電源電圧ＶBATの供給を受けて動作するようになっている。オペアンプ１５は、与えられた検出電圧Ｖdet11と基準電圧Ｖrefとの差に応じた誤差増幅信号Ｓｄを出力トランジスタ１２のベースに出力する。この誤差増幅信号Ｓｄにより、出力トランジスタ１２の駆動が制御されるようになっている。

コンパレータ１６（出力低下検出回路に相当）は、出力電圧Ｖoutのレベル判定に用いられるものであり、出力電圧Ｖoutの供給を受けて動作するようになっている。コンパレータ１６は、基準電圧Ｖrefと検出電圧Ｖdet12とに基づいて出力電圧Ｖoutに相当するＨレベルまたは０Ｖに相当するＬレベルの電圧信号Ｓａを出力する。本実施形態では、Ｌレベルの電圧信号Ｓａがリセット信号に相当する。

この電圧信号Ｓａは、電源出力端子２３に接続される出力電圧Ｖoutの供給先であるマイクロコンピュータに出力されている。このマイクロコンピュータは、Ｌレベルの電圧信号Ｓａが与えられると、出力電圧Ｖoutが判定しきい値電圧（４．６Ｖ）より低下したと判断して自身の動作をリセットするリセット動作を実行するようになっている。電圧信号Ｓａは、定電圧出力回路１７にも出力される。

定電圧出力回路１７（動作電圧出力回路に相当）は、電流源２４、定電圧生成部２５およびトランジスタＭ１１により構成されている。定電圧生成部２５は、ダイオードＤ１１〜Ｄ１７（定電圧発生素子に相当）の直列回路により構成されている。定電圧生成部２５の一端（ダイオードＤ１１のアノード）は、電流源２４を介して電源線２１に接続されており、他端（ダイオードＤ１７のカソード）は、グランド線２２に接続されている。ダイオードＤ１１のアノードは、定電圧Ｖｃ（動作電圧）の出力端子となっている。

電流源２４は、電源線２１から電源電圧ＶBATが供給されると、定電圧生成部２５に対し所定電流を出力する。トランジスタＭ１１（電圧レベル切換部およびバイパス手段に相当）は、Ｎチャネル型のＭＯＳＦＥＴである。トランジスタＭ１１のドレインはダイオードＤ１５のアノードに接続され、ソースはグランド線２２に接続されている。トランジスタＭ１１のゲートには、コンパレータ１６から出力される電圧信号Ｓａが与えられるようになっている。

このような構成により、定電圧出力回路１７は、電圧信号Ｓａのレベルに応じて定電圧Ｖｃのレベルを切り換えるようになっている。すなわち、電圧信号ＳａがＬレベルである場合、トランジスタＭ１１はオフする。この状態において、電流源２４から所定電流が出力されると、この所定電流はダイオードＤ１１〜Ｄ１７に流れる。このため、ダイオードＤ１１〜Ｄ１７の順方向電圧ＶＦ（約０．７Ｖ）により、定電圧生成部２５の端子間（ダイオードＤ１１のアノードとグランド線２２との間）に７×ＶＦ（約４．９Ｖ）の定電圧Ｖｃ（第１のレベルの動作電圧）が発生する。

また、電圧信号ＳａがＨレベルである場合、トランジスタＭ１１はオンする。これにより、ダイオードＤ１５のアノードがグランド線２２の電位（０Ｖ）にバイパスされる。この状態において、電流源２４から所定電流が出力されると、この所定電流はダイオードＤ１１〜Ｄ１４に流れる。このため、定電圧生成部２５の端子間に４×ＶＦ（約２．８Ｖ）の定電圧Ｖｃ（第２のレベルの動作電圧）が発生する。

電圧切換回路１８は、ダイオードＤ１８、ＮＰＮ形のトランジスタＴ１１および抵抗Ｒ１４により構成されている。ダイオードＤ１８のアノードには、電流制限用の抵抗Ｒ１４を介して出力電圧Ｖoutが与えられている。トランジスタＴ１１のベースには、定電圧出力回路１７から出力される定電圧Ｖｃが与えられている。トランジスタＴ１１のコレクタは電源線２１に接続されている。トランジスタＴ１１のエミッタとダイオードＤ１８のカソードとは、いずれもノードＮ１３に接続されている。ノードＮ１３は、切換電圧Ｖｓの出力端子となっている。切換電圧Ｖｓは、基準電圧生成回路１３に対し、電源電圧として与えられる。本実施形態では、トランジスタＴ１１のベース−エミッタ間がダイオードとして機能する。

このように、電圧切換回路１８は、入力される出力電圧Ｖoutおよび定電圧Ｖｃのうち、いずれか高い方の電圧を切換電圧Ｖｓとして出力する構成となっている。この切換電圧Ｖｓは、ダイオードＤ１８の順方向電圧およびトランジスタＴ１１のベース−エミッタ間電圧をいずれもＶＦで示すと、下記（１）式および（２）式により表される。
Ｖｓ＝Ｖｃ−ＶＦ （Ｖｃ＞Ｖoutの場合） …（１）
Ｖｓ＝Ｖout−ＶＦ （Ｖｃ＜Ｖoutの場合） …（２）

次に、本実施形態の作用について図２〜図４も参照して説明する。
まず、電源入力端子１９に接続された負荷等の状況により、電源遮断時に電源電圧ＶBATが急激に低下する場合の電源回路１１の動作について説明する。なお、出力電圧Ｖoutは、電源出力端子２３に接続されたコンデンサＣ１１の作用により電源遮断時に緩やかに低下するものとする。図２は、このような条件のときの電源回路１１の各部の電圧波形を示しており、（ａ）は電源電圧ＶBAT、（ｂ）は定電圧Ｖｃ、（ｃ）は出力電圧Ｖout、（ｄ）は切換電圧Ｖｓ、（ｅ）は基準電圧Ｖref、（ｆ）は電圧信号Ｓａである。

電源起動時（図２の時刻ｔ０〜時刻ｔ１）、出力電圧Ｖoutは判定しきい値電圧（４．６Ｖ）未満である。従って、コンパレータ１６はＬレベルの電圧信号Ｓａ（リセット信号）を出力する。これにより、トランジスタＭ１１がオフし、定電圧出力回路１７から７×ＶＦの定電圧Ｖｃが出力される。このとき、定電圧Ｖｃ（４．９Ｖ）のほうが出力電圧Ｖout（４．６Ｖ未満）よりも高いため、電圧切換回路１８からは、定電圧Ｖｃに基づく切換電圧Ｖｓが出力される。基準電圧生成回路１３は、この切換電圧Ｖｓ（＝Ｖｃ−ＶＦ）の供給を受けて動作する。また、このとき、出力電圧Ｖoutの供給先のマイクロコンピュータにはＬレベルの電圧信号Ｓａが与えられており、その動作はリセットされている。

出力電圧Ｖoutが上昇して判定しきい値電圧に達すると、コンパレータ１６の出力が反転し、電圧信号ＳａはＨレベルとなる（図２の時刻ｔ１）。これにより、トランジスタＭ１１がオンし、定電圧出力回路１７から４×ＶＦの定電圧Ｖｃが出力される。このとき、出力電圧Ｖout（４．６Ｖ以上）のほうが定電圧Ｖｃ（２．８Ｖ）よりも高いため、電圧切換回路１８からは、出力電圧Ｖoutに基づく切換電圧Ｖｓが出力される。基準電圧生成回路１３は、この切換電圧Ｖｓ（＝Ｖout−ＶＦ）の供給を受けて動作する。そして、電源回路１１は、出力電圧Ｖoutを目標値に一致させるように定電圧制御動作を行う。また、このとき、マイクロコンピュータにはＨレベルの電圧信号Ｓａが与えられており、通常の動作状態となっている。

電源遮断のためにバッテリからの電源供給が停止され、電源電圧ＶBATが約６Ｖまで低下すると、出力電圧Ｖoutは、目標値の５Ｖより低下し始める（図２の時刻ｔ２）。出力電圧Ｖoutが判定しきい値電圧まで低下すると、コンパレータ１６の出力が反転し、電圧信号ＳａはＬレベルとなる（図２の時刻ｔ３）。

これにより、マイクロコンピュータにＬレベルの電圧信号Ｓａが与えられ、その動作はリセットされる。また、定電圧出力回路１７のトランジスタＭ１１はオフするが、この時点において電源電圧ＶBATは既に０Ｖになっているため、定電圧Ｖｃも０Ｖとなる。このため、電圧切換回路１８からは、出力電圧Ｖoutに基づく切換電圧Ｖｓ（＝Ｖout−ＶＦ）が引き続き出力される。基準電圧生成回路１３は、出力電圧Ｖoutに基づく切換電圧Ｖｓの供給を受けて動作を続けることになり、リセット信号（Ｌレベルの電圧信号Ｓａ）が出力された後も１．２Ｖの基準電圧Ｖrefを出力する。

その後、出力電圧Ｖoutが２．６Ｖまで低下すると、切換電圧Ｖｓが最低動作可能電圧１．９Ｖになるため、基準電圧生成回路１３から出力される基準電圧Ｖrefが１．２Ｖより低下し始める（図２の時刻ｔ４）。出力電圧Ｖoutおよび基準電圧Ｖrefのいずれもが低下した場合、出力電圧Ｖoutが０Ｖになる前に、コンパレータ１６の出力が反転してしまうことも考えられる。しかし、図２の時刻ｔ４以降において、コンパレータ１６の出力が反転したとしても、出力電圧Ｖoutは、コンパレータ１６から十分なＨレベルを出力できないレベルにまで低下している。従って、マイクロコンピュータのリセットが解除されてしまう誤動作が発生することはない。

続いて、電源入力端子１９に接続された負荷等の状況により、電源遮断時に電源電圧ＶBATが緩やかに低下する場合の電源回路１１の動作について図３を参照して説明する。なお、この場合、電源電圧ＶBATおよび出力電圧Ｖoutが同程度に緩やかに低下するものと仮定する。図３は、このような条件のときの電源回路１１の各部の電圧波形を示しており、図２相当図である。この場合、電源起動時および通常時の電源回路１１の動作については、図２を参照して説明した電源電圧ＶBATが急激に低下する場合と同様であるため、電源遮断時の動作についてのみ説明する。

電源遮断時、電源電圧ＶBATが約６Ｖまで低下すると、出力電圧Ｖoutは、目標値の５Ｖより低下し始める（図３の時刻ｔ２）。このときの出力電圧Ｖoutは、図示しないオペアンプ１５の出力トランジスタのコレクタ−エミッタ間電圧がほぼゼロであることから、出力トランジスタ１２のベース−エミッタ間電圧をＶＦで示すと下記（３）式により表される。
Ｖout≒ＶBAT−ＶＦ …（３）

出力電圧Ｖoutが判定しきい値電圧まで低下すると、コンパレータ１６の出力が反転し、電圧信号ＳａはＬレベルとなる（図３の時刻ｔ３）。これにより、マイクロコンピュータにＬレベルの電圧信号Ｓａが与えられ、その動作はリセットされる。また、定電圧出力回路１７のトランジスタＭ１１がオフする。

このとき、電源電圧ＶBATは、５．３Ｖ（＝４．６Ｖ＋ＶＦ）であるため、定電圧出力回路１７からは４．９Ｖ（＝７×ＶＦ）の定電圧Ｖｃが出力されている。しかし、この後間もなく、電源電圧ＶBATは、４．９Ｖより低下するため、定電圧出力回路１７のダイオードＤ１１〜Ｄ１７に所定電流を流すことができなくなる。このため、定電圧出力回路１７から出力される定電圧Ｖｃは、下記（４）式に示すとおり、ほとんど電源電圧ＶBATと同じ値となる。
Ｖｃ≒ＶBAT …（４）

また、時刻ｔ２以降における出力電圧Ｖoutは、上記（３）式に示すとおりである。従って、時刻ｔ３以降においては、定電圧Ｖｃのほうが出力電圧ＶoutよりもＶＦだけ大きくなるため、電圧切換回路１８からは、定電圧Ｖｃに基づく切換電圧Ｖｓが出力される。このときの切換電圧Ｖｓは、下記（５）式により表される。
Ｖｓ≒ＶBAT−ＶＦ …（５）
基準電圧生成回路１３は、定電圧Ｖｃに基づく切換電圧Ｖｓの供給を受けて動作を続けることになり、リセット信号（Ｌレベルの電圧信号Ｓａ）が出力された後も１．２Ｖの基準電圧Ｖrefを出力する。

その後、電源電圧ＶBATが２．６Ｖまで低下すると、切換電圧Ｖｓが１．９Ｖになるため、基準電圧生成回路１３から出力される基準電圧Ｖrefが１．２Ｖより低下し始める（図３の時刻ｔ４）。これにより、出力電圧Ｖoutと基準電圧Ｖrefのいずれもが低下することになる。しかし、上記した電源電圧ＶBATが急激に低下する場合と同じ理由から、マイクロコンピュータのリセットが解除してしまう誤動作が発生することはない。

続いて、出力電圧Ｖoutのみが低下した場合の電源回路１１の動作について図４を参照して説明する。図４は、このような条件のときの電源回路１１の各部の電圧波形を示しており、図２相当図である。この場合も、電源起動時および通常時の電源回路１１の動作は、図２を参照して説明した電源電圧ＶBATが急激に低下する場合と同様であるため、電源遮断時の動作についてのみ説明する。

電源出力端子２３に接続された負荷の瞬間的な短絡等の異常が発生した場合、出力電圧Ｖoutのみが低下する（図４の時刻ｔ２）。そして、出力電圧Ｖoutが判定しきい値電圧まで低下すると、コンパレータ１６の出力が反転し、電圧信号ＳａはＬレベルとなる（図４の時刻ｔ３）。

これにより、マイクロコンピュータにＬレベルの電圧信号Ｓａが与えられ、その動作はリセットされる。また、定電圧出力回路１７のトランジスタＭ１１がオフし、定電圧出力回路１７から７×ＶＦの定電圧Ｖｃが出力される。このとき、電源起動時（図４の時刻ｔ０〜ｔ１）と同様に、電圧切換回路１８から定電圧Ｖｃに基づく切換電圧Ｖｓが出力される。基準電圧生成回路１３は、定電圧Ｖｃに基づく切換電圧Ｖｓの供給を受けて動作を続ける。従って、基準電圧生成回路１３は、出力電圧Ｖoutが遮断された後も１．２Ｖの基準電圧Ｖrefを出力する。

以上説明したように、本実施形態によれば次のような効果を奏する。
出力電圧Ｖoutが判定しきい値電圧以上である定電圧制御動作の状態には、電圧切換回路１８から出力電圧Ｖoutに基づく切換電圧Ｖｓが出力される。基準電圧生成回路１３は、この安定した出力電圧Ｖoutに基づく切換電圧Ｖｓの供給を受けて動作する。このため、基準電圧Ｖrefは、電源入力端子１９における電源電圧ＶBATが変動したとしても、その影響を受けることなく変動が極めて小さい安定したものとなり、ひいては電源回路１１全体の動作も安定する。

また、出力電圧Ｖoutが判定しきい値電圧未満である電源起動時や電源遮断時には、電圧切換回路１８から、電源電圧ＶBATを用いて生成される定電圧Ｖｃに基づく切換電圧Ｖｓが出力される。基準電圧生成回路１３は、この定電圧Ｖｃに基づく切換電圧Ｖｓの供給を受けて動作する。この場合、基準電圧Ｖrefは、電源入力端子１９における電源電圧ＶBATの変動の影響を受けることになる。しかし、このとき、出力電圧Ｖoutの供給先のマイクロコンピュータにはリセット信号（Ｌレベルの電圧信号Ｓａ）が与えられている。従って、基準電圧Ｖrefや出力電圧Ｖoutが変動しても問題が生じることはない。

電圧切換回路１８は、入力される出力電圧Ｖoutおよび定電圧Ｖｃのうち、いずれか高い方の電圧を切換電圧Ｖｓとして出力する構成となっている。このため、電圧切換回路１８は、電源遮断時において、出力電圧Ｖoutに比べて電源電圧ＶBATが急激に低下する場合には出力電圧Ｖoutを出力し、電源電圧ＶBATが緩やかに低下する場合には定電圧Ｖｃを出力する。これにより、基準電圧生成回路１３は、電源遮断時にも出力電圧Ｖoutまたは定電圧Ｖｃに基づく切換電圧Ｖｓの供給を受けて基準電圧Ｖrefの出力を極力維持することができる。従って、電源遮断時において、コンパレータ１６からリセット信号が出力された後、その出力が反転してリセットが解除されてしまったり、出力電圧Ｖoutが低下しているのにもかかわらずリセット信号が出力されなかったりするといった誤動作の発生を防止できる。

電圧切換回路１８を、ダイオードＤ１８およびＮＰＮ形のトランジスタＴ１１のベース−エミッタ間を用いて構成した。これにより、出力電圧Ｖoutおよび定電圧Ｖｃのうち、いずれか高い方の電圧を切換電圧Ｖｓとして基準電圧生成回路１３に確実に与えることができる。

定電圧出力回路１７は、電源電圧ＶBATに基づいて電流源２４から出力される所定電流を定電圧生成部２５に供給することにより、一定化された定電圧Ｖｃを生成する。これにより、基準電圧生成回路１３が定電圧Ｖｃに基づく切換電圧Ｖｓの供給を受けて動作する場合にも、電源電圧ＶBATの変動の影響を受けにくくすることができる。また、電流源２４として、オペアンプ１５など電源回路１１における他の回路で使用されている電流源を用いれば、回路規模が大きくなるのを防止できる。

定電圧出力回路１７は、Ｌレベルの電圧信号Ｓａが与えられると定電圧Ｖｃのレベルを約４．９Ｖとし、Ｈレベルの電圧信号Ｓａが与えられると定電圧Ｖｃのレベルを約２．８Ｖに切り換えるように構成した。これにより、電源起動時や電源遮断時では、基準電圧生成回路１３を確実に動作可能なレベルの定電圧Ｖｃを出力する。また、通常動作時には、出力電圧Ｖoutより十分に低いレベルの定電圧Ｖｃを出力するので、電圧切換回路１８から出力電圧Ｖoutに基づく切換電圧Ｖｓが確実に出力されるようになる。

定電圧出力回路１７は、定電圧生成部２５を構成するダイオードＤ１１〜Ｄ１７のうち、ダイオードＤ１５〜Ｄ１７をトランジスタＭ１１によりバイパスするか否かにより、定電圧Ｖｃのレベルを切り換えるように構成した。従って、電流源２４に電源電圧ＶBATが供給されていれば、定電圧Ｖｃのレベル切り換え時にも定電圧Ｖｃの出力が途絶えることがない。これにより、基準電圧生成回路１３は、電源供給が切り換わるときにも遅延を生じずに動作することが可能となる。

定電圧生成部２５をダイオードＤ１１〜Ｄ１７の直列回路により構成した。このように構成すれば、直列回路を構成するダイオードの数を変えるだけで、ダイオードの順方向電圧ＶＦ単位で定電圧Ｖｃのレベルを変更することができるので、出力する定電圧Ｖｃのレベル設定の自由度が高くなる。

（第２の実施形態）
以下、本発明の第２の実施形態について図５および図６を参照しながら説明する。
図５は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図５に示す電源回路３１は、図１に示す電源回路１１に対し、トランジスタＴ３１および抵抗Ｒ３１、Ｒ３２を備えている点と、コンパレータ１６の反転入力端子に与えられる電圧とが異なっている。

コンパレータ１６の反転入力端子は、抵抗Ｒ３１を介して基準電圧生成回路１３の基準電圧Ｖrefの出力端子に接続されている。また、コンパレータ１６の反転入力端子は、抵抗Ｒ３２を介してトランジスタＴ３１のコレクタに接続されている。コンパレータ１６の非反転入力端子には、検出電圧Ｖdet12が与えられている。トランジスタＴ３１のエミッタはグランド線２２に接続されており、ベースには、コンパレータ１６から出力される電圧信号Ｓａが与えられている。

このような構成により、トランジスタＴ３１がオフした場合、基準電圧Ｖrefがコンパレータ１６の反転入力端子に与えられる。また、トランジスタＴ３１がオンした場合、基準電圧Ｖrefを抵抗Ｒ３１と抵抗Ｒ３２とにより分圧して得られる分圧電圧Ｖref'が与えられる。

抵抗Ｒ３１およびＲ３２の抵抗値は、出力電圧Ｖoutが第１のしきい値電圧ＶTH（４．８Ｖ）のときに検出電圧Ｖdet12が基準電圧Ｖrefと一致し、出力電圧Ｖoutが第２のしきい値電圧ＶTL（４．６Ｖ）のときに検出電圧Ｖdet12が分圧電圧Ｖref'と一致するような値に設定されている。上記第１のしきい値電圧ＶTHおよび第２のしきい値電圧ＶTLは、判定しきい値電圧に相当するものである。また、第２のしきい値電圧ＶTLは、第１の実施形態における判定しきい値電圧と同様に、出力電圧Ｖoutの供給先であるマイクロコンピュータの電源電圧の定格値の下限値としている。

図６は、出力電圧Ｖoutおよびコンパレータ１６の入出力電圧の波形を示している。図６に示すように、コンパレータ１６は、ヒステリシス特性を有するようになっている。すなわち、電圧信号ＳａがＬレベルの期間（図６の時刻ｔ０〜時刻ｔ１）にはトランジスタＴ３１がオフするため、コンパレータ１６の反転入力端子には基準電圧Ｖrefが与えられる。このとき、コンパレータ１６は、基準電圧Ｖrefと検出電圧Ｖdet12とに基づいて電圧信号Ｓａを出力する。従って、出力電圧Ｖoutが第１のしきい値電圧ＶTH（４．８Ｖ）まで上昇するとコンパレータ１６の出力が反転する。

また、電圧信号ＳａがＨレベルの期間（図６の時刻ｔ１〜時刻ｔ２）にはトランジスタＴ３１がオンするため、コンパレータ１６の反転入力端子には分圧電圧Ｖref'が与えられる。このとき、コンパレータ１６は、分圧電圧Ｖref'と検出電圧Ｖdet12とに基づいて電圧信号Ｓａを出力する。従って、出力電圧Ｖoutが第２のしきい値電圧ＶTL（４．６Ｖ）まで低下するとコンパレータ１６の出力が反転する。

上記構成によれば、第１の実施形態と同様の作用および効果が得られるとともに、以下のような作用および効果が得られる。すなわち、電圧信号Ｓａのレベルに応じてコンパレータ１６の反転入力端子に与えられる電圧を切り換えるように構成することでコンパレータ１６にヒステリシス特性を持たせた。このため、出力電圧Ｖoutが目標値付近で変動する場合でも、コンパレータ１６の出力は頻繁に反転しない。従って、出力電圧Ｖoutが整定していない期間において基準電圧生成回路１３への供給電圧が度々切り替わってしまうことを防止できる。

また、出力電圧Ｖoutの立ち上がり時の判定しきい値電圧を、第１の実施形態の判定しきい値電圧（４．６Ｖ）よりも高い第１のしきい値電圧ＶTH（４．８Ｖ）とした。これにより、電源起動時、出力電圧Ｖoutがより目標値に近づいて安定してから、出力電圧Ｖoutに基づく切換電圧Ｖｓが基準電圧生成回路１３に電源電圧として供給される。従って、通常動作時における基準電圧生成回路１３の動作が一層安定する。

（第３の実施形態）
以下、本発明の第３の実施形態について図７および図８を参照しながら説明する。
図７は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図７に示す電源回路４１は、図１に示す電源回路１１に対し、電圧検出回路１４に替えて電圧検出回路４２を備えている点と、ＣＭＯＳからなる周知構成のアナログスイッチ４３、４４およびインバータ回路４５、４６を備えている点と、オペアンプ１５の反転入力端子およびコンパレータ１６の非反転入力端子に与えられる電圧とが異なっている。

電圧検出回路４２（第１の電圧検出回路および第２の電圧検出回路に相当）は、抵抗Ｒ４１〜Ｒ４４の直列回路により構成されている。この直列回路は、出力トランジスタ１２のエミッタとグランド線２２との間に接続されている。抵抗Ｒ４３とＲ４４との共通接続点Ｎ４１の電圧、つまり出力電圧Ｖoutを抵抗Ｒ４１〜Ｒ４３と抵抗Ｒ４４とにより分圧して得られる検出電圧Ｖdet41は、オペアンプ１５の反転入力端子に与えられている。抵抗Ｒ４２とＲ４３との共通接続点Ｎ４２は、アナログスイッチ４４を介してコンパレータ１６の非反転入力端子に接続されている。抵抗Ｒ４１とＲ４２との共通接続点Ｎ４３は、アナログスイッチ４３を介してコンパレータ１６の非反転入力端子に接続されている。

このような構成により、アナログスイッチ４４がオンした場合、出力電圧Ｖoutを抵抗Ｒ４１およびＲ４２と抵抗Ｒ４３およびＲ４４とにより分圧して得られる検出電圧Ｖdet42がコンパレータ１６の非反転入力端子に与えられる。また、アナログスイッチ４３がオンした場合、出力電圧Ｖoutを抵抗Ｒ４１と抵抗Ｒ４２〜Ｒ４４とにより分圧して得られる検出電圧Ｖdet43がコンパレータ１６の非反転入力端子に与えられるようになっている。

抵抗Ｒ４１〜Ｒ４４の抵抗値は、出力電圧Ｖoutが目標値（５Ｖ）のときに検出電圧Ｖdet41が基準電圧Ｖrefと一致し、出力電圧Ｖoutが第１のしきい値電圧ＶTH（４．８Ｖ）のときに検出電圧Ｖdet42が基準電圧Ｖrefと一致し、出力電圧Ｖoutが第２のしきい値電圧ＶTL（４．６Ｖ）のときに検出電圧Ｖdet43が基準電圧Ｖrefと一致するような値に設定されている。

インバータ回路４５の入力端子には、コンパレータ１６から出力される電圧信号Ｓａが与えられている。インバータ回路４５の出力端子は、アナログスイッチ４３のＰチャネル側のゲートおよびアナログスイッチ４４のＮチャネル側のゲートに接続されている。また、インバータ回路４５の出力端子は、インバータ回路４６の入力端子に接続されている。インバータ回路４６の出力端子は、アナログスイッチ４３のＮチャネル側のゲートおよびアナログスイッチ４４のＰチャネル側のゲートに接続されている。

図８は、出力電圧Ｖoutおよびコンパレータ１６の入出力電圧の波形を示している。図８に示すように、コンパレータ１６は、ヒステリシス特性を有するようになっている。すなわち、電圧信号ＳａがＬレベルの期間（図８の時刻ｔ０〜時刻ｔ１）にはアナログスイッチ４３がオフするとともにアナログスイッチ４４がオンするため、コンパレータ１６の非反転入力端子には検出電圧Ｖdet42が与えられる。このとき、コンパレータ１６は、基準電圧Ｖrefと検出電圧Ｖdet42とに基づいて電圧信号Ｓａを出力する。従って、出力電圧Ｖoutが第１のしきい値電圧ＶTH（４．８Ｖ）まで上昇するとコンパレータ１６の出力が反転する。

また、電圧信号ＳａがＨレベルの期間（図８の時刻ｔ１〜時刻ｔ２）にはアナログスイッチ４３がオンするとともにアナログスイッチ４４がオフするため、コンパレータ１６の非反転入力端子には検出電圧Ｖdet43が与えられる。このとき、コンパレータ１６は、基準電圧Ｖrefと検出電圧Ｖdet43とに基づいて電圧信号Ｓａを出力する。従って、出力電圧Ｖoutが第２のしきい値電圧ＶTL（４．６Ｖ）まで低下するとコンパレータ１６の出力が反転する。

上記構成によっても、第１の実施形態と同様の作用および効果が得られる。また、電圧信号Ｓａのレベルに応じてコンパレータ１６の非反転入力端子に与えられる電圧を切り換えるように構成することでコンパレータ１６にヒステリシス特性を持たせたため、第２の実施形態と同様の作用および効果が得られる。

（第４の実施形態）
以下、本発明の第４の実施形態について図９を参照しながら説明する。
図９は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図９に示す電源回路５１は、図１に示す電源回路１１に対し、定電圧出力回路１７に替えて定電圧出力回路５２を備えている点が異なっている。

定電圧出力回路５２（動作電圧出力回路に相当）は、定電圧生成部５３を備えている。定電圧生成部５３は、ダイオードＤ５１およびツェナーダイオード５４（いずれも定電圧発生素子に相当）をそれぞれのカソードを共通接続した形態の直列回路により構成されている。定電圧生成部５３の一端（ダイオードＤ５１のアノード）は、電流源２４を介して電源線２１に接続されており、他端（ツェナーダイオード５４のアノード）は、グランド線２２に接続されている。ダイオードＤ５１のアノードは、定電圧Ｖｃの出力端子となっている。トランジスタＭ１１のドレインおよびソースは、ツェナーダイオード５４のカソードおよびアノードに接続されている。

なお、定電圧生成部５３は、ダイオードＤ５１およびツェナーダイオード５４をそれぞれのアノードを共通接続した形態の直列回路により構成してもよい。また、ダイオードおよびツェナーダイオードをそれぞれ複数用いて定電圧生成部５３を構成してもよい。

このような構成により、定電圧出力回路５２は、電圧信号Ｓａのレベルに応じて定電圧Ｖｃのレベルを切り換えるようになっている。すなわち、電圧信号ＳａがＬレベルである場合、トランジスタＭ１１はオフする。この状態において、電流源２４から所定電流が出力されると、この所定電流はダイオードＤ５１およびツェナーダイオード５４に流れる。このため、ダイオードＤ５１の順方向電圧ＶＦ（約０．７Ｖ）およびツェナーダイオード５４のツェナー電圧Ｖｚ（例えば４．３Ｖ）により、定電圧生成部５３の端子間（ダイオードＤ５１のアノードとグランド線２２との間）にＶＦ＋Ｖｚ（約５Ｖ）の定電圧Ｖｃ（第１のレベルの動作電圧）が発生する。

また、電圧信号ＳａがＨレベルである場合、トランジスタＭ１１はオンする。これにより、ツェナーダイオード５４のカソードがグランド線２２の電位（０Ｖ）にバイパスされる。この状態において、電流源２４から所定電流が出力されると、この所定電流はダイオードＤ５１に流れる。このため、定電圧生成部５３の端子間にＶＦ（約０．７Ｖ）の定電圧Ｖｃ（第２のレベルの動作電圧）が発生する。

上記構成によれば、定電圧出力回路５２は、コンパレータ１６からＬレベルの電圧信号Ｓａ（リセット信号）が出力されている期間では、出力電圧Ｖout（４．６Ｖ未満）よりも高い定電圧（５Ｖ）を出力し、Ｈレベルの電圧信号Ｓａが出力されている期間では、出力電圧Ｖout（４．６Ｖ以上）よりも低い定電圧Ｖｃ（０．７Ｖ）を出力するので、第１の実施形態と同様の作用および効果が得られる。
また、ツェナーダイオード５４に、温度係数の小さいもの用いたり、または、ダイオードＤ５１の温度係数（−２ｍＶ／℃）を打ち消すような温度係数のものを用いたりすれば、定電圧Ｖｃの温度特性を良好に保つことができる。

（第５の実施形態）
以下、本発明の第５の実施形態について図１０を参照しながら説明する。
図１０は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１０に示す電源回路６１は、図１に示す電源回路１１に対し、定電圧出力回路１７に替えて定電圧出力回路６２を備えている点が異なっている。

定電圧出力回路６２は、電流源２４、定電圧生成部２５およびトランジスタＭ６１（電流供給停止手段に相当）を備えている。図１０では、電流源２４の詳細構成についても示している。なお、本実施形態の電流源２４は、オペアンプ１５に定電流を供給するための電流源とは別に設けられている。

電流源２４は、トランジスタＴ６１〜Ｔ６６および抵抗Ｒ６１〜Ｒ６３から構成されている。電源線２１とグランド線２２との間には、トランジスタＴ６１およびＴ６２が直列に接続されている。トランジスタＴ６１のエミッタとコレクタとの間には抵抗Ｒ６１が接続されている。トランジスタＴ６１とＴ６２の共通接続点は、トランジスタＴ６３のベースに接続されている。トランジスタＴ６３のコレクタは、トランジスタＴ６４を介して電源線２１に接続され、エミッタは抵抗Ｒ６２を介してグランド線２２に接続されている。また、トランジスタＴ６３のエミッタは、トランジスタＴ６２のベースに接続されている。

トランジスタＴ６４のベースとグランド線２２との間には、抵抗Ｒ６３とトランジスタＴ６５が直列に接続されている。トランジスタＴ６５のベースは、トランジスタＴ６４とＴ６３の共通接続点に接続されている。電源線２１と定電圧生成部２５の一端（ダイオードＤ１１のアノード）との間には、トランジスタＴ６６が接続されている。トランジスタＴ６１、Ｔ６４およびＴ６６のベースは共通に接続されており、これらはカレントミラー回路を構成している。トランジスタＭ６１のドレインは、トランジスタＴ６３のベースに接続されており、ソースはグランド線２２に接続されている。トランジスタＭ６１のゲートには、コンパレータ１６から出力される電圧信号Ｓａが与えられるようになっている。

このような構成により、定電圧出力回路６２は、電圧信号Ｓａのレベルに応じて定電圧Ｖｃのレベルを切り換えるようになっている。すなわち、電圧信号ＳａがＬレベルである場合、トランジスタＭ６１はオフする。この状態において、電源電圧ＶBATの供給が開始され、電源線２１の電位が約０．７Ｖ（順方向電圧ＶＦ）まで上昇すると、トランジスタＴ６３がオンする。そして、電源線２１の電位が約１．４Ｖ（２×ＶＦ）まで上昇した時点でトランジスタＴ６２がオンし、約２．１Ｖ（３×ＶＦ）まで上昇するとトランジスタＴ６５がオンしてカレントミラー回路に所定電流が流れる。この所定電流はトランジスタＴ６６よりダイオードＤ１１〜Ｄ１７に供給される。このため、定電圧生成部２５の端子間に７×ＶＦ（約４．９Ｖ）の定電圧Ｖｃ（第１のレベルの動作電圧）が発生する。

また、電圧信号ＳａがＨレベルである場合、トランジスタＭ６１はオンする。これにより、トランジスタＴ６３のベースがグランド線２２の電位（０Ｖ）にバイパスされる。この状態において、電源電圧ＶBATの供給が開始され、電源線２１の電位が上昇しても、トランジスタＴ６３はオンすることはない。従って、トランジスタＴ６１、Ｔ６４、Ｔ６６にも所定電流が流れない。このため、定電圧生成部２５の端子間の定電圧Ｖｃは０Ｖ（第２のレベルの動作電圧）となる。

上記構成によれば、定電圧出力回路６２は、コンパレータ１６からＬレベルの電圧信号Ｓａ（リセット信号）が出力されている期間では、出力電圧Ｖout（４．６Ｖ未満）よりも高い定電圧（４．９Ｖ）を出力し、Ｈレベルの電圧信号Ｓａが出力されている期間では、出力電圧Ｖout（４．６Ｖ以上）よりも低い定電圧Ｖｃ（０Ｖ）を出力するので、第１の実施形態と同様の作用および効果が得られる。

また、定電圧出力回路６２は、電流源２４の動作を停止させることで定電圧Ｖｃを第２のレベルである０Ｖに切り換えるようにした。これにより、Ｌレベルの電圧信号Ｓａ（リセット信号）が出力されていない期間において、電源回路６１での消費電流を低減することができる。

（第６の実施形態）
以下、本発明の第６の実施形態について図１１を参照しながら説明する。
図１１は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１１に示す電源回路７１は、図１に示す電源回路１１に対し、出力トランジスタ１２に替えて出力トランジスタ７２を備えている点と、オペアンプ１５の各入力端子に与えられる電圧とが異なっている。

出力トランジスタ７２は、ＰＮＰ形であり、電源入力端子１９と電源出力端子２３との間の電流経路に介在するように接続されている。オペアンプ１５は、反転入力端子に基準電圧Ｖrefが与えられ、非反転入力端子に検出電圧Ｖdet11が与えられている。このように、出力トランジスタとして、ＰＮＰ形のものを用いた構成であっても、第１の実施形態と同様の作用および効果を得ることができる。

（第７の実施形態）
以下、本発明の第７の実施形態について図１２を参照しながら説明する。
図１２は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１２に示す電源回路８１は、図１に示す電源回路１１に対し、出力トランジスタ１２に替えて出力トランジスタ８２を備えている点が異なっている。

出力トランジスタ８２は、Ｎチャネル型のＭＯＳＦＥＴであり、電源入力端子１９と電源出力端子２３との間の電流経路に介在するように接続されている。このように、出力トランジスタとして、Ｎチャネル型のＭＯＳＦＥＴを用いた構成であっても、第１の実施形態と同様の作用および効果を得ることができる。

（第８の実施形態）
以下、本発明の第８の実施形態について図１３を参照しながら説明する。
図１３は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１３に示す電源回路９１は、図１に示す電源回路１１に対し、出力トランジスタ１２に替えて出力トランジスタ９２を備えている点と、オペアンプ１５の各入力端子に与えられる電圧とが異なっている。

出力トランジスタ９２は、Ｐチャネル型のＭＯＳＦＥＴであり、電源入力端子１９と電源出力端子２３との間の電流経路に介在するように接続されている。オペアンプ１５は、反転入力端子に基準電圧Ｖrefが与えられ、非反転入力端子に検出電圧Ｖdet11が与えられている。このように、出力トランジスタとして、Ｐチャネル型のＭＯＳＦＥＴを用いた構成であっても、第１の実施形態と同様の作用および効果を得ることができる。

（第９の実施形態）
以下、本発明の第９の実施形態について図１４を参照しながら説明する。
図１４は、第１の実施形態における図１相当図であり、第１の実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１４に示す電源回路１０１は、図１に示す電源回路１１に対し、出力トランジスタ１２に替えて出力トランジスタ１０２を備えている点と、三角波生成回路１０３、ＰＷＭコンパレータ１０４、ダイオードＤ１０１、コイルＬ１０１およびコンデンサＣ１０１、Ｃ１０２を備えている点とが異なっている。

出力トランジスタ１０２は、Ｐチャネル型のＭＯＳＦＥＴである。出力トランジスタ１０２のソースは電源入力端子１９に接続されており、ドレインは、コイルＬ１０１を介して電源出力端子２３に接続されている。出力トランジスタ１０２のドレインは、還流用のダイオードＤ１０１のカソードに接続されている。ダイオードＤ１０１のアノードはグランド線２２に接続されている。電源出力端子２３とグランド線２２との間にはコンデンサＣ１０１が接続されている。

オペアンプ１５の反転入力端子と出力端子との間にはコンデンサＣ１０２が接続されている。三角波生成回路１０３は、所定周期の三角波を生成するものであり、その三角波出力はＰＷＭコンパレータ１０４の反転入力端子に与えられている。ＰＷＭコンパレータ１０４の非反転入力端子にはオペアンプ１５から出力される誤差増幅信号Ｓｄが与えられている。ＰＷＭコンパレータ１０４は、誤差増幅信号Ｓｄと三角波とに基づいてＰＷＭ信号を出力トランジスタ１０２のゲートに出力する。このＰＷＭ信号により、出力トランジスタ１０２のオンオフが制御されるようになっている。

上記したとおり、電源回路１０１は、降圧型のスイッチングレギュレータとして構成されている。すなわち、電源回路１０１は、電源入力端子１９と電源出力端子２３との間の電流経路に介在する出力トランジスタ１０２のオンオフをＰＷＭ制御して、電源電圧ＶBATを所定の出力電圧Ｖoutに降圧して出力するようになっている。

このように、降圧型のスイッチングレギュレータ形式の電源回路１０１であっても、第１の実施形態と同様の作用および効果を得ることができる。また、昇圧型のスイッチングレギュレータであっても、電源出力端子に容量の大きいコンデンサを接続するなどして出力電圧Ｖoutのリップルを低減させた構成であれば第１の実施形態と同様の作用および効果を得ることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
定電圧生成部２５は、複数のダイオードの直列回路により構成されていればよく、ダイオードの数は２個〜６個でもよいし、８個以上でもよい。また、定電圧出力回路１７は、Ｈレベルの電圧信号Ｓａが与えられたとき、出力する定電圧Ｖｃのレベルを出力電圧Ｖoutより低いレベルに切り換えることができれば、トランジスタＭ１１により２つ以上のダイオードをバイパスする構成にしてもよい。
動作電圧出力回路は、定電圧出力回路１７、５２、６２により構成しなくてもよく、出力する電圧のレベルを、電圧信号Ｓａのレベルに応じて基準電圧生成回路１３を動作可能とする第１のレベルと出力電圧Ｖoutより低い第２のレベルとに切り換える構成のものであればよい。
本発明は、車載用の電源回路に限らず、他の用途の電源回路にも適用可能である。

本発明の第１の実施形態を示す電源回路の構成図 電源遮断時に電源電圧が急激に低下する場合における各部の電圧波形図 電源遮断時に電源電圧が緩やかに低下する場合における図２相当図 出力電圧のみが急激に低下する場合における図２相当図 本発明の第２の実施形態を示す図１相当図 出力電圧およびコンパレータの入出力電圧の波形図 本発明の第３の実施形態を示す図１相当図 図６相当図 本発明の第４の実施形態を示す図１相当図 本発明の第５の実施形態を示す図１相当図 本発明の第６の実施形態を示す図１相当図 本発明の第７の実施形態を示す図１相当図 本発明の第８の実施形態を示す図１相当図 本発明の第９の実施形態を示す図１相当図 従来技術を示す電源回路の構成図

符号の説明

図面中、１１、３１、４１、５１、６１、７１、８１、９１、１０１は電源回路、１２、７２、８２、９２、１０２は出力トランジスタ、１３は基準電圧生成回路、１４、４２は電圧検出回路（第１の電圧検出回路、第２の電圧検出回路）、１５はオペアンプ（出力制御回路）、１６はコンパレータ（出力低下検出回路）、１７、５２、６２は定電圧出力回路（動作電圧出力回路）、１８は電圧切換回路、１９は電源入力端子、２３は電源出力端子、２４は電流源、２５、５３は定電圧生成部、５４はツェナーダイオード（定電圧発生素子）、Ｄ１１〜Ｄ１７、Ｄ５１はダイオード（定電圧発生素子）、Ｄ１８はダイオード、Ｍ１１はトランジスタ（電圧レベル切換部、バイパス手段）、Ｍ６１はトランジスタ（電流供給停止手段）を示す。

Claims (9)

1. 電源入力端子と電源出力端子との間の電流経路に介在する出力トランジスタと、
   前記電源出力端子における出力電圧に応じた第１の検出電圧を出力する第１の電圧検出回路と、
   前記第１の検出電圧よりも高い検出レベルであって前記出力電圧に応じた第２の検出電圧を出力する第２の電圧検出回路と、
   前記出力電圧の目標値に対応した基準電圧を生成する基準電圧生成回路と、
   前記基準電圧と前記第１の検出電圧とに基づいて前記出力トランジスタの駆動を制御する出力制御回路と、
   前記基準電圧と前記第２の検出電圧とに基づいて前記出力電圧が前記目標値よりも低く設定された判定しきい値電圧よりも低下したことを検出するとリセット信号を出力する出力低下検出回路と、
   前記リセット信号が出力されている期間では前記電源入力端子から供給される電源電圧を用いて前記基準電圧生成回路を動作させるための第１のレベルの動作電圧を出力し、前記リセット信号が出力されていない期間では前記電源出力端子における出力電圧よりも低い第２のレベルの動作電圧を出力する動作電圧出力回路と、
   前記動作電圧および前記出力電圧が入力され、これら各電圧のうち、いずれか高い方の電圧を出力する電圧切換回路とを備え、
   前記基準電圧生成回路は、前記電圧切換回路から出力される電圧の供給を受けて動作することを特徴とする電源回路。
2. 前記電圧切換回路は、
   前記動作電圧および前記出力電圧がそれぞれアノードに与えられた２つのダイオードを備え、
   前記２つのダイオードの各カソードは共通に接続され、前記各カソードから前記基準電圧生成回路に対し電圧を出力することを特徴とする請求項１記載の電源回路。
3. 前記出力低下検出回路は、
   前記基準電圧または前記基準電圧に応じた電圧と、前記第２の検出電圧または前記第２の検出電圧に応じた電圧とを比較するヒステリシス特性を有するコンパレータを備え、
   前記コンパレータの出力に基づいて、前記出力電圧が前記判定しきい値電圧よりも低下したことを検出することを特徴とする請求項１または２記載の電源回路。
4. 前記動作電圧出力回路は、一定化した前記動作電圧を出力する定電圧出力回路により構成されていることを特徴とする請求項１ないし３のいずれかに記載の電源回路。
5. 前記動作電圧出力回路は、
   前記電源入力端子から電源電圧の供給を受けると所定電流を出力する電流源と、
   この電流源に対し複数の定電圧発生素子が直列に接続されて構成されており、前記動作電圧を生成する定電圧生成部と、
   前記リセット信号が出力されている期間では前記動作電圧を前記第１のレベルとし、前記リセット信号が出力されていない期間では前記動作電圧を前記第２のレベルとする電圧レベル切換部とを備えていることを特徴とする請求項４記載の電源回路。
6. 前記電圧レベル切換部は、前記リセット信号が出力されていない期間、前記複数の定電圧発生素子のうち少なくとも１つの素子をバイパスするバイパス手段を備えていることを特徴とする請求項５記載の電源回路。
7. 前記電圧レベル切換部は、前記リセット信号が出力されていない期間、前記電流源の動作を停止させる電流供給停止手段を備えていることを特徴とする請求項５または６記載の電源回路。
8. 前記定電圧生成部は、複数のダイオードの直列回路により構成されていることを特徴とする請求項５ないし７のいずれかに記載の電源回路。
9. 前記定電圧生成部は、ダイオードおよびツェナーダイオードの直列回路により構成されていることを特徴とする請求項５ないし７のいずれかに記載の電源回路。

Images