JP2021510876A - 電子部品が安全に起動し終了するための電気回路 - Google Patents

Abstract

電子部品のために少なくとも１つの調整された動作電圧（Ｖ_ＤＤＩ）、基準電圧（Ｖ_ＢＧ）、およびリセット信号（ＮＲＳＴ）の安全な上昇および降下を保証するための電気回路であって、電気回路電圧基準回路（Ｘ_１）および電圧調整器（Ｘ_２）を備えており、電圧調整器（Ｘ_２）は、調整された動作電圧（Ｖ_ＤＤＩ）を提供し、電圧基準回路（Ｘ_１）は、電圧調整器（Ｘ_２）によって提供される調整された動作電圧（Ｖ_ＤＤＩ）の供給のため、電圧調整器（Ｘ_２）は、電圧基準回路（Ｘ_１）から基準電圧（Ｖ_ＢＧ）を受け取るように設けられていることを特徴とする。

Description

本発明は、電圧基準回路および電圧調整器を含む、電子部品のために少なくとも１つの調整された動作電圧、基準電圧、およびリセット信号の安全な上昇および降下を保証するための電気回路に関する。

特定用途向け集積回路（ＡＳＩＣ）には、機能を提供するために電圧を供給する必要がある。無電圧の非給電状態と給電状態との間でのそれぞれの移行時には、ＡＳＩＣの供給電圧が特定の範囲内にあるかどうかを確定できるようにするために、供給電圧が低すぎるか、または高すぎる場合に、ＡＳＩＣを、例えば、部分的または完全に停止することによって所定の安全な動作状態に移行できるように供給電圧を監視する必要がある。このようにして、供給電圧が低すぎるか、または高すぎることに起因するＡＳＩＣの誤動作を排除することができる。供給電圧を監視するためには、一般に基準電圧が必要とされ、電圧監視はＡＳＩＣの内部または外部で行うことができる。

特定の使用場面では、外部から供給される調整された供給電圧もなく、外部から供給される基準電圧もなく、利用可能な外部供給電圧と外部で利用可能な基準電圧とが目標値に達したことを示すリセット信号が外部から供給されることもないことがある。これは、例えば、電源ＡＳＩＣの場合である。この場合、外部から供給され、場合によっては未調整の供給電圧から１つの内部動作電圧もしくは複数の内部動作電圧をＡＳＩＣ自体において生成する必要がある。同じことが基準電圧およびリセット信号にも該当し、リセット信号は、内部で生成された基準電圧と内部で生成され調整された動作電圧とが目標値に達したことを示すものである。したがって、基準電圧およびリセット信号もＡＳＩＣ自体において生成する必要がある。

したがって、基準電圧は、一方では、ＡＳＩＣの内部動作電圧を所定の値に設定または調整するために必要とされる。他方では、基準電圧は、不足電圧および随意に過電圧についても内部動作電圧を監視するために必要とされる。分圧器によって分圧された動作電圧を基準電圧と比較して対応するリセット信号を生成する比較器によって電圧監視が定期的に実行される。

しかしながら、電圧基準回路およびリセット信号に関与する比較器自体がＡＳＩＣ内で生成される内部動作電圧に依存している。このような状況で、ＡＳＩＣにおいて生成される動作電圧は基準電圧に依存しており、基準電圧は、ＡＳＩＣにおいて提供される動作電圧に依存している。内部動作電圧のためのリセット信号の生成およびこれに関連したＡＳＩＣの安全な動作は動作電圧および基準電圧に依存している。これにより、相互依存性が生じ、一次電源の安全な起動および終了、ひいてはＡＳＩＣ全体の安全な起動および終了をも保証するためには非常に慎重な設計が必要となる。

不足電圧もしくは過電圧について内部動作電圧を監視する必要がある起動および終了がとりわけ重要であり、内部動作電圧は、通常は数マイクロ秒または数ミリ秒以内に生成または減衰する。このような動作状態においても電圧基準回路および比較器にはこの機能を提供するために動作電圧を供給する必要があり、電圧基準回路および比較器は所定の動作電圧レベルを超えてようやく正しく動作することができる。良好な動作電圧抑制率を達成するために、基準電圧が電圧基準回路の動作電圧を電圧調整器によって提供するためにも使用される場合、電圧基準回路が目標値に到達せずに低すぎる基準電圧を電圧調整器に提供し、この基準電圧に電圧調整器を調整する可能性があるので、電圧調整器および電圧基準回路は互いに起動を防止することができる。これにより、低すぎる内部動作電圧が設定されて電圧基準回路が最終的な目標値を達成することが永続的に妨げられる。別の危険性は、比較器が、低すぎる動作電圧を低すぎる基準電圧と比較し、これにより不足電圧が誤って検出されないか、または過電圧が誤って伝達され、ＡＳＩＣの他の回路部分に誤動作を引き起こす場合があることである。

残念ながら、実際には、システムの起動または終了時に生じる問題は、システムの複雑性のために回路シミュレータではしばしば見つからないことがわかっている。これらの問題は、関連するＡＳＩＣのエンジニアリング・サンプルが提供された場合にはじめて、特には偶然に明らかになることも多い。起動または終了時に異常状態をとるリセット信号、または互いに起動を防止する電圧調整器および電圧基準回路が、ＡＳＩＣの再設計が必要となる理由であることも多い。

ＡＳＩＣの安全な起動および終了のために、一次内部電源および一次基準電圧の安全な上昇および降下、ならびにＡＳＩＣインフラストラクチャに必要なこれらの２つの第１の要素が機能的に利用可能であることを示す一次リセット信号の生成は極めて重要である。なぜならば、始動または遮断プロセスにおけるＡＳＩＣインフラストラクチャの他の全ての要素（例えば、さらなる動作電圧およびこれらの動作電圧に関連するリセット信号、電圧および電流基準）をこれらの一次的な要素から導くことができるからである。

従来技術の古典的なアプローチによれば、電圧基準回路および比較器には、ツェナーダイオードおよびトランジスタによって提供される第１の未調整の動作電圧を供給することができ、基準電圧生成および動作電圧生成の上記相互依存性が取り除かれる。このようにして、起動時に低すぎる基準電圧によって動作電圧が低すぎる値に留まり、さらにこのような値により基準電圧が目標値未満に留まる可能性を防止することもできる。さらに不足電圧比較器を使用する場合には、基準電圧が目標値に到達したときにようやく比較器の出力信号が評価されることを保証する必要がある。これにより、動作電圧および基準電圧が低すぎる場合に比較器が不足電圧を誤って示すことが防止される。この目的のために、比較器の信号は、パワーオンリセット回路が電圧基準回路および比較器を動作させるために十分に高い電圧を確定した場合にはじめてＡＮＤゲートによって許可される。

従来技術によれば、バンドギャップ原理に基づくパワーオンリセット回路が使用され、この回路は、起動時もしくは終了時における未調整の第１の内部動作電圧が、いつ所定の目標値を超えるか、または目標値未満となるかを知らせるものである。このパワーオンリセットしきい値によって、利用可能な未調整の動作電圧が電圧基準回路および比較器を動作させるために十分であるかどうかについてのステートメントが可能となり、次に、比較器は、調整された内部動作電圧が不足電圧リセットしきい値を超えているかどうかについて正確なステートメントを行うことができる。

未調整の動作電圧は温度依存性であり、温度応答は一般にバンドギャップの温度応答と相関しないので、従来技術による実施形態では、直列のそれぞれの個別構成要素の温度応答を調整するか、または基準電圧の特定の大きさの不正確さを考慮する必要がある。さらに未調整の電圧は負荷電流に依存する。さらに、未調整の動作電圧に基づいて、温度応答に加えて基準電圧の不正確さがさらに生じる。なぜならば、電圧基準回路が有限の動作電圧抑制率（電源電圧変動除去比：ＰＳＲＲ）をもたらすからである。さらに、使用されるツェナーダイオードには一般に数μＡの強さの電流が流れる必要があり、ダイオードは、電流が変化したときにツェナー電圧がほんのわずかにしか変化しない特性曲線部分で動作する。待機モードで動作するＡＳＩＣでは、この追加の消費電力は、ツェナーダイオードおよびパワーオンリセット回路に破壊的な影響を及ぼす可能性がある。

したがって、本発明によれば、電子部品のために少なくとも１つの調整された動作電圧、基準電圧およびリセット信号の安全な上昇および降下を保証するための電気回路であって、電圧基準回路と電圧調整器とを備えており、電圧調整器は、調整された動作電圧を供給し、電圧基準回路は、電圧調整器から提供される調整された動作電圧の供給のため、電圧調整器は、電圧基準回路から基準電圧を受け取るように設けられていることを特徴とする。

発明の利点
本発明による回路は、電圧基準回路が、電圧調整器から提供される調整された動作電圧の供給を受け、電圧調整器は、給電を受ける電圧基準回路から基準電圧を受け取るという点で、より高い動作電圧抑制率が達成されるという利点を有する。それにもかかわらず、本発明によれば、電圧調整器と電圧基準回路とが相互に起動を妨げることができないことが保証されている。

さらに、本発明による回路は、消費電力が低くなるように、比較器および電圧基準回路に供給するための未調整の付加的な動作電圧を省略することを可能にする。

使用される比較器のリセット信号は、動作電圧が、比較器および電圧基準回路が安全に動作することができる程度に高い場合にのみ評価される。

さらに、本発明によれば、消費電力が低くなるように、別個のパワーオンリセット回路を省略することができる。

本発明によれば、電圧基準回路の起動と目標値の達成に必要な電圧値よりも低い電圧値への調整を行うことを電圧調整器が防止するように構成されている。このことは、電圧基準回路の基準電圧が起動時に低すぎる値をとり、この値が実際に電圧調整器の低すぎる動作電圧をもたらし、このような動作電圧が電圧基準回路のさらなる起動を妨げる場合にも保証されている。

電圧調整器によって提供される動作電圧が十分であり、これにより電圧基準回路が目標値に到達しており、比較器が安全に動作できることが保証される場合にようやく、電圧調整器によって提供された動作電圧は、電圧基準回路によって設定される基準電圧に対応して目標値に調整され、この場合にようやく比較器のリセット信号も評価または許可される。

特定の実施形態では、電気回路が、調整された動作電圧と基準電圧とを比較するために設けられた比較器をさらに含む。電気回路は、好ましくはＡＮＤゲートを含み、このＡＮＤゲートは、比較器の出力信号と、動作電圧が基準電圧を供給するために十分に高いかどうかを示す信号とを評価し、リセット信号を出力するために設けられている。これにより、調整された動作電圧および基準電圧だけでなく、調整された動作電圧および基準電圧を考慮して生成されるリセット信号も、本発明による電気回路によって出力することができる。

さらに有利には、電圧基準回路によって出力される信号の立ち下がりエッジを遅延させるためにタイミング素子が設けられている。このことは、動作電圧が小さく短時間に急変した場合にも、定義されているパワーオンリセットフェーズを実現することができるという利点を有する。

本発明のさらに有利な実施形態によれば、電圧基準回路はカレントミラーを備える。これにより、電圧基準回路に使用されるバイポーラトランジスタのためにベース電圧とコレクタ電流の両方に同じ動作点を設定することができる。

有利には、さらに電圧調整器もカレントミラーを含む。このことは、外部動作電圧が出力トランジスタのしきい値電圧よりも多く内部動作電圧の目標値を超えていない場合には、電圧調整器の出力トランジスタのゲートを起動時にまず外部動作電圧の値まで引き上げることができるという利点を有する。このようにして、内部動作電圧は起動時に外部動作電圧に追従することができる。

本発明の好ましい実施形態によれば、さらに電圧調整器は差動増幅器を含む。差動増幅器の出力に基づいて、出力トランジスタのゲートが出力段を介して設定され、これにより内部動作電圧の目標値が得られ、差動増幅器の差動対においてトランジスタのゲート間の入力差動電圧が０ボルトになる。

本発明による電気回路のさらに好ましい実施形態では、電圧調整器の差動増幅器は、動作電圧の下限を設定するための基準電圧に加えて第２および第３の基準変数を供給するために設けられた第２および第３の正の入力部を有する。このことは、内部動作電圧がこのようにして外部供給電圧に非常に近づくことができるという利点を有する。

本発明の有利なさらなる構成を従属請求項に明記され、説明に記載されている。

本発明の実施例を図面に基づいて以下に詳述する。

一次動作電圧、基準電圧、およびリセット信号を提供するための従来技術により既知の回路を示す図である。 一次動作電圧、基準電圧、およびリセット信号を提供するための本発明に係る回路の例示的な実施形態を示す図である。 本発明にしたがって使用することができる電圧基準回路および電圧調整器の例示的な実施形態を示す図である。 電圧監視のために本発明にしたがって使用することができる対称型比較器の例示的な実施形態を示す図である。 一次電圧供給のための本発明に係る基本セルの例示的な実施形態を示す図である。

以下では、接続もしくはネットワークにおけるＧＮＤに関連する電圧は、例えば、接続Ｖ_ＳＵＰのためにはＵ_ＶＳＵＰもしくはネットワークＶ_ＢＵのためにはＵ_ＶＢＵと呼び、または、代替的に、より良く理解するために時間依存性が強調されることが望ましい場合には、Ｕ_ＶＳＵＰ（ｔ）もしくはＵ_ＶＢＵ（ｔ）と呼ぶ。しかしながら、時間依存性は明示的に強調されていなくても原則として常に与えられている。

図１は、一次動作電圧、基準電圧およびリセット信号を供給するための従来技術により既知の回路を示しており、電圧基準回路Ｘ_１および比較器（簡略化のために１つの不足電圧比較器Ｘ_３のみが示されている。）に未調整の第１の動作電圧Ｕ_ＶＢＵが供給され、これにより基準電圧生成と動作電圧発生との相互依存性を排除することができる。このようにして、起動時に基準電圧Ｕ_ＶＢＧが低すぎることによって、動作電圧が低すぎる値に留まり、このような値によって基準電圧Ｕ_ＶＢＧが目標値未満に留まることを防止することができる。

未調整の第１の動作電圧動作電圧Ｕ_ＶＢＵは、図１に示すように、電流Ｉ_ｚが流れるツェナーダイオードＤ_１によってトランジスタＭ_１から供給できる。この場合、電流Ｉ_ｚは、抵抗Ｒ_１と、供給電圧Ｕ_ＶＳＵＰと、ツェナーダイオードＤ_１のツェナー電圧Ｕ_ｚとによって決定される。電圧Ｕ_ＶＢＵは、ツェナー電圧Ｕ_ｚ未満のトランジスタＭ_１のしきい値電圧の範囲にほぼ収まっている。

動作電圧Ｕ_ＶＢＵおよび基準電圧Ｕ_ＶＢＧが低すぎる場合に比較器Ｘ_３が誤って不足電圧を示さないことを防止するために、比較器Ｘ_３の出力信号は、基準電圧Ｕ_ＶＢＧが目標値に達した場合にようやく評価されることが保証されている必要がある。この目的のために、比較器Ｘ_３の信号は、パワーオンリセット回路Ｘ_５が電圧基準回路Ｘ_１および比較器Ｘ_３を動作させるために十分に高い電圧Ｕ_ＶＢＵを検出した場合にのみ、ＡＮＤゲートＸ_４によって許可される。

従来技術によれば、バンドギャップ原理に基づくパワーオンリセット回路が存在し、このパワーオンリセット回路は、起動時または終了時における未調整の第１の内部動作電圧Ｕ_ＶＢＵが、いつ所定の目標値を超えるか、または目標値未満となるかをほぼ正確に知らせる。このパワーオンリセットしきい値は、提供された未調整の動作電圧が電圧基準回路Ｘ_１および比較器Ｘ_３を動作させるために十分であるかどうかについて示すことができ、調整された内部動作電圧Ｕ_ＶＤＤＩが不足電圧リセットしきい値を超えているかどうかについて正確に示すことができる。

未調整の動作電圧Ｕ_ＶＢＵは温度依存性であり、温度応答は一般にバンドギャップの温度応答と相関しておらず、直列する個々の構成要素の温度応答を比較する必要があるか、または代替的には、基準電圧Ｕ_ＶＢＧの幾分大きい不正確さを考慮する必要がある。未調整の電圧Ｕ_ＶＢＵは負荷電流にも依存する。電圧基準回路Ｘ_１は有限の動作電圧抑制率（電源電圧変動除去比：ＰＳＲＲ）を有するので、未調整の動作電圧Ｕ_ＶＢＵは、温度応答に加えて、基準電圧Ｕ_ＶＢＧの付加的な不正確さをもたらす。

電流Ｉ_Ｄが変化する場合にツェナー電圧Ｕ_ｚがわずかにしか変化しない特性線Ｕ_ｚ（Ｉ_Ｄ）の部分でツェナーダイオードＤ_１が動作するようにツェナーダイオードＤ_１に電流Ｉ_Ｄを流す必要がある。この電流は、通常、数μＡの範囲内にある。待機モードで動作するＡＳＩＣでは、ツェナーダイオードおよびパワーオンリセット回路のための追加の消費電力は、破壊的に作用する場合がある。

図２は、一次動作電圧Ｕ_ＶＤＤＩ、基準電圧Ｕ_ＶＢＧ、および不足電圧リセット信号ＮＲＳＴを供給するための本発明に係る回路の例示的な実施形態を示す。電圧調整器Ｘ_２は供給電圧Ｕ_ＶＳＵＰの供給を受け、電圧基準回路Ｘ_１から基準電圧Ｕ_ＶＢＧを受け取り、電圧基準回路Ｘ_１は１次動作電圧Ｕ_ＶＤＤＩの供給を受ける。電圧基準回路Ｘ_１は、基準電圧Ｕ_ＶＢＧを供給するために、また不足電圧比較器Ｘ_３を動作させるために供給電圧Ｕ_ＶＤＤＩが十分に大きいかどうかを信号ＮＲＢＧを介して示す。電圧調整器Ｘ_２は、電圧基準回路Ｘ_１の起動と目標値への到達とに必要な電圧値よりも低い電圧値Ｕ_ＶＤＤＩへの調整を行うことが防止される。この場合、電圧基準回路Ｘ_１から電圧調整器Ｘ_２に延びる矢印で示されるように、電圧基準回路Ｘ_１のアナログ制御信号が電圧調整器Ｘ_２によって評価される。

図３は、本発明にしたがって使用可能な電圧基準回路と、本発明にしたがって使用可能な電圧調整器とを回路技術的に実現する例示的な実施形態を示す。電圧調整器Ｘ_２は、未調整の電圧Ｕ_ＶＳＵＰから動作電圧Ｕ_ＶＤＤＩを生成するように構成されており、電圧基準回路Ｘ_１と共に基準電圧Ｕ_ＶＢＧを生成するように構成されており、基準電圧Ｕ_ＶＢＧは、ＡＳＩＣの一次電源および基準電圧が安全に上昇および降下することを保証することができる。さらに、リセット信号ＮＲＢＧによって、基準電圧ＵＶＢＧを供給するため、不足電圧比較器Ｘ_３（図示しない）を動作させるために供給電圧Ｕ_ＶＤＤＩが十分に大きいかどうかが示される。図３の左側部分は、構成要素Ｃ_１、Ｍ_１〜Ｍ_１５、Ｑ_１〜Ｑ_７、およびＲ_４〜Ｒ_７からなる電圧基準回路Ｘ_１を示す。図３の右側には、構成要素Ｃ_２、Ｃ_３、Ｍ_１６〜Ｍ_３２、Ｑ_８、Ｑ_９およびＲ_８〜Ｒ_１０からなる電圧調整器Ｘ_２が示される。

図３の左側に示す電圧基準回路Ｘ_１は、既知のバンドギャップ原理にしたがって動作する。２つのバイポーラトランジスタＱ_３およびＱ_４は、異なるサイズ（Ｑ_３がＱ_４よりｎ倍大きいこと）と、抵抗器Ｒ_５によるＱ_３の電流負帰還とによって、異なる電流‐電圧特性Ｉ_Ｃ３（Ｕ_Ｂ）およびＩ_Ｃ４（Ｕ_Ｂ）を有する。Ｍ_６およびＭ_７からのカレントミラーに基づいて、バイポーラトランジスタＱ_３およびＱ_４の両方のためにベース電圧Ｕ_Ｂとコレクタ電流Ｉ_ｃ３およびＩ_ｃ４の両方が同じとなる動作点が設定される。この目的のためにＱ_３およびＱ_４のベース電圧Ｕ_Ｂは、Ｍ_８によって調整される。ベース電圧Ｕ_Ｂが低すぎる場合、Ｑ_３のコレクタ電流Ｉ_ｃ３は、ｎ倍だけ大きい面積によりＱ_４のそれよりも大きく、したがってＭ_８のゲートはトランジスタＭ_７によってプルアップされ、ベース電圧Ｕ_Ｂは再び上昇する。ベース電圧Ｕ_Ｂが高すぎる場合には、抵抗Ｒ_５によるＱ_３の電流負帰還によりコレクタ電流Ｉ_ｃ３がＱ_４のそれよりも低くなり、Ｍ_８のゲートがバイポーラトランジスタＱ_４によってプルダウンされ、ベース電圧ＵＢが再び低下する。Ｑ_３のベースエミッタ間電圧Ｕ_ＢＥ３は、ΔＵ_ＢＥ＝ｋＴ／ｑ×ｌｎ（ｎ）だけＱ_４のベースエミッタ間電圧Ｕ_ＢＥ４よりも低い。ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷、ｎはＱ_３／Ｑ_４のサイズ比を表す。電圧差ΔＵ_ＢＥは、抵抗Ｒ_５の選択と共に、Ｑ_３のコレクタ電流Ｉ_ｃ３もしくはＱ_４のコレクタ電流Ｉ_ｃ４と、Ｍ_６のドレイン−ソース電流Ｉ_ＤＳ６もしくはＭ_７のドレイン−ソース電流Ｉ_ＤＳ７を、Ｉ_ｃ３＝Ｉ_ｃ４＝Ｉ_ＤＳ６＝Ｉ_ＤＳ７＝Ｉ_ＰＴＡＴ＝Ｉ／Ｒ_２×ｋＴ／ｑ×ｌｎ（ｎ）、によって確定する。電流Ｉ_ＰＴＡＴは、正の温度係数を有し、絶対温度に比例する（ＰＴＡＴ：ｐｒｏｐｏｒｔｉｏｎａｌ ｔｏ ａｂｓｏｌｕｔｅ ｔｅｍｐｅｒａｔｕｒｅ）。しかしながら、同時に、バイポーラトランジスタＱ_３およびＱ_４のベース‐エミッタ間電圧もしくはベース電圧Ｕ_Ｂも温度依存性が強く、負の温度係数を有する。ベース‐エミッタ間電圧の温度曲線とコレクタ電流の温度曲線はいずれもほぼ直線的である。

Ｍ_１５により、電流Ｉ_ＰＴＡＴはＲ_４およびＱ_７を通じて流れ、Ｉ_Ｒ４＝Ｉ_ｃ７＝Ｉ_ＰＴＡＴであり、ここでＩ_Ｂ７については無視される。Ｑ_４とＱ_７とは等しく形成されているので、Ｉ_ｃ４＝Ｉ_ｃ７であることによりＩ_Ｂ７が無視されると、ベース‐エミッタ間電圧Ｕ_ＢＥ４＝Ｕ_ＢＥ７＝Ｕ_Ｂも同じとなる。抵抗Ｒ_７は、コレクタ電流Ｉ_ｃ７＝Ｉ_ＰＴＡＴが流れることにより生ずるＲ_７を介した電圧降下Ｕ_Ｒ７とベース‐エミッタ間電圧Ｕ_ＢＥ７との和が１次近似では温度に依存しない。合計電圧Ｕ_ＢＥ７＋Ｕ_Ｒ７は、「バンドギャップ電圧」とも呼ばれる。バンドギャップ電圧は、使用される半導体技術に関係なく、約１．２５ボルトである。このバンドギャップ電圧基準回路Ｘ_１は、電流０に対してもＩ_ｃ３＝Ｉ_ｃ４の条件が満たされるので、起動回路を必要とする。

図３の右側に示す電圧調整器Ｘ_２は、トランジスタＭ_１６〜Ｍ_２１で構成された差動増幅器と、出力トランジスタＭ_３２を駆動するためのＡＢモードのトランジスタＭ_２５〜Ｍ_２８で構成された出力段とからなる。差動増幅器は、トランジスタＱ_８から交差電流を取得し、トランジスタＱ_８のベースはＱ_２のベースに接続されており、トランジスタＱ_８は電源として動作する。したがって、トランジスタＭ_２０およびＭ_２１からなる差動対にも電圧基準回路の電流Ｉ_ＰＴＡＴが流れる。トランジスタＭ_２０のゲートは基準電圧Ｖ_ＢＧに結合されている。トランジスタＭ_２１のゲートは、抵抗Ｒ_８〜Ｒ_{１０からなる}分圧器によって分圧される内部動作電圧Ｕ_ＶＤＤＩに結合されており、差動増幅器の出力には、内部動作電圧の目標値、例えば２．５から５ボルトまでの目標値が生じ、トランジスタＭ_２０およびＭ_２１のゲート間の入力差動電圧が０ボルトになるように、出力段を介して出力トランジスタＭ_３２のゲートを設定する。

カスコードトランジスタＭ_１８およびＭ_１９は、好ましくは、これらのトランジスタの電圧クラスに対応するより高い入力電圧をＶ_ＳＵＰ接続部で可能にするために、高電圧トランジスタとして構成できる。同様の理由から、好ましくは差動増幅器カレントミラーのトランジスタＭ_１６およびＭ_１７も高電圧トランジスタとして構成できる。差動利得および動作電圧抑制率を増大させるためにカスコードトランジスタを使用することもこのカレントミラーにとって有利である。しかしながら、簡略化のため、図３では、カスコードトランジスタは、必要とされない箇所では全て省略されている。

トランジスタＭ_２５〜Ｍ_２８からなるＡＢ出力段は、Ｍ_２７のゲートによって差動増幅器出力部に接続されている。ＡＢ出力段は、電圧調整器の出力トランジスタＭ_３２のゲートを制御する。出力段のトランジスタおよび出力トランジスタは、Ｖ_ＳＵＰ接続部においてより高い入力電圧を可能にするために、好ましくは高電圧トランジスタとして構成できる。キャパシタＣ_２は、周波数応答を補正するために使用できる。キャパシタＣ_３は、電圧調整器のバックアップ容量または負荷容量として使用することができる。

電圧基準回路Ｘ_１および電圧調整器Ｘ_２を起動するためには、起動回路が必要である。外部から供給される未調整の動作電圧Ｕ_{ＶＳＵＰ（ｔ）}が十分に高くなると（この場合には約１ボルトの範囲で）すぐに、抵抗器Ｒ_４およびトランジスタＭ_２、Ｍ_４およびＱ_１を介して電流Ｉ_{ＤＳ４（Ｉ）}が流れ始める。トランジスタＭ_２は、ゲートの電圧Ｕ_{ＶＤＤＩ（ｔ）}が最初は０ボルトなので導通する。Ｍ_４およびＭ_５が同じ状態であり、Ｑ_１およびＱ_２が同じ状態である場合にＱ_２からＱ_５までおよびＱ_８およびＱ_９のベース電流を無視すると、トランジスタＭ_５およびＱ_２にも同じ電流が流れ、そこからＩ_{ＤＳ４（ｔ）}＝Ｉ_{ＤＳ５（ｔ）}となる。Ｑ_９のベースはＱ_２のベースに接続されているので、その電流は、トランジスタＱ_９およびＭ_２４を介してＭ_２２およびＭ_２３から形成されるカレントミラーにも流れ、カレントミラーは、Ｍ_３２のゲートを起動時にまず外部動作電圧Ｕ_{ＶＳＵＰ（Ｉ）}の値まで、Ｍ_３２のしきい値電圧よりも高い内部動作電圧の目標値を超えない限りは、引き上げる。トランジスタＭ_２４は、ゲート電位が抵抗Ｒ_４を介してＱ_１のベース‐エミッタ間電圧Ｕ_{ＢＥ１（ｔ）}とＭ_４のゲート‐ソース間電圧Ｕ_{ＧＳ４（ｔ）}との和まで引き上げられるので、導通する。したがって、内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}は、起動時にはまず外部動作電圧Ｕ_{ＶＳＵＰ（ｔ）}に追従し、Ｍ_３２のしきい値電圧だけ低減され、０ボルトから始まる。

Ｑ_８のベースはＱ_２のベースにも接続されているので、Ｍ_２０とＭ_２１とからなる差動対のトランジスタの１つが導通し始め、Ｍ_１６とＭ_１７とから形成されるカレントミラーが動作し始める程に内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}が高くなるとすぐに、Ｑ_９は、Ｑ_２と同じコレクタ電流を運び始める。トランジスタＭ_２０およびＭ_２１のゲートは差動対の入力部として、一方では、起動時の動作電圧Ｕ_{ＶＢＧ（ｔ）}に結合され、他方では、抵抗器Ｒ_５〜Ｒ_７からなる分圧器によって起動時に分圧される内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}に結合される。しかしながら、起動初期には内部動作電圧が低すぎるので、基準電圧Ｖ_ＢＧの目標値を最初に設定することができず、分圧された内部動作電圧もまだ目標値に達していない。したがって、これらの２つの電圧のうちのいずれが起動時の時間波形においてより高く、いずれの電圧曲線が差動増幅器の出力で生じるかを起動時にあらかじめ決定することはできない。さらなる手段がなければ、電圧基準回路が低すぎる基準電圧Ｖ_ＢＧを生成し、基準電圧Ｖ_ＢＧが低すぎる値に留まる危険性がある。なぜならば、起動時の内部動作電圧はより高い基準電圧を可能にすることができないからである。その結果、動作電圧はさらに上昇することができず、決して目標値に到達しないことになる。なぜならば、この考察では差動増幅器は小さすぎる基準電圧の値への調整を行うからである。

このとき、基準電圧Ｕ_{ＶＢＧ（ｔ）}は、トランジスタＱ_７のベース‐エミッタ電圧Ｕ_{ＢＥ７（ｔ）}と抵抗Ｒ_７を介した電圧降下Ｕ_{Ｒ７（ｔ）}との合計である。内部動作電圧が低すぎて基準電圧が目標値にまだ達していない場合には、Ｕ_{ＶＤＤＩ（ｔ）}は、起動時のさらなる時間波形において、トランジスタＱ_７のベース‐エミッタ間電圧Ｕ_{ＢＥ７（ｔ）}の実際値に、抵抗Ｒ_７を介した電圧降下Ｕ_{Ｒ７（ｔ）}の実際値と、電流源として動作するトランジスタＭ_１５のドレイン‐ソース飽和電圧Ｕ_{ＤＳ１５．ｓａｔ（ｔ）}の実際値とを加えたものよりも高くなる必要があるので、次の関係が生じる。
（１） Ｕ_{ＶＤＤＩ（ｔ）}＞Ｕ_{ＢＥ７（ｔ）}＋Ｕ_{Ｒ７（ｔ）}＋Ｕ_{ＤＳ１５．ｓａｔ（ｔ）}

内部動作電圧が、電圧基準回路の基準電圧の目標値に到達することを可能にするために十分でない場合には、ベース電圧Ｕ_Ｂ（ｔ）も低すぎることとなり、トランジスタＭ_８のゲート電位は、上述の電圧基準回路Ｘ_１の制御特性により引き上げられる。基準電圧が確実に上昇できるようにするためには、前述の条件（１）に加えて、内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}が起動時にＭ_８のゲート電圧のさらなる上昇を可能にすることが保証されている必要がある。このことから、Ｕ_{ＶＤＤＩ（ｔ）}は、起動時のさらなる時間波形において、ベース電圧Ｕ_Ｂ（ｔ）の実際値に、トランジスタＱ_８のゲート‐ソース電圧Ｕ_{ＧＳ８（ｔ）}の実際値と、電流源として働くトランジスタＭ_７のドレイン‐ソース飽和電圧Ｕ_{ＤＳ７．ｓａｔ（ｔ）}の実際値とを加えたものよりも高くなる必要があることが導かれるので、次のようになる。
（２） Ｕ_{ＶＤＤＩ（ｔ）}＞Ｕ_Ｂ（ｔ）＋Ｕ_{ＧＳ８（ｔ）}＋Ｕ_{ＤＳ７．ｓａｔ（ｔ）}

差動増幅器の起動時の２つの入力電圧、すなわち基準電圧Ｕ_{ＶＢＧ（ｔ）}および分圧された内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}が、差動増幅器に出力トランジスタＭ_３２のゲートを起動時に意図せずにプルダウンさせることを防止するために、Ｍ_３２のゲートのＡＢ出力段がプルダウンできる電圧値がトランジスタＭ_２９〜Ｍ_３１によって下方に制限され、これにより前述の不等式（１）および（２）が常に満たされる。ＡＢ出力段は、トランジスタＭ_２８〜Ｍ_３１が導通している場合にしかＭ_３２のゲートをプルダウンすることができない。したがって、トランジスタＭ_２９のソース端子は、常にトランジスタＭ_３０およびＭ_３１のしきい値電圧Ｕ_ＴＨ３０もしくはＵ_ＴＨ３１だけトランジスタＭ_３０もしくはＭ_３１の２つのゲート電圧Ｕ_{Ｇ３０（ｔ）}もしくはＵ_{Ｇ３１（ｔ）}のうちの高い方を超えている。したがって、出力トランジスタＭ_３２のゲートを、Ｍ_２９のしきい値電圧Ｕ_ＴＨ２９、Ｍ_３０もしくはＭ_３１のしきい値電圧Ｕ_ＴＨ３０もしくはＵ_ＴＨ３１、およびＭ_３０もしくはＭ_３１の２つのゲート電圧Ｕ_{Ｇ３０（ｔ）}もしくはＵ_{Ｇ３１（ｔ）}のうちの高い方の合計よりも低くすることはできず、Ｕ_{Ｇ３２（ｔ）}≧Ｕ_ＴＨ２９＋ｍａｘ（Ｕ_{Ｇ３０（ｔ）}＋Ｕ_ＴＨ３０；Ｕ_{Ｇ３１（ｔ）}＋Ｕ_ＴＨ３１）、が成り立つ。これにより、電圧調整器が内部動作電圧を調整することができる下限が生じる。トランジスタＭ_２９およびＭ_３２のしきい値電圧と、トランジスタＭ_３０およびＭ_３１のしきい値電圧とがほぼ同じであると仮定すると、下限は、Ｍ_３０もしくはＭ_３１の２つのゲート電圧Ｕ_{Ｇ３０（ｔ）}もしくはＵ_{Ｇ３１（ｔ）}のうちの高い方をＰＭＯＳトランジスタのしきい値電圧Ｕ_ＴＨＰだけ超えるので、次が成り立つ。
（３） Ｕ_{ＶＤＤＩ（ｔ）}＞Ｕ_{Ｇ３０（ｔ）}＋Ｕ_ＴＨＰ
および
（４） Ｕ_{ＶＤＤＩ（ｔ）}＞Ｕ_{Ｇ３１（ｔ）}＋Ｕ_ＴＨＰ

電圧Ｕ_{Ｇ３１（ｔ）}は、Ｕ_{ＢＥ７（ｔ）}とＵ_{Ｒ７（ｔ）}との合計である。寸法決めが適切な場合、Ｍ_３１のしきい値電圧Ｕ_ＴＨＰは、Ｍ_１５のドレイン‐ソース飽和電圧Ｕ_{ＤＳ１５．ｓａｔ（ｔ）}よりも高い。したがって、不等式（１）は常に満たされる。

電圧Ｕ_{Ｇ３０（ｔ）}は、Ｕ_{ＢＥ６（ｔ）}とＵ_{ＧＳＩ０（ｔ）}との合計である。Ｍ_８およびＭ_１０ならびにＱ_２およびＱ_６の状態が同じであり、Ｑ_２〜Ｑ_５、Ｑ_８およびＱ_９のベース電流、ならびに電流Ｉ_ＤＳ５を無視した場合、Ｍ_８およびＱ_２と同じ電流Ｉ_ＰＴＡＴがＱ_６およびＭ_１０に流れ、Ｕ_{Ｇ３０（ｔ）}はＵ_{ＧＳ８（ｔ）}＋Ｕ_Ｂ（ｔ）の合計に対応する。Ｉ_ＤＳ５＜Ｉ_ＰＴＡＴが全ての温度範囲にわたって適用される場合、Ｉ_ＤＳ５を無視することは寸法決めが適切な場合には許容される。ベース電圧Ｕ_Ｂ（ｔ）はＱ_２のベース‐エミッタ間電圧Ｕ_{ＢＥ２（ｔ）}に等しく、Ｑ_２のコレクタはＭ_８から電流を受け取る。適切な寸法では、Ｍ_３０のしきい値電圧Ｕ_ＴＨＰは、Ｍ_７のドレイン‐ソース飽和電圧Ｕ_{ＤＳ７．ｓａｔ（ｔ）}よりも高い。したがって、不等式（２）は常に満たされる。不等式（１）および（２）を満たすことにより、電圧基準回路Ｘ_１が常に起動できることが保証される。

トランジスタＭ_１〜Ｍ_３の寸法決めが適切な場合には、抵抗器Ｒ_４を介してＶ_ＳＵＰ接続部から流れる電流が、トランジスタＭ_２、Ｍ_４、Ｍ_５、Ｑ_１およびＱ_２を介してＧＮＤに完全に誘導されるのではなく、起動が十分に進行し、内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}が値Ｕ_{ＧＳ４（ｔ）}＋Ｕ_{ＢＥＩ（ｔ）}にほぼ到達するとすぐに部分的に内部動作電圧が供給される。なぜならば、この場合、Ｍ_３の導通およびＭ_２の遮断が始まるからである。Ｍ_２およびＭ_３を流れる電流の比は係数αを用いて設定することができる。これは、低い待機消費電力のために特に有益である。

内部動作電圧Ｕ_ＶＤＤＩは、不足電圧および過電圧について監視することができる。この目的のために、分圧器によって分圧された動作電圧は、対応する不足電圧および過電圧リセット信号を生成するために比較器によって基準電圧と比較できる。動作電圧Ｕ_ＶＤＤＩまたは基準電圧Ｕ_ＶＢＧが低すぎる場合に比較器が誤ったリセット信号を生成することを防止するために、内部動作電圧Ｕ_ＶＤＤＩが、比較器の機能を可能にするために十分に大きく、基準電圧Ｕ_ＶＢＧが目標値に達した場合にのみ比較器の出力信号が起動時、終了時、および通常の動作時にも評価されることを保証しなければならない。この目的のために、電圧基準回路は第１のリセット信号ＮＲＢＧを生成し、この信号は、これらの２つの条件が満たされた場合には論理ハイレベルをとり、２つの条件のうちの１つが満たされていない場合には論理ローレベルをとる。

内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}が起動または終了時に低く、基準電圧Ｕ_{ＶＢＧ（ｔ）}が目標値に達することができない場合には、電流源として動作するトランジスタＭ_７およびＭ_１５のうちの少なくとも一方は、Ｍ_８のゲートもしくは抵抗器Ｒ_７の上方の接続部を動作電圧Ｕ_{ＶＤＤＩ（ｔ）}にかなり近づけ、２つのソース‐ドレイン電圧Ｕ_{ＳＤ７（ｔ）}もしくはＵ_{ＳＤ１５（ｔ）}の少なくとも一方は、ほぼ０ボルトである。２つのソース‐ドレイン電圧のいずれが低いかは、とりわけ、トランジスタＭ_８のしきい値電圧に依存する。

基準電圧Ｕ_{ＶＢＧ（ｔ）}が目標値に達した場合にようやく２つのトランジスタ電流源Ｍ_７およびＭ_１５が飽和状態で動作し、ソース‐ドレイン飽和電圧Ｓ_{Ｄ７．ｓａｔ（ｔ）}よりも大きい正のソース‐ドレイン電圧Ｕ_{ＳＤ７（ｔ）}もしくはＵ_{ＳＤＩ５（ｔ）}が両方で確立される。

Ｍ_８およびＭ_１０、ならびにＱ_２およびＱ_６が同じ特性を有し、Ｑ_２〜Ｑ_５、Ｑ_８、およびＱ_９のベース電流および電流Ｉ_ＤＳ５を無視すると、Ｑ_６およびＭ_１０にはＭ_８およびＱ_２と同じ電流Ｉ_ＰＴＡＴが流れるので、Ｍ_９のソース‐ドレイン電圧Ｕ_{ＳＤ９（ｔ）}はＭ_７のソース‐ドレイン電圧Ｕ_{ＳＤ７（ｔ）}に相当する。

トランジスタＭ_９およびＭ_１５の２つのソース‐ドレイン電圧Ｕ_{ＳＤ９（ｔ）}およびＵ_{ＳＤＩ５（ｔ）}が２つのトランジスタＭ_１２およびＭ_１３のしきい値電圧Ｕ_ＴＨＰよりも高く、寸法決めが適切な場合、したがってソース‐ドレイン飽和電圧Ｕ_{ＳＤ９．ｓａｔ（ｔ）}もしくはＵ_{ＳＤ１５．ｓａｔ（ｔ）}よりも高い場合、これらを制御し、トランジスタＭ_１４は、ゲートがトランジスタＭ_６のゲートに接続されているので、電流源としての機能により電流Ｉ_ＰＴＡＴを供給することができ、この電流は、抵抗Ｒ_６の寸法決めが適切な場合にはシュミット‐トリガＸ_６の入力が動作電圧Ｕ_{ＶＤＤＩ（ｔ）}の方へ引き出され、これにより出力ＮＲＢＧには高いレベルが設定され、これは、基準電圧Ｕ_{ＶＢＧ（ｔ）}が目標値に達するために内部動作電圧Ｕ_{ＶＤＤＩ（ｔ）}が十分に高いことを示すものである。

内部動作電圧Ｕ_ＶＤＤＩは、トランジスタＭ_１２のしきい値電圧Ｕ_ＴＨＩ２、トランジスタＭ_１０のゲート‐ソース電圧Ｕ_ＧＳ１０、およびトランジスタＱ_６のベース‐エミッタ間電圧Ｕ_ＢＥ６の合計よりも高く、すなわち、一般に、ＰＭＯＳトランジスタのしきい値電圧Ｕ_ＴＨＰ、ＮＭＯＳトランジスタのしきい値電圧Ｕ_ＴＨＮ、およびバイポーラトランジスタのベース‐エミッタ間電圧Ｕ_ＢＥの合計よりも高く、これにより、次のようになる。
（５） Ｕ_ＶＤＤＩ＞Ｕ_ＴＨＰ＋Ｕ_ＴＨＮ＋Ｕ_ＢＥ （ＮＲＢＧ＝１の場合）

内部動作電圧Ｕ_ＶＤＤＩが急激に上昇した場合に、シュミットトリガＸ_６の入力を、低レベルから高レベルへの出力部の信号変化に対してスイッチングしきい値未満に確実に保つために、キャパシタＣ_１はＭ_１１のゲートを上方に引き上げることができ、トランジスタＭ_１１を介してトランジスタＭ_１４の動的ソース‐ドレイン電流を誘導することができ、寸法決めが適切な場合にシュミット‐トリガＸ_６の出力部における不都合な高レベルを防止する。

図４は、電圧監視のために本発明にしたがって使用することができる対称型比較器Ｘ_３の実施形態を示し、この比較器はシュミット‐トリガＸ_６に接続されており、シュミット‐トリガＸ_６はＡＮＤゲートＸ_４の上流側に接続されている。このような比較器を機能させるためには、内部動作電圧Ｕ_ＶＤＤＩは、少なくとも、トランジスタＭ_３４のしきい値電圧Ｕ_ＴＨ３４、トランジスタＭ_３７のドレイン‐ソース飽和電圧Ｕ_{ＤＳ３７．ｓａｔ}、およびバイポーラトランジスタＱ_１０の飽和電圧Ｕ_{ＣＥ１０．ｓａｔ}の合計と同じ大きさである必要がある。すなわち、一般に、ＰＭＯＳトランジスタのしきい値電圧Ｕ_ＴＨＰ、ＮＭＯＳトランジスタのドレイン‐ソース飽和電圧Ｕ_{ＤＳＮ．ｓａｔ}、およびバイポーラトランジスタの飽和電圧Ｕ_{ＣＥ．ｓａｔ}の合計よりも高い必要があり、これにより、以下の関係が生じる。
（６） Ｕ_ＶＤＤＩ＞Ｕ_ＴＨＰ＋Ｕ_{ＤＳＮ．ｓａｔ}＋Ｕ_{ＣＥ．ｓａｔ}

ＭＯＳトランジスタのドレイン−ソース飽和電圧Ｕ_{ＤＳ．ｓａｔ}が一般にしきい値電圧Ｕ_ＴＨよりも低く、すなわちＵ_{ＤＳＮ．ｓａｔ}＜Ｕ_ＴＨＮであり、バイポーラトランジスタの飽和電圧Ｕ_{ＣＥ．ｓａｔ}がベースエミッタ電圧Ｕ_ＢＥより低い、すなわちＵ_{ＣＥ．ｓａｔ}＜Ｕ_ＢＥであると仮定すると、上記の不等式（６）はＮＲＢＧ＝１に対して常に満たされるので、図４の対称型比較器の機能が保証される。

この考察は、図４の対称型比較器の構成要素Ｍ_３４、Ｍ_３５、Ｍ_３７、Ｍ_３８、およびＱ_１０に、図３の電圧基準回路Ｘ_１の構成要素Ｍ_１２、Ｍ_１０、およびＱ_６を流れる電流以下の電流が流れる場合にのみ有効であることに留意されたい。これは、図４の対称型比較器Ｘ３の場合である。なぜならば、この比較器のトランジスタＱ_１０には、電圧基準回路Ｘ_１のトランジスタＱ_６と同じ電流Ｉ_ＰＴＡＴが流れるからである。

比較器Ｘ_３は、接続部Ｖ_ＢＧもしくはＶ_ＭＯＮにおける入力電圧の少なくとも１つが、トランジスタＭ_３７もしくはＭ_３８のしきい値電圧Ｕ_ＴＨ３７もしくはＵ_ＴＨ３８とバイポーラトランジスタＱ_１０の飽和電圧Ｕ_{ＣＥ１０．ｓａｔ}との合計よりも大きい場合、すなわち、一般に、ＮＭＯＳトランジスタのしきい値電圧Ｕ_ＴＨＮとバイポーラトランジスタの飽和電圧Ｕ_{ＣＥ．ｓａｔ}との合計よりも大きい場合に、有効な出力信号を供給することができるので、次のようになる。
（７） ｍｉｎ（Ｕ_ＶＢＧ；Ｕ_ＶＭＯＮ）＞Ｕ_ＴＨＮ＋Ｕ_{ＣＥ．ｓａｔ}

ＮＭＯＳトランジスタＭ_３７およびＭ_３８を適切に選択し、Ｕ_ＶＢＧ＝１．２５ボルトの基準電圧である場合に、不等式（７）を容易に満たすことができる。

図４の比較器Ｘ_３の下流側に接続されたＡＮＤゲートＸ_４では、内部動作電圧Ｕ_ＶＤＤＩが高く、比較器が動作することができ、基準電圧Ｕ_ＶＢＧが目標値に達した場合、すなわち、不等式（６）および（７）の両方が満たされた場合にようやくシュミット‐トリガＸ_６の出力信号が評価されるという効果をもたらす。

図５には、一次電源のための本発明に係る基本セルの例示的な実施形態が示されており、この基本セルによって、接続部Ｖ_ＤＤＩにおける一次動作電圧、接続部Ｖ_ＲＥＦにおける一次基準電圧、接続部Ｉ_ＲＥＦにおける一次基準電流、および接続部ＮＲＳＴにおける一次リセット信号が不足電圧または過電圧を示すために供給される。基本セルには、未調整の電圧源からＶ_ＳＵＰ接続部を介して給電できる。有利には、利用可能な動作電圧Ｖ_ＤＤＩおよび基準電圧Ｖ_ＲＥＦは、制御信号ＳＥＴ＿ＶＤＤＩ［１：０］もしくはＳＥＴ＿ＶＲＥＦ［１：０］を使用して、例えば、Ｕ_ＶＤＤＩ＝５．０Ｖ／４．５Ｖ／３．３Ｖ／２．５ＶおよびＵ_ＶＲＥＦ＝１．２５Ｖ／１．２Ｖ／１．０Ｖ／０．８Ｖで構成することができる。基本セルに設けられた接続部ＴＲＩＭ＿ＴＫ［５：０］、ＴＲＩＭ＿ＶＲＥＦ［５：０］、およびＴＲＩＭ＿ＩＲＥＦ［５：０］によって整合機能も付与されている。

原則として、本発明に係る原理が与えられている場合には、電圧基準回路Ｘ_１および電圧調整器Ｘ_２に対して異なる接続形態を選択することもでき、これにより、電圧基準回路Ｘ_１の起動を可能にするために必要とされる電圧よりも低い電圧に電圧調整器Ｘ_２が調整することが防止される。

このような介入は、必ずしも電圧調整器Ｘ_２の出力段で行う必要はないので、基準電圧Ｖ_ＢＧに加えて、動作電圧の下限を設定する第２および第３の基準変数を電圧調整器Ｘ_２に供給するために、電圧調整器Ｘ_２の差動増幅器に第２および第３の正の入力部を追加することも可能である。このために、例えば、前述の不等式の右側の電圧値は、抵抗器Ｒ_８〜Ｒ_１０によって分圧される動作電圧と同じ比率で回路技術的に分圧され、次に、これらの追加の入力部に供給される。電圧調整器Ｘ_２の差動増幅器に介入が行われる場合には、ＮＭＯＳ出力トランジスタＭ_３２の代わりにＰＭＯＳ出力トランジスタを使用することもできる。したがって、内部動作電圧Ｕ_ＶＤＤＩは、外部供給電圧Ｕ_ＶＳＵＰに非常に近づくことができる。

差動増幅器または出力段に介入する代わりに、電圧調整器Ｘ_２に第２の出力トランジスタを使用することも可能であり、この出力トランジスタのゲートは差動増幅器によって全く影響されず、その代わりに、ＰＭＯＳトランジスタのしきい値電圧Ｕ_ＴＨＮおよびＮＭＯＳトランジスタのしきい値電圧Ｕ_ＴＨＮを加えた２つの電圧Ｕ_Ｇ３０またはＵ_Ｇ３１のうちの高い方に引き上げられる。この場合、２つの前述の不等式（３）および（４）を満たすこともできる。

出力段、特にＡＢ出力段は、電圧調整器Ｘ_２に必ずしも必要ではない。図３のトランジスタＭ_１９のソース端子とトランジスタＭ_２１のドレイン端子との間にトランジスタＭ_３０およびＭ_３１が挿入された場合、差動増幅器の出力部における低い方の電圧値は、不等式（３）および（４）にしたがって制限される。この場合、出力トランジスタＭ_３２は、ゲート端子によって差動増幅器の出力部に直接に接続され、カスコードトランジスタＭ_１８およびＭ_１９は、同様にゲート端子に接続される。

原則として、電圧基準回路Ｘ_１のために任意のあらゆる接続形態を選択することができる。不等式（１）および（２）にしたがって、この回路が起動を可能にするために満たす必要がある条件を決定する必要がある。

動作電圧抑制率を高めるために、Ｍ_６、Ｍ_７、Ｍ_９およびＭ_１４〜Ｍ_１７、ならびにＱ_３およびＱ_４にカスコードトランジスタを使用することができるが、これらは図には示されていない。

電圧基準回路Ｘ_１の消費電力は、１桁のμＡの範囲とすることができるので、数１０〜１００ｋΩの範囲の直列抵抗を有するＲＣフィルタを、電圧基準回路の動作電圧のための入力フィルタとして使用してもよい。

タイミング要素は、動作電圧が小さく短時間に急変した場合にも定義されているパワーオンリセットフェーズを実現するために、ＮＲＢＧ信号の立ち下がりエッジを遅延させることができる。

Claims (15)

1. リセット信号（ＮＲＳＴ）の異常状態を防止することにより、電子部品のために少なくとも１つの調整された動作電圧（Ｖ_ＤＤＩ）、基準電圧（Ｖ_ＢＧ）およびリセット信号（ＮＲＳＴ）の安全な上昇および降下を保証するための電気回路であって、
   電圧基準回路（Ｘ_１）と電圧調整器（Ｘ_２）とを備え、
   前記電圧調整器（Ｘ_２）は、調整された動作電圧（Ｖ_ＤＤＩ）を提供するため、前記電圧基準回路（Ｘ_１）は、前記電圧調整器（Ｘ_２）により提供される調整された動作電圧（Ｖ_ＤＤＩ）の供給のため、前記電圧調整器（Ｘ_２）は、前記電圧基準回路（Ｘ_１）から基準電圧（Ｖ_ＢＧ）を受け取るために設けられていることを特徴とする電気回路。
2. 請求項１に記載の電気回路であって、前記電圧基準回路（Ｘ_１）の制御信号によって、前記電圧調整器（Ｘ_２）の出力電圧（Ｖ_ＤＤＩ）が起動時に低すぎることが防止される、電気回路。
3. 請求項１または請求項２に記載の電気回路であって、前記電圧調整器（Ｘ_２）は、前記電圧基準回路（Ｘ_１）のアナログ制御信号を評価するように構成されている、電気回路。
4. 請求項１から３までのいずれか１項に記載の電気回路であって、当該調整された動作電圧（Ｕ_ＶＤＤＩ）と前記基準電圧（Ｕ_ＶＢＧ）とを比較するように構成された比較器（Ｘ_３）をさらに備える電気回路。
5. 請求項４に記載の電気回路であって、
   ＡＮＤゲート（Ｘ_４）をさらに備え、
   前記ＡＮＤゲート（Ｘ_４）は、前記基準電圧（Ｕ_ＶＢＧ）を供給するために、前記電圧基準回路から出力されて前記動作電圧（Ｕ_ＶＤＤＩ）が十分に高いかどうかを示す信号（ＮＲＢＧ）と、前記比較器（Ｘ_３）の出力信号とを評価して、リセット信号（ＮＲＳＴ）を出力するためのものであり、
   当該調整された動作電圧（Ｕ_ＶＤＤＩ）および前記基準電圧（Ｕ_ＶＢＧ）を考慮して前記リセット信号（ＮＲＳＴ）が生成される、電気回路。
6. 請求項５に記載の電気回路であって、前記電圧基準回路によって出力された前記信号（ＮＲＢＧ）の立ち下がりエッジを遅延させるタイミング素子を備える電気回路。
7. 請求項１から６までのいずれかに記載の電気回路であって、当該調整された動作電圧（Ｕ_ＶＤＤＩ）が分圧器（Ｒ_２、Ｒ_３）によって分圧される、電気回路。
8. 請求項１から７までのいずれかに記載の電気回路であって、前記電圧基準回路（Ｘ_１）は、前記電圧基準回路（Ｘ_１）に設けられたトランジスタ（Ｑ_３、Ｑ_４）の動作点を設定するためのカレントミラー（Ｍ_６、Ｍ_７）を含む、電気回路。
9. 請求項１から８までのいずれかに記載の電気回路であって、前記電圧調整器（Ｘ_２）はカレントミラー（Ｍ_２２、Ｍ_２３）を含み、該カレントミラーによって、前記内部動作電圧が起動時に前記外部動作電圧に追従する、電気回路。
10. 請求項１から９までのいずれかに記載の電気回路であって、前記電圧調整器（Ｘ_２）は、前記内部動作電圧（Ｖ_ＤＤＩ）の目標値を設定するために差動増幅器（Ｍ_１６、Ｍ_１７、Ｍ_１８、Ｍ_１９、Ｍ_２０、Ｍ_２１）を含む、電気回路。
11. 請求項１０に記載の電気回路であって、前記電圧調整器（Ｘ_２）の当該差動増幅器は、前記動作電圧（Ｖ_ＤＤＩ）の下限を設定するための基準電圧（Ｕ_ＶＢＧ）に加えて、第２および第３の基準変数を供給するために設けられた第２および第３の正の入力値を有する、電気回路。
12. 請求項１１に記載の電気回路であって、前記第２および第３の正の入力値は、前記電圧基準回路を起動して目標値に到達させるために必要な電圧値よりも低い電圧値に調整することを前記電圧調整器に防止させるために設けられている、電気回路。
13. 請求項１から１２までのいずれかに記載の電気回路であって、前記差動増幅器の２つの入力電圧（Ｖ_ＢＧ、Ｖ_ＤＤＩ）によって起動時に出力トランジスタ（Ｍ_３２）のゲートがプルダウンされることを防止するために、ＡＢ出力段が出力トランジスタ（Ｍ_３２）のゲートをプルダウンできる電圧値の制限がトランジスタ（Ｍ_２９、Ｍ_３０、Ｍ_３１）によって設けられている、電気回路。
14. 請求項１から１３までのいずれか１項に記載の電気回路であって、前記電圧調整器（Ｘ_２）に第２の出力トランジスタが設けられている電気回路。
15. 請求項１から１４までのいずれか１項に記載の電気回路であって、前記電圧調整器（Ｘ_２）は、前記電圧基準回路（Ｘ_１）の起動に必要な電圧値よりも低い電圧値への調整を防止するように設けられている、電気回路。

Images