JP4921433B2 - 保護機能付きdc−dcコンバータ - Google Patents
保護機能付きdc−dcコンバータ Download PDFInfo
- Publication number
- JP4921433B2 JP4921433B2 JP2008185678A JP2008185678A JP4921433B2 JP 4921433 B2 JP4921433 B2 JP 4921433B2 JP 2008185678 A JP2008185678 A JP 2008185678A JP 2008185678 A JP2008185678 A JP 2008185678A JP 4921433 B2 JP4921433 B2 JP 4921433B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
(1)まず、出力負荷の前段に抵抗を追加し、その抵抗に流れる電流による電圧降下を監視して過電流を検出し、過電流が検出された場合に保護動作に入る方法がある。この方法は一般的によく使われている方法である(従来技術1という)。
図7において、101は基準電圧(周知の基準電圧発生回路からの基準電圧)、102は差動アンプ(エラー増幅器)、103は三角波発生回路、104はPWMコンパレータ、105は信号バッファ制御回路、106はスイッチオン検出回路、107はタイマ回路、108は負荷である。また、SW1は主スイッチ、R1およびR2は抵抗、D1はダイオード、L1はインダクタンス、C1およびC2は容量である。A〜Hは回路点(またはその回路点の信号)を示している。
請求項1記載の発明の目的は、電源投入時などの入力電圧の立ち上り時における保護の誤動作を防止することを目的としている。
請求項1記載の発明は、入力電源と、該入力電源と出力端子との間に接続されたオンオフ可能な主スイッチと、抵抗分割回路と、一方の入力端子に基準電圧が入力され、他方の入力端子に前記抵抗分割回路によって分割された電圧が入力される差動アンプ兼コンパレータと、前記出力端子からの出力電圧または前記入力電源からの入力電圧のいずれか一方を前記抵抗分割回路に与える切替回路と、一方の入力端子に前記差動アンプ兼コンパレータの出力が接続され、他方の入力端子に三角波発生回路の出力がそれぞれ接続されたPWMコンパレータと、該PWMコンパレータの出力に接続され、前記主スイッチにオンオフを制御する信号を出力する制御回路と、前記入力電源の電圧が所定の電圧以下の場合に前記切替回路により前記入力電源からの入力電圧を前記抵抗分割回路に与え、前記入力電源の電圧が所定の電圧を超えた場合に前記切替回路により前記出力端子からの出力電圧を前記抵抗分割回路に与える手段とを有することを特徴とする。
一定時間経過後に切り替え回路により前記入力電圧が前記抵抗分割回路に与えられている状態から前記出力電圧が前記抵抗分割回路に与えられている状態に前記切り替え回路を切り替えると共に、該入力電圧が出力設定電圧より高いか否かを判断し、前記入力電圧が出力設定電圧より低い場合は前記通常動作状態に戻して前記主スイッチをオンした状態で前記入力電圧をそのまま出力させ、前記入力電圧が前記出力設定電圧を超えた場合に前記主スイッチをオフする手段を有することを特徴とする。
請求項1記載の発明によれば、電源投入時に入力電圧を検出する状態にしてスタンバイ状態を保ち、入力電圧が出力設定電圧を超えた時点で通常の動作に切り替えるようにしているので、入力電圧の立ち上り時における保護の誤動作を防止することが可能になる。
(第1の実施例)
図1は、図7に説明した従来のDC−DCコンバータを基本にして構成した本発明の第1の実施例を説明するための回路図である。図2は、本発明の第1の実施例の電源投入時のタイミングチャート例を示す図である。
電源投入リセット信号回路1、フリップフロップ2、切替回路3、周知の基準電圧発生回路、差動アンプ兼コンパレータ5、スイッチオン検出回路9、タイマ回路10、インバータ12、抵抗R1、R2は、三角波発生回路6、PWMコンパレータ7、信号バッファ制御回路8、主スイッチSW1からなるPWM制御の降圧型DC−DCコンバータの保護回路を構成し、主スイッチSW1のオン状態が一定時間保持された場合に過電流等による回路の破壊から回路を保護する機能を有する。
また、上記実施例の回路では三角波発生回路を用いた例を示したが、必ずしも厳密な意味での三角波発生回路である必要はなく、例えば、所定の信号レベルとの比較結果に基づいて主スイッチのオンオフ比(デューティー比)を制御することができる一定の周波数発生回路であれば如何なるものであってもよい。本明細書ではこれらの周波数発生回路を含めて三角波発生回路と呼ぶことにする。
図3は、本発明の第2の実施例を説明するための回路図である。また、図4は、本発明の第2の実施例のタイミングチャート例を示す図である。
UVLO回路21、動作制御回路22、切替回路23、周知の基準電圧発生回路、差動アンプ兼コンパレータ25、スイッチオン検出回路9、タイマ回路10は、三角波発生回路26、PWMコンパレータ27、信号バッファ制御回路30、主スイッチSW1からなるPWM制御の降圧型DC−DCコンバータの保護回路を構成している。
ここで、この保護回路は、保護動作の後、出力を一時的に停止して入力電圧が出力設定電圧以下の場合は、入力電圧が出力設定電圧以下になった状態である擬似的な保護検出状態と判断し、保護回路を動作させずに通常動作状態に戻してスイッチをオンした状態で入力電圧をそのまま出力し、入力電圧が出力設定電圧を超える場合は過電流状態である真性の保護検出状態と判断し、保護回路を動作させて出力を停止したままで保持する機能を有する。
なお、ここで、UVLO(アンダーボルテージロックアウト)回路21とは、特定の設定電圧以下で回路動作を停止させて、不確定状態における誤動作を防止する機能を有する回路をいう。
図5は、本発明の第3の実施例を説明するための図である。また、図6は、該第3の実施例のタイミングチャートを示す図である。
2:フリップフロップ、
3:切替回路、
4:基準電圧、
5:差動アンプ兼コンパレータ、
6:三角波発生回路、
7:PWMコンパレータ、
8:信号バッファ制御回路、
9:スイッチオン検出回路、
10:タイマ回路、
11:負荷、
12:インバータ、
21:UVLO(アンダーボルテージロックアウト)回路、
22:動作制御回路、
23:切替回路、
24:基準電圧、
25:差動アンプ兼コンパレータ、
26:三角波発生回路、
27:PWMコンパレータ、
28:タイマ回路、
29:スイッチオン検出回路、
30:信号バッファ制御回路、
31:負荷、
40:タイマ回路、
41:動作制御回路、
42:信号保持回路、
43:切替回路、
44:基準電圧、
45:差動アンプ兼コンパレータ、
46:三角波発生回路、
47:PWMコンパレータ、
48:信号バッファ制御回路、
49:負荷、
SW1:主スイッチ、
R1〜R4:抵抗、
D1:ダイオード、
L1:インダクタンス、
C1,C2:容量、
A〜H:回路点(またはその回路点の信号)。
J,K:検出信号、
L:リセット信号。
Claims (2)
- 入力電源と、該入力電源と出力端子との間に接続されたオンオフ可能な主スイッチと、抵抗分割回路と、一方の入力端子に基準電圧が入力され、他方の入力端子に前記抵抗分割回路によって分割された電圧が入力される差動アンプ兼コンパレータと、前記出力端子からの出力電圧または前記入力電源からの入力電圧のいずれか一方を前記抵抗分割回路に与える切替回路と、一方の入力端子に前記差動アンプ兼コンパレータの出力が接続され、他方の入力端子に三角波発生回路の出力がそれぞれ接続されたPWMコンパレータと、該PWMコンパレータの出力に接続され、前記主スイッチにオンオフを制御する信号を出力する制御回路と、前記入力電源の電圧が所定の電圧以下の場合に前記切替回路により前記入力電源からの入力電圧を前記抵抗分割回路に与え、前記入力電源の電圧が所定の電圧を超えた場合に前記切替回路により前記出力端子からの出力電圧を前記抵抗分割回路に与える手段とを有することを特徴とするDC−DCコンバータ。
- 入力電源と、該入力電源と出力端子との間に接続されたオンオフ可能な主スイッチと、抵抗分割回路と、一方の入力端子に基準電圧が入力され、他方の入力端子に前記抵抗分割回路によって分割された電圧が入力される差動アンプ兼コンパレータと、前記出力端子からの出力電圧または前記入力電源からの入力電圧のいずれか一方を前記抵抗分割回路に与える切替回路と、一方の入力端子に前記差動アンプ兼コンパレータの出力が接続され、他方の入力端子に三角波発生回路の出力がそれぞれ接続されたPWMコンパレータと、該PWMコンパレータの出力に接続され、前記主スイッチにオンオフを制御する信号を出力する制御回路と、
前記切替回路により前記出力端子からの出力電圧を前記抵抗分割回路に与えているDC−DCコンバータ通常動作中に入力電圧が出力設定電圧以下となった場合に前記主スイッチをオンからオフして一旦通常動作を停止させると共に前記切替回路により前記入力電源からの入力電圧を前記抵抗分割回路に与えてオフ状態を保持し、
一定時間経過後に切り替え回路により前記入力電圧が前記抵抗分割回路に与えられている状態から前記出力電圧が前記抵抗分割回路に与えられている状態に前記切り替え回路を切り替えると共に、該入力電圧が出力設定電圧より高いか否かを判断し、前記入力電圧が出力設定電圧より低い場合は前記通常動作状態に戻して前記主スイッチをオンした状態で前記入力電圧をそのまま出力させ、前記入力電圧が前記出力設定電圧を超えた場合に前記主スイッチをオフする手段を有することを特徴とするDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008185678A JP4921433B2 (ja) | 2008-07-17 | 2008-07-17 | 保護機能付きdc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008185678A JP4921433B2 (ja) | 2008-07-17 | 2008-07-17 | 保護機能付きdc−dcコンバータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163795A Division JP4311915B2 (ja) | 2002-06-05 | 2002-06-05 | 電圧検出機能付きdc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008253140A JP2008253140A (ja) | 2008-10-16 |
JP4921433B2 true JP4921433B2 (ja) | 2012-04-25 |
Family
ID=39977429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008185678A Expired - Fee Related JP4921433B2 (ja) | 2008-07-17 | 2008-07-17 | 保護機能付きdc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4921433B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5947971A (ja) * | 1982-09-13 | 1984-03-17 | Hitachi Ltd | 安定化電源回路の保護回路 |
JPH0734650B2 (ja) * | 1988-02-24 | 1995-04-12 | 富士電機株式会社 | Dc−dcコンバータ |
JP3012616B1 (ja) * | 1998-10-28 | 2000-02-28 | 日本電気アイシーマイコンシステム株式会社 | 過電圧保護回路 |
-
2008
- 2008-07-17 JP JP2008185678A patent/JP4921433B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008253140A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20090029266A (ko) | 스위칭 레귤레이터 및 그 동작 제어 방법 | |
TWI397246B (zh) | 具有拴鎖控制功能的保護電路 | |
JP4793226B2 (ja) | スイッチング昇圧電源回路 | |
JP2008148496A (ja) | 充電装置 | |
KR100719054B1 (ko) | 전력용 반도체장치의 제어용 회로 및 제어용 집적회로 | |
US7813097B2 (en) | Apparatus and method for detecting an error in a power signal | |
JP5011828B2 (ja) | 電源装置 | |
JP2010119262A (ja) | スイッチング電源保護システム、マザーボード及び計算機 | |
JP4311915B2 (ja) | 電圧検出機能付きdc−dcコンバータ | |
KR101025535B1 (ko) | 단락보호회로를 구비한 스위치 제어 회로 | |
JP2008035673A (ja) | 電源装置 | |
JP4487803B2 (ja) | 無停電電源装置,処理装置 | |
JP2005328589A (ja) | スイッチングレギュレータ制御回路及びスイッチングレギュレータ | |
JP4128539B2 (ja) | 車両用灯具 | |
JP4921433B2 (ja) | 保護機能付きdc−dcコンバータ | |
US20090121801A1 (en) | Pulse width modulation driving device | |
JP2021078312A (ja) | スイッチングレギュレータ | |
JP2005210845A (ja) | 電源回路 | |
JP7461253B2 (ja) | 昇圧型スイッチングレギュレータ | |
JP5144292B2 (ja) | スイッチング電源回路及びそれを備えた車両 | |
JP2016075626A (ja) | 半導体装置 | |
JP2007104792A (ja) | スイッチングレギュレータ | |
JP2006211854A (ja) | 直流電源装置 | |
JP2017200412A (ja) | 電源制御装置 | |
JP4215778B2 (ja) | 電源装置における蓄積電荷放電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |