JP2009136148A - 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 - Google Patents

Abstract

【課題】低雑音感度を維持しつつ高パルス幅変調利得を生成する電源を提供すること。
【解決手段】パルス幅変調利得が大きく、かつ、雑音感度が小さい電源が開示されている。一実施形態では、電源は、パワー・スイッチを制御するレギュレータ回路を備えている。レギュレータ回路は、レギュレータが消費する電流と帰還電流の合計である電流を受け取る制御入力部を備えている。レギュレータが消費する電流は、パワー・スイッチのデューティ・サイクルの関数として変化する。帰還電流は、分路レギュレータを流れる電流であり、レギュレータの内部消費を超過した制御電流である。
【選択図】図６

Description

本発明は一般には電源に関し、より詳細にはスイッチ・モード電源に関する。

関連出願
本出願は、２００１年１１月１３日出願の、「Ｍｅｔｈｏｄ Ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏｒ Ａ Ｓｗｉｔｃｈ Ｍｏｄｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｔｈａｔ Ｇｅｎｅｒａｔｅｓ Ａ Ｈｉｇｈ Ｐｕｌｓｅ ＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ Ｗｈｉｌｅ Ｍａｉｎｔａｉｎｉｎｇ Ｌｏｗ Ｎｏｉｓｅ Ｓｅｎｓｉｔｉｖｉｔｙ」という名称の米国仮出願第６０／３３５，１５８号に対する優先権を主張するものである。

効率が高く、かつ、電子デバイスの電源に良好な出力レギュレーションを与える電源の一形態はスイッチ・モード電源である。多くの電子デバイス・アプリケーションにおいては、ほぼ一定の電圧出力特性が必要である。この目的を達成するためには、高ＰＷＭ（パルス幅変調）利得を有するレギュレータ回路が有利である。

ほぼ一定の電圧出力特性を生成する方法には、レギュレータ回路が受け取る制御（すなわち帰還）電流を関数としたデューティ・サイクルの調整が必要である。制御電流を関数としたデューティ・サイクルの勾配がＰＷＭ利得である。分路レギュレータ電流は、チップの内部消費を超過した制御電流である。レギュレータ回路は、閾値を超過した分路レギュレータ電流に基づいてデューティ・サイクルを変調することによって、ほぼ一定の電源出力電圧を維持している。パルス幅は、電圧モードあるいは電流モードのいずれかで変調することができる。知られているレギュレータ回路では、閾値を超過した分路レギュレータ電流に反比例したデューティ・サイクルでパワー・スイッチをドライブすることによって電圧モード制御ループを実現し、電圧レベルを生成している。この電圧レベルは、抵抗を流れる電流によって設定されている。分路レギュレータ電流閾値に達するまでは、この抵抗には実質的に電流は流れない。抵抗電流は、分路レギュレータ電流閾値より大きい分路レギュレータ電流にのみ応答している。
電圧レベル信号は、スイッチング雑音の影響を緩和するために、ＲＣ網によってフィルタリングされている。このフィルタリングされた電圧レベル信号が、内部発振器の鋸歯状波形と比較され、デューティ・サイクル波形が生成される。分路レギュレータ電流が大きくなると、デューティ・サイクルが小さくなる。発振器からのクロック信号がラッチをセットし、それによりパワー・スイッチがターン・オンされる。パルス幅変調器によってラッチがリセットされ、パワー・スイッチがターン・オフされる。したがってパルス幅変調器の利得は、抵抗の両端を流れる電流を関数とした、抵抗の両端間の電圧レベルの勾配である。したがって抵抗値がＰＷＭの利得になっている。利得を大きくするために（制御電流を関数としたデューティ・サイクルの勾配を大きくするために）必要なことは、単純に抵抗の値を大きくすることだけであるが、単純に抵抗値を大きくすることにより、回路はますます雑音に敏感になる。

したがって本発明の目的は、低雑音感度を維持しつつ高パルス幅変調利得を生成する電源を提供することである。

一実施態様では、電源は、パワー・スイッチを制御するレギュレータ回路を備えている。レギュレータ回路は、レギュレータ回路が消費する電流と帰還電流の合計である電流を受け取る制御入力部を備えている。レギュレータ回路が消費する電流は、パワー・スイッチのデューティ・サイクルの関数として変化する。帰還電流は分路レギュレータを流れる電流であり、レギュレータ回路の内部消費を超過した制御入力電流である。一実施態様では、レギュレータ回路が消費する電流は、パワー・スイッチのデューティ・サイクルの増大に伴って大きくなっている。一実施態様では、レギュレータ回路が消費する電流は、パワー・スイッチのデューティ・サイクルの増大に伴って小さくなっている。一実施態様では、パワー・スイッチは、モノリシック・チップ上のレギュレータ回路の一部である。一実施態様では、パワー・スイッチはＭＯＳＦＥＴである。一実施態様では、レギュレータ回路が消費する電流は、抵抗をゲートからソースへ接続することによって、デューティ・サイクルの関数として大きくなっている。一実施態様では、レギュレータ回路が消費する電流は、電流源をゲートからソースへ接続することによって、デューティ・サイクルの関数として大きくなっている。一実施態様ではパワー・スイッチはバイポーラ・トランジスタである。一実施態様では、レギュレータ回路が消費する電流は、パワー・スイッチの制御端子上の信号を表す信号を有するノードから接地へ抵抗を接続することによって、デューティ・サイクルの関数として大きくなっている。一実施態様では、レギュレータ回路が消費する電流は、パワー・スイッチの制御端子上の信号を表す信号を有するノードから接地へ電流源を接続することによって、デューティ・サイクルの関数として大きくなっている。一実施態様では、レギュレータ回路はスイッチング電源の中で使用されている。一実施態様では、レギュレータ回路はほぼ一定の出力電圧特性および出力電流特性を有するスイッチング電源の中で使用されている。一実施態様では、レギュレータ回路は、電圧モードＰＷＭ回路として動作している。一実施態様では、レギュレータ回路は、電流モードＰＷＭ回路として動作している。本発明のその他の特徴および利点については、以下の詳細説明および添付の図から明らかになるであろう。

本発明の教示による、ほぼ一定の電圧出力特性および電流出力特性を有する電源の一実施形態を示す図である。 本発明の教示による、エネルギー伝達エレメントが、レギュレータ回路への制御電流を生成するための個別帰還／バイアス巻線を有する電源の一実施形態を示す図である。 本発明の教示による、ほぼ一定の電圧出力特性および電流出力特性を有する電源の他の実施形態を示す図である。 本発明の教示による、レギュレータ回路の伝達関数の一実施形態を示す図である。 本発明の教示による、パワー・スイッチを備えたレギュレータ回路の一実施形態のブロック図である。 本発明の教示による、パワー・スイッチを備えた電源レギュレータ回路の一実施形態を示す概略図である。

添付の図は、本発明による制限されることのない実施例を詳細に示したものである。
電源の出力特性が、ほぼ一定の出力電圧の供給からほぼ一定の出力電流の供給へ変化するポイントにおける入力電圧に無関係に、実質的に一定の電源出力電流を維持するための方法および装置の実施形態を開示する。以下の説明においては、本発明を完全に理解するために、多数の特定の詳細が示されている。しかしながら、本発明を実践するために特定の詳細を使用する必要がないことについては、当分野の技術者には明らかであろう。したがって本発明を明確にするために、良く知られている材料あるいは方法については、その詳細は省略されている。

本明細書全体を通して参照されている「一実施形態」は、その実施形態に関連して記述されている特定の特徴、構造あるいは特性が、本発明の少なくとも１つの実施形態に含まれていることを意味している。したがって、本明細書の様々な部分に出現する「一実施形態では」という語句は、必ずしも同じ実施形態をすべて指しているわけではない。また、特定の特徴、構造あるいは特性を、任意の適切な方法で１つまたは複数の実施形態の中に結合させることも可能である。

本発明の実施形態は、概して、低雑音感度を維持しつつ同時に高ＰＷＭ（パルス幅変調）利得を提供する電源レギュレータ回路を対象にしている。一実施形態では、レギュレータ回路の消費電流をデューティ・サイクルの関数として大きくすることによって、雑音感度を敏感にすることなくレギュレータ回路のＰＷＭ利得を増加させる方法を提供している。したがって大きいデューティ・サイクルでは消費電流が増加し、分路レギュレータに到達する電流が少なくなるため、その結果、ＰＷＭ利得が増加する。一実施形態では、これは、抵抗をパワー・スイッチのゲートから接地に接続するか、あるいはパワー・スイッチのゲートからパワー・スイッチの制御端子と接地の信号を表す信号を有するレギュレータ回路内の任意のノードに接続することによって実現されている。大きいデューティ・サイクルでは、ゲート電圧が長時間にわたってハイ状態を維持し、デューティ・サイクルに比例した量だけレギュレータ回路の消費電流が増加する。小さいデューティ・サイクルでは、ゲート電圧がハイ状態を維持するのは短時間であり、したがってレギュレータ回路が消費する電流への影響が小さくなっている。

分路レギュレータ電流は、レギュレータ回路の消費電流を超過した制御電流であるため、抵抗を流れる電流が消費電流すなわちレギュレータ回路の内部消費に追加される。したがって大きいデューティ・サイクルでは、抵抗を流れる電流の効果が最も小さい小デューティ・サイクルにおけるよりも内部電流の消費が大きくなる。ゲート−接地抵抗による内部消費が増加するため、制御電流がデューティ・サイクルをその最大から縮小させる閾値が高くなるが、最小デューティ・サイクルでは、接地抵抗に対するパワー・スイッチのゲートの影響が小さいため、あるいは影響がないため、制御電流がデューティ・サイクルの変調を停止する閾値は、実質的に同じ閾値が維持される。デューティ・サイクルの縮小を開始させるためには多くの制御電流が必要であるが、デューティ・サイクルは、パワー・スイッチのゲート−接地抵抗がない場合と同じレベルでその縮小を停止するため、ＰＷＭの利得が増加する。

一実施形態では、本発明の教示による利点を実現するために、制御電流から除かれた電流を必ずしもレギュレータ回路で消費させる必要はないようになっている。例えば一実施形態では、パワー・スイッチのデューティ・サイクルによって変化するすべての除去電流を消費電流の代わりに使用することができる。同様に、制御電流、消費電流すなわち除去電流、および帰還電流を、本発明の範囲内において、電圧あるいは電流の形を取ることができる等価信号に置き換えることができることは、当分野の技術者には当然理解されよう。

図１は、概ね、本発明の教示による、ほぼ一定の電圧出力特性および電流出力特性を有する電源の一実施形態を示したものである。帰還情報は、レギュレータ回路１５０の制御端子に供給されている。また、レギュレータ回路１５０は、ドレイン端子およびソース端子に接続されたパワー・スイッチを備えている。制御端子の電流は、抵抗１３５の両端間の電圧に比例している。抵抗１３５の両端間の電圧は、ＤＣ出力電圧１００に比例している。レギュレータ回路１５０は、抵抗１３５の両端間の電圧が閾値を超えて上昇し、かつ、ＤＣ出力１００が電圧調整モードにある場合、パワー・スイッチのデューティ・サイクルを縮小させる。レギュレータ回路１５０は、抵抗１３５の両端間の電圧が閾値未満に低
下すると、パワー・スイッチの電流制限を小さくする。電流制限は、抵抗１３５の両端間の電圧の関数として減少し、出力負荷電流をほぼ一定に維持している。コンデンサ１７５は、レギュレータ回路のバイパス・コンデンサであり、また、コンデンサ１４０は、パワー・スイッチがオフ状態にある場合に、ダイオード１３０を介してサイクル毎に供給される反射電圧のための蓄積エレメントである。また、ダイオード１３０およびコンデンサ１４０は電圧クランプとして作用し、漏れインダクタンス・スパイクからパワー・スイッチを保護している。エネルギー伝達エレメント１２０の二次側では、整流器１１０がスイッチされたエネルギーを整流し、蓄積エレメント１０５が、ＤＣ出力１００に利用することができるエネルギーを蓄積している。

図２は、概ね、本発明の教示による、エネルギー伝達エレメントが、レギュレータ回路１５０への制御電流を生成するための個別帰還／バイアス巻線を有する電源の一実施形態を示したものである。電源は、ほぼ一定の電圧出力特性および電流出力特性を有している。帰還情報は、レギュレータ回路１５０の制御端子に供給されている。また、レギュレータ回路は、ドレイン端子およびソース端子に接続されたパワー・スイッチを備えている。制御端子の電流は、抵抗２３５の両端間の電圧に比例している。抵抗２３５の両端間の電圧は、ＤＣ出力電圧２００に比例している。レギュレータ回路１５０は、抵抗２３５の両端間の電圧が閾値を超えて上昇し、かつ、ＤＣ出力２００が電圧調整モードにある場合、パワー・スイッチのデューティ・サイクルを縮小させている。レギュレータ回路１５０は、抵抗２３５の両端間の電圧が閾値未満に低下すると、パワー・スイッチの電流制限を小さくしている。電流制限は、抵抗２３５の両端間の電圧の関数として減少し、出力負荷電流をほぼ一定に維持している。コンデンサ２７５は、レギュレータ回路のバイパス蓄積エレメントであり、また、コンデンサ２７０は、パワー・スイッチがオフ状態にある場合に、ダイオード２３０を介してサイクル毎に供給される反射電圧のための蓄積エレメントである。ダイオード２６０、コンデンサ２４０および抵抗２４５は電圧クランプとして作用し、漏れインダクタンス・スパイクからパワー・スイッチを保護している。エネルギー伝達エレメント２２０の二次側では、整流器２１０がスイッチされたエネルギーを整流し、コンデンサ２０５がＤＣ出力２００に利用することができるエネルギーを蓄積している。

図３は、概ね、本発明の教示による、ほぼ一定の電圧出力特性および電流出力特性を有する電源の一実施形態を示したものである。帰還情報は、レギュレータ回路１５０の制御端子に供給されている。また、レギュレータ回路は、ドレイン端子およびソース端子に接続されたパワー・スイッチを備えている。制御端子の電流は抵抗３３５の両端間の電圧に比例している。抵抗３３５の両端間の電圧はＤＣ出力電圧３００に比例している。レギュレータ回路１５０は、抵抗３３５の両端間の電圧が閾値を超えて上昇し、かつ、ＤＣ出力３００が電圧調整モードにある場合、パワー・スイッチのデューティ・サイクルを縮小させている。レギュレータ回路１５０は、抵抗３３５の両端間の電圧が低下すると、パワー・スイッチの電流制限を小さくしている。電流制限は、抵抗３３５の両端間の電圧の関数として減少し、出力負荷電流を制御している。コンデンサ３７５は、レギュレータ回路のバイパス蓄積エレメントであり、また、コンデンサ３７０は、ダイオード３３０を介して供給される、ＤＣ出力３００の電圧のための蓄積エレメントである。誘導エネルギー蓄積エレメント３８０の一方の側では、伝達されたエネルギーがコンデンサ３０５に蓄積され、ＤＣ出力３００に利用される。誘導蓄積エレメント３８０は、コントローラ１５０がドレインからソースへ電流を導くときサイクルのアクティブの間にエネルギーを蓄積している。蓄積されたエネルギーは、サイクルが非アクティブの間、ダイオード３６０を介してノード３１０に引き渡される。

図４は、概ね、本発明の教示による、レギュレータ回路１５０の一実施形態の伝達関数を示したものである。曲線４２０は、パワー・スイッチにゲート−接地抵抗が結合されていない場合の、制御電流４１０を関数としたデューティ・サイクルを表している。曲線４
３０は、パワー・スイッチのゲートにゲート−接地抵抗が追加された場合の、制御電流４１０を関数としたデューティ・サイクルをプロットしたものである。いずれの曲線においても、制御電流４１０が制御電流閾値（Ｉ_{ＤＣＳ無し}またはＩ_{ＤＣＳ有り}）を超えると、デューティ・サイクルの縮小が生じている。抵抗を追加することによって、デューティ・サイクルの縮小開始に必要な制御電流の閾値が大きくなるが、ゼロ・デューティ・サイクルでは抵抗はそれ以上電流を導かないため、デューティ・サイクルの縮小端における制御電流のレベルは、曲線４２０および４３０の両方で同じである。したがってゼロ・デューティ・サイクルでは、抵抗は何ら影響力を有していないため、その結果としてＰＷＭ利得が増加することになる。

図５は、本発明の教示による、例えば図１、２および３に示すレギュレータ回路１５０の一実施形態のブロック図である。レギュレータ回路１５０は、制御端子５４５、ドレイン端子５４１およびソース端子５４３の３つの端子を備えている。また、レギュレータ回路は、充電回路５０３、制御端子レギュレータ回路５０９、パワー・スイッチ５４７およびパワー・スイッチ制御回路５４９を備えている。制御端子レギュレータ回路５０９および充電回路５０３は、制御端子５４５を所定の実質的に一定の電圧レベルに維持している。制御端子レギュレータ回路５０９は、制御端子が維持するべき電圧レベルを設定している。充電回路５０３は、実際に充電を実行している。また、制御端子レギュレータ回路５０９は、制御端子５４５から制御電流に基づく帰還を受け取り、その受け取った帰還を、パワー・スイッチ制御回路５４９内でデューティ・サイクルを調整するために送られる信号に変換している。また、デューティ・サイクル調整の開始も、制御電流閾値によって制御されている。パワー・スイッチ制御回路５４９は、パワー・スイッチ５４７がスイッチングを開始すべきタイミングを決定している。スイッチングの終了は制御電流の大きさによって制御され、パワー・スイッチ制御回路５４９によってデューティ・サイクルが制限されるか、あるいは電流制限が終了する。パワー・スイッチ内の電流レベルに関する情報は、ノード６９３を介してパワー・スイッチ制御回路５４９に帰還される。

図６は、本発明の教示による、電源レギュレータ回路１５０の一実施形態を示す概略図である。パワー・スイッチ５４７は、ドレイン端子５４１、ソース端子５４３およびゲート端子５４２の間に結合されている。一実施形態では、ソース端子５４３は接地に結合されている。制御端子レギュレータ回路５０９は、信号６４４を介して制御回路５４９に結合されている。一実施形態では、制御端子５４５は、レギュレータ回路１５０のすべてのブロックに電源電流を提供し、かつ、制御端子レギュレータ回路５０９に帰還電流を提供する結合電気端子である。一実施形態では、制御端子レギュレータ回路５０９は、比較器６３９、抵抗６３３、６３５および６３７、およびトランジスタ６４１、６４３を備えた分路レギュレータ・ブロックを備えている。

一実施形態では、レギュレータ回路１５０の電流制限機能は、比較器６７１、リーディングエッジ・ブランキング回路６６７およびＡＮＤゲート６６１によって実現されている。一実施形態では、分路レギュレータ・ブロック５０９を使用して、制御端子５４５の制御端子調整電圧を維持している。一実施形態では、制御端子調整電圧は約５．７ボルトである。一実施形態では、パルス幅変調器が、分路レギュレータ電流閾値を超過した制御ピンに流入する電流に反比例したデューティ・サイクルでパワー・スイッチをドライブすることによって電圧モード制御を実施している。分路レギュレータ電流は、レギュレータ回路の内部供給電流を超過した制御電流である。分路電流は、トランジスタ６４１および６４３を通って流れる。トランジスタ６４３および６４７は電流ミラーを形成している。分路電流が電流源６４５によって設定された閾値を超えると、帰還信号が変調を開始する。トリミング技法を用いて分路電流源６４５を調整することによってレギュレータ回路１５０の内部供給電流の変動を相殺することができ、それにより一定のオーバオール制御電流閾値が得られる。電流源６４５によって設定された分路レギュレータ電流閾値に達するま
では、抵抗６１０には実質的に電流は流れない。この帰還電流信号はトランジスタ６４７を使用して抽出される。制御回路５４９の比較器６５７の負の入力部の電圧は、抽出された帰還電圧信号６４４である。この抽出された帰還電圧６４４は、電流源６４５閾値を超過した分路レギュレータ電流信号に基づいてデューティ・サイクルを変調している。分路レギュレータ電流が電流源６４５閾値未満になり、例えば制御端子５４５の電圧が調整電圧未満になると、比較器６５７の負の入力部の電圧がハイを維持し、比較器６５７の出力がローを維持する。分路レギュレータを流れる電流が増加すると、比較器６５７の負の入力部の電圧が直線的に減少する。比較器６５７の出力は、分路レギュレータ電流によって決定されるサイクルの間にハイになる。比較器６５７の出力がハイになると、ＯＲゲート６５９の出力がハイになり、ラッチ６６３がリセットされる。

この回路は、デューティ・サイクル縮小（Ｉ_ＤＣＲ）に対して、デューティ・サイクルを制御電流閾値まで概ね一定に維持している。金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）６７３のゲート端子５４２と接地の間に抵抗６９９が結合されていない場合、制御電流がＩ_{ＤＣＳ無し}を超えると、図４に示すように、制御電流の関数としてデューティ・サイクルが直線的に縮小し、それにより一定の出力電圧が維持される。抵抗６９９がＭＯＳＦＥＴ６７３のゲート端子５４２から接地への電流経路を提供していることについては理解されよう。他の実施形態では、抵抗６９９の代わりに電流源が使用されている。他の実施形態では、レギュレータ回路内の、パワー・スイッチのデューティ・サイクル信号を表す信号を有する任意のノードと、接地または制御端子５４５の間に抵抗６９９あるいは電流源を接続することができるようになっている。一実施形態では、ＭＯＳＦＥＴ６７３の代わりにバイポーラ接合トランジスタが使用されている。

結合電気制御端子５４５の両端間の電圧が制御端子調整電圧（例えば５．７ボルト）に達するパワー・アップの間、トランジスタ６２９がターン・オンし、インバータ６０９の入力をハイに引っ張っている。そのためにインバータ６０９の出力がローになり、ＮＡＮＤゲート６１１および６１３を含むラッチがセットされる。ＮＡＮＤゲート６１３の出力がローになり、インバータ６１５の出力がハイになる。トランジスタ６０５のゲートがハイに引っ張られ、トランジスタ６０５がオンになり、それによってトランジスタ６０１のゲートがローに引っ張られ、充電回路５０３の高電圧電流源がオフになる。一実施形態では、充電回路５０３の高電圧電流源は、トランジスタ６０１を備えている。

一実施形態では、ＮＡＮＤゲート６１３の出力は、自動再始動カウンタ６２５にも結合されている。ＮＡＮＤゲート６１３の出力がローになると、自動再始動カウンタ６２５の出力がハイになり、ＮＡＮＤゲート６６５がイネーブルされ、それによりインバータ６６９の出力を介してパワー・スイッチ５４７がイネーブルされ、スイッチされる。一実施形態では、パワー・スイッチ５４７は、ドレイン端子５４１とソース端子５４３の間に、接合電界効果トランジスタ（ＪＦＥＴ）６７５と直列に結合されたパワーＭＯＳＦＥＴ６７３を備えている。

一実施形態では、制御端子レギュレータ回路５０９の制御端子調整電圧は５．７ボルトに設定されている。一実施形態では、制御端子５４５の外部にコンデンサが接続されている。パワー・スイッチ５４７がスイッチングを開始すると、制御端子５４５の電圧が、充電回路５０３からの充電電流を伴うことなく徐々に降下する。

例えば出力が短絡している、あるいは開放ループであるといったようなフォールト状態では、制御端子５４５に結合された外部コンデンサが放電して４．７Ｖになり、比較器６２７の出力がローになって、ＮＡＮＤゲート６１１および６１３を含むラッチがリセットされ、インバータ６１５の出力がローになってトランジスタ６０５がターン・オフする。これにより充電回路５０３がイネーブルされ、制御端子５４５に結合された外部コンデン
サが充電される。また、自動再始動カウンタ６２５の出力もローになり、それによりパワー・スイッチ５４７がスイッチ状態からディセーブルになる。一実施形態では、自動再始動カウンタ６２５は、出力を再びイネーブルにすべく、例えば最大８サイクルの放電／充電をカウントするように設計されている。

パワー・スイッチ６７３のゲート端子５４２と接地の間に結合された抵抗６９９を備えた実施形態では、ゲートがアクティブ・ハイであるパワー・スイッチ６７３がオンしている間、電流を導くのは抵抗６９９のみである。抵抗６９９を流れる平均電流はデューティ・サイクルに応じて変化する。抵抗６９９を流れる電流は、レギュレータ回路１５０の内部消費電流の一部であるため、大きいデューティ・サイクルでは消費電流が増加し、分路レギュレータに達する電流が少なくなる。したがって抵抗６９９は、デューティ・サイクル縮小の開始をより大きい制御電流で開始させている。しかしながら最小すなわちゼロ・デューティ・サイクルでは、制御電流が抵抗６９９がない場合と同じである。したがって制御電流を関数としたデューティ・サイクルの勾配は、図４のＰＷＭ利得の大きい曲線４３０で示すように、より急峻になっている。詳細には、制御電流のデューティ・サイクル縮小開始ポイントがより高く、一方、デューティ・サイクル縮小終了ポイントが同じであるため、ＰＷＭ利得が大きくなっている。

電源出力電圧の精度および出力負荷による出力電圧の変動は、レギュレータ回路１５０のＰＷＭ利得によって決まる。高利得を実現するための方法の１つは、抵抗６１０の値を大きくすることであるが、この方法に伴う問題は、分路レギュレータ内のランダム雑音あるいは非ランダム雑音が増幅され、そのためにドレイン端子５４１のデューティ・サイクル・ジッタが大きくなることである。抵抗６９９を介してＰＷＭ利得を大きくすることにより、抵抗６１０の値を小さい値に維持することができ、分路レギュレータ内の雑音による帰還信号６４４への影響が少なくなる。それにより、本発明の教示による同一オーバオールＰＷＭ利得に対するドレイン端子５４１のデューティ・サイクル・ジッタが小さくなる。

以上の詳細説明では、本発明の特定の例示的実施形態に照らして本発明の方法および装置を説明したが、本発明の広義の精神および範囲を逸脱することなく、様々な改変および変更を加えることができることは明らかであろう。したがって本明細書および図は、本発明を制限するものではなく、説明目的のものとして解釈されるべきである。

１００、２００、３００ ＤＣ出力電圧、
１０５ 蓄積エレメント、
１１０、２１０ 整流器、
１２０、２２０ エネルギー伝達エレメント、
１３０、２３０、２６０、３３０、３６０ ダイオード、
１３５、２３５、２４５、３３５、６１０、６３３、６３５、６３７、６９９ 抵抗、
１４０、１７５、２０５、２４０、２７０、２７５、３０５、３７０、３７５ コンデンサ、
１５０ レギュレータ回路（コントローラ）、
３１０、６９３ ノード、
３８０ 誘導エネルギー蓄積エレメント、
５０３ 充電回路、
５０９ 制御端子レギュレータ回路（分路レギュレータ・ブロック）、
５４１ ドレイン端子、
５４２ ゲート端子、
５４３ ソース端子、
５４５ 制御端子（結合電気制御端子）、
５４７ パワー・スイッチ、
５４９ パワー・スイッチ制御回路、
６０１、６０５、６２９、６４１、６４３、６４７ トランジスタ、
６０９、６１５、６６９ インバータ、
６１１、６１３、６６５ ＮＡＮＤゲート、
６２５ 自動再始動カウンタ、
６２７、６３９、６５７、６７１ 比較器、
６４４ 帰還電圧信号、
６４５ 電流源、
６５９ ＯＲゲート、
６６１ ＡＮＤゲート、
６６３ ラッチ、
６６７ リーディングエッジ・ブランキング回路、
６７３ 金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ、パワー・スイッチ）、
６７５ 接合電界効果トランジスタ（ＪＦＥＴ）。

Claims (15)

1. レギュレータ回路で、レギュレータ回路の除去電流および帰還電流を含む制御電流を受け取るステップと、
   帰還電流を引き出すために、除去電流を超過した分の制御電流を引き出すステップと、
   帰還電流に応じてパワー・スイッチがスイッチされるデューティ・サイクルを調整するステップと、
   パワー・スイッチがスイッチされるデューティ・サイクルに応じて、パワー・スイッチがオンタイムの間に、レギュレータ回路の除去電流を増加させるステップとを含む方法。
2. 除去電流を増加させるステップは、パワー・スイッチがオンのときに、パワー・スイッチから除去電流の一部を接地端子へ導くステップを含む請求項１記載の方法
3. 除去電流を増加させるステップは、パワー・スイッチのデューティ・サイクルの増大に応じて、除去電流を増加させるステップを含む請求項１記載の方法。
4. 帰還電流が電源出力の出力レベルに比例し、
   パワー・スイッチのデューティ・サイクルに応じて電源出力を調整するステップをさらに含む請求項１に記載の方法。
5. 電源出力を調整するステップが、ほぼ一定の出力電圧特性および出力電流特性を持たせるべく電源出力を調整するステップをさらに含む請求項４に記載の方法。
6. レギュレータ回路で、レギュレータ回路の除去電流および帰還電流を含む制御電流を受け取るステップと、
   帰還電流を引き出すために、除去電流を超過した分の制御電流を引き出すステップと、
   帰還電流に応じてパワー・スイッチがスイッチされるデューティ・サイクルを調整するステップと、
   パワー・スイッチがスイッチされるデューティ・サイクルに応じて、パワー・スイッチがオンタイムの間に、レギュレータ回路の除去電流を減少させるステップとを含む方法。
7. 除去電流を減少させるステップは、パワー・スイッチがオンのときに、パワー・スイッチから除去電流の一部を接地端子へ導くステップを含む請求項６記載の方法。
8. 除去電流を減少させるステップは、パワー・スイッチのデューティ・サイクルの減少に応じて、除去電流を減少させるステップを含む請求項６記載の方法。
9. 帰還電流が電源出力の出力レベルに比例し、
   パワー・スイッチのデューティ・サイクルに応じて電源出力を調整するステップをさらに含む請求項６記載の方法。
10. 電源出力を調整するステップが、ほぼ一定の出力電圧特性および出力電流特性を持たせるべく電源出力を調整するステップをさらに含む請求項９に記載の方法。
11. レギュレータ回路の制御端子で、レギュレータ回路の消費電流および帰還電流を含む制御電流を受け取るステップと、
    帰還電流を引き出すために、消費電流を超過した分の制御電流を引き出すステップと、
    帰還電流に応じてパワー・スイッチがスイッチされるデューティ・サイクルを調整するステップと、
    パワー・スイッチがスイッチされるデューティ・サイクルに応じて、パワー・スイッチ
    がオンタイムの間に、レギュレータ回路の消費電流を増加させるステップとを含む方法。
12. レギュレータ回路の消費電流を増加させるステップは、パワー・スイッチがオンタイムの間、パワー・スイッチの制御端子から消費電流の一部を接地端子へ導くステップを含む請求項１１記載の方法。
13. レギュレータ回路の消費電流を増加させるステップは、パワー・スイッチのデューティ・サイクルの増大に応じて、消費電流を増加させるステップを含む請求項１１記載の方法。
14. 帰還電流が電源出力の出力レベルに比例し、
    パワー・スイッチのデューティ・サイクルに応じて電源出力を調整するステップをさらに含む請求項１１に記載の方法。
15. 電源出力を調整するステップが、ほぼ一定の出力電圧特性および出力電流特性を持たせるべく電源出力を調整するステップをさらに含む請求項１４に記載の方法。

Images