JPH09331219A - 負荷ショート検出回路 - Google Patents

Abstract

(57)【要約】 【課題】出力直流バイアスをアースレベルに近い値とし
半波信号によって負荷をＢＴＬ駆動する電力増幅装置に
おいて、負荷ショートを確実に検出する。 【解決手段】出力増幅回路１３及び１４の出力信号はト
ランジスタ２０及び２１のベースに印加される。トラン
ジスタ２０及び２１のエミッタに基準電圧発生回路１７
からの基準電圧Ｖｒｅｆが印加される。トランジスタ２
０及び２１のベース−エミッタ間電圧をＶｂｅとする
と、前記出力信号レベルが（Ｖｒｅｆ−Ｖｂｅ）より高
くなると、トランジスタ２０及び２１はオフする。よっ
て、トランジスタ２３がオフし、トランジスタ２４がオ
ンすることにより、ダイオード２５がオンし、定電圧源
１５の出力電圧が第１差動増幅回路１に印加されなくな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力直流バイアス
をアースレベルに近いレベルに設定した電力増幅回路の
負荷がショートされたことを検出する負荷ショート検出
回路に関する。

【０００２】

【従来の技術】従来、増幅器の中点電圧を電源電圧の１
／２に設定せずにアースに非常に近い値に設定すること
により、増幅器の高効率化及び増幅器の出力信号のノン
クリップ化を達成した技術について、特開平６−３３８
７３８号公報に開示される電力増幅装置がある。このよ
うな電力増幅装置においては、スイッチング電源の数を
大幅に削減することができた。このような電力増幅装置
は図２に示される。

【０００３】図２において、例えば、正弦波の入力信号
は第１差動増幅器１の負入力端子に印加され、第１差動
増幅器１の正及び負出力端子から互いに逆相の出力信号
が発生する。第１差動増幅器１の正及び負出力信号は第
１及び第２バイアス回路２及び３でバイアスが重畳され
た後第１及び第２ＳＥＰＰ（シングルエンデッドプッシ
ュプル）増幅器４及び５に印加される。第１及び第２Ｓ
ＥＰＰ増幅器４及び５はＢＴＬ増幅器を成し、第１及び
第２ＳＥＰＰ増幅器４及び５の出力信号によって負荷Ｒ
ＬがＢＴＬ駆動される。

【０００４】また、第１及び第２ＳＥＰＰ増幅器４及び
５は非線形加算回路６で非線形加算される。非線形加算
回路６は、第１及び第２ＳＥＰＰ増幅器４及び５の出力
信号レベルが所定レベル以下の時加算回路として動作す
るとともに、前記出力信号レベルが所定レベル以上のと
きクランプ回路として動作するものである。非線形加算
回路６の出力信号は第２差動増幅器７の負入力端子に印
加され、正入力端子の基準電圧Ｖｒｅｆとの差に応じた
出力信号が第１差動増幅器１の共通端子Ｃに印加され
る。前記共通端子Ｃは第１及び第２ＳＥＰＰ増幅器４及
び５の出力直流電圧を定めるための端子であり、第１及
び第２ＳＥＰＰ増幅器４及び５の出力信号に応じて前記
出力直流電圧を制御することにより、第１及び第２ＳＥ
ＰＰ増幅器４及び５の出力直流電圧がアースレベルに近
い電圧に設定され、第１及び第２ＳＥＰＰ増幅器４及び
５の出力信号は半波出力信号となる。

【０００５】また、第１及び第２ＳＥＰＰ増幅器４及び
５の出力信号は加算回路８で加算される。加算回路８の
出力信号に応じて、トランジスタ９がオン・オフ動作
し、スイッチング電源回路１０から第１及び第２ＳＥＰ
Ｐ増幅器４及び５の出力信号の相似形の電源電圧Ｖｘが
発生する。ところで、図３は、天絡及び地絡検出回路１
１及び１２が付加される第１及び第２ＳＥＰＰ増幅器４
及び５の具体回路例である。例えば、出力端子＋ＯＵＴ
が天絡すると、出力トランジスタ４ａに過大電流が流れ
ることにより、出力トランジスタ４ａのベース−エミッ
タ間電圧が増大し、トランジスタ１１ａがオンする。ま
た、ツェナーダイオード１１ｂのカソード電圧が電源電
圧Ｖｃｃになるので、ツェナーダイオード１１ｂと、ダ
イオード１１ｃ及び１１ｄと共に、トランジスタ１１ｅ
がオンし、天絡が検出される。一方、出力端子＋ＯＵＴ
が地絡すると、出力トランジスタ４ｂに過大電流が流れ
ることにより、出力トランジスタ４ｂのベース−エミッ
タ間電圧が増大し、トランジスタ１２ａがオンする。ま
た、トランジスタ１２ａのエミッタ電圧が接地されるの
で、ツェナーダイオード１２ｂと、ダイオード１２ｃ及
び１２ｄと共に、トランジスタ１２ｅがオンし、地絡が
検出される。また、出力トランジスタ５ａ及び５ｂにも
天絡及び地絡検出回路１１’及び１２’が接続されるの
で、出力端子−ＯＵＴに天絡または地絡が発生してもそ
れを検出することができる。

【０００６】また、図２の電力増幅回路の中点電圧はア
ースレベルに近い値に設定されているので、中点電圧と
電源電圧Ｖｃｃとの差は大きい。その為、例えば図３の
如きツェナーダイオード１２ｂとダイオード１２ｃ及び
１２ｄとのオン電圧を小さくすると、入力信号に応じて
出力トランジスタ４ｂに大電流が流れるだけでトランジ
スタ１２ｅがオンするという恐れがあり、地絡の誤検出
が多くなる。この誤検出を防ぐために、逆に前記オン電
圧を大きくすると、実際に地絡が発生しても容易にトラ
ンジスタ１２ｅがオンせず、確実に検出することができ
なかった。

【０００７】そこで、図３の如く、出力トランジスタ４
ａ及び５ｂの出力電流を比較するとともに、出力トラン
ジスタ４ｂ及び５ａの出力電流を比較する電流比較回路
を付加していた。地絡や天絡が発生した場合、地絡及び
天絡が発生した部分の出力トランジスタだけに過大電流
が流れるので、地絡検出回路１２及び１２’が検出を行
った際、さらに出力トランジスタ４ａ及び５ｂの出力電
流が異なること、または、出力トランジスタ４ｂ及び５
ａの出力電流が異なることを検出して、地絡を検出して
いた。このような動作により、地絡だけを確実に検出し
ていた。

【０００８】

【発明が解決しようとする課題】しかしながら、図２の
電力増幅回路において、負荷ショートが発生し出力端子
±ＯＵＴが接続されると、出力トランジスタに過大電流
が流れ、出力トランジスタが破壊されるという問題があ
った。即ち、負荷ショートが発生した場合、出力トラン
ジスタ４ａ及び５ｂに流れる過大電流の大きさは等し
く、また、出力トランジスタ４ｂ及び５ａに流れる過大
電流は等しくなるので、地絡の検出回路から出力信号が
発生しても電流比較回路から出力信号が発生しないた
め、従来回路では負荷ショートを検出できなかった。

【０００９】

【課題を解決するための手段】本発明は、第１及び第２
出力信号を発生し、負荷をＢＴＬ駆動する第１及び第２
出力増幅器と、前記第１及び第２出力増幅器の出力信号
を非線形加算する非線形加算回路と、入力信号を増幅す
るとともに、前記非線形加算回路の出力信号に応じて制
御され、前記第１及び第２出力増幅器の入力信号を発生
する非線形増幅器と、を備える電力増幅回路における負
荷ショート検出回路であって、基準電圧を発生する基準
電圧発生回路と、前記第１及び第２出力増幅器の出力信
号と前記基準電圧とを比較し、両出力信号が共に基準電
圧より高いとき負荷ショートが発生したことを示す出力
信号を発生する検出回路と、から成ることを特徴とす
る。

【００１０】また、前記検出回路の出力信号に応じて、
前記非線形増幅回路の動作を停止させる停止回路を備え
たことを特徴とする。さらに、前記検出回路の出力信号
に応じて、前記第１及び第２出力増幅器のバイアス発生
を停止させるバイアス停止回路を備えたことを特徴とす
る。また、前記検出回路の出力信号を保持する保持回路
を備えることを特徴とする。

【００１１】

【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、１３及び１４は、第１差動増幅回路１の出力
信号をそれぞれ増幅する出力増幅回路、１５は定電圧Ｖ
Ｂを発生する定電圧源、１６は電圧ＶＢを第１差動増幅
回路１に印加／遮断するためのスタンバイスイッチ、１
７は、定電流回路１８とツェナーダイオード１９とから
成り、基準電圧を発生する基準電圧発生回路、２０及び
２１はベースに第１及び第２出力増幅回路１３及び１４
の出力信号が印加されるトランジスタ、２２はトランジ
スタ２０及び２１の共通コレクタからの出力電流が供給
される抵抗、２３はベースに抵抗２２の端子電圧が印加
される検出トランジスタ、２４は検出トランジスタ２３
の出力電圧に応じてオン・オフする制御トランジスタ、
２５は制御トランジスタ２４の出力電圧に応じてオン・
オフするダイオードである。尚、図１の回路のうち、図
２の従来例と同一の回路については図２と同一の符号を
付す。

【００１２】図１において、定電流回路１８の出力信号
はツェナーダイオード１９に供給され、ツェナーダイオ
ード１９がオンすることによりそのカソードから基準電
圧Ｖｒｅｆとなる一定電圧が発生する。前記基準電圧は
トランジスタ２０及び２１のエミッタに印加され、トラ
ンジスタ２０及び２１は出力増幅回路１３及び１４の出
力信号のレベルに応じてオン・オフする。トランジスタ
２０及び２１のベース−エミッタ間電圧をＶｂｅとする
と、出力増幅回路１３及び１４の出力信号レベルが（Ｖ
ｒｅｆ−Ｖｂｅ）より低いとトランジスタ２０及び２１
はオンし、前記出力信号が（Ｖｒｅｆ−Ｖｂｅ）より高
いとトランジスタ２０及び２１はオフする。

【００１３】まず、負荷ショートが発生せず、出力増幅
回路１３及び１４から図４（イ）のａ及びｂの如き出力
信号がそれぞれ発生した場合、図４（イ）の期間Ａにお
いて、出力増幅回路１３の出力信号は（Ｖｒｅｆ−Ｖｂ
ｅ）より高く、また、出力増幅回路１４の出力信号は
（Ｖｒｅｆ−Ｖｂｅ）より低いので、トランジスタ２０
はオフし、トランジスタ２１はオンする。また、図４
（イ）の期間Ｂでは、出力増幅回路１３の出力信号は
（Ｖｒｅｆ−Ｖｂｅ）より低く、出力増幅回路１４の出
力信号は（Ｖｒｅｆ−Ｖｂｅ）より高いので、トランジ
スタ２０はオンし、トランジスタ２１はオフする。さら
に、期間Ａ及びＢの境界付近では、出力増幅回路１３及
び１４の出力信号は（Ｖｒｅｆ−Ｖｂｅ）より低いの
で、トランジスタ２０及び２１は共にオンする。よっ
て、負荷ショートが発生しない場合は、トランジスタ２
０及び２１のうち少なくとも一方のトランジスタがオン
する。抵抗２２には、トランジスタ２０及び２１のコレ
クタ電流が常に供給され、電圧降下による抵抗２２の端
子電圧がトランジスタ２３のベースに印加される。前記
端子電圧によりトランジスタ２３はオンし、トランジス
タ２４はオフする。その為、ダイオード２５はオフし、
定電圧源１５の出力電圧ＶＢはスタンバイスイッチ１６
を介して第１差動増幅回路１に印加され、図１の電力増
幅回路は通常動作を行う。

【００１４】次に、負荷ショート発生時の動作について
説明する。出力増幅回路１３及び１４の出力中点電圧は
非線形加算回路６及び第２差動増幅回路７の負帰還路を
介して維持されるので、負荷ショートが発生すると、前
記出力中点電圧を維持するためにバイアスを極端に小さ
くしようとする。また、出力増幅回路１３及び１４の出
力信号の上側及び下側波形が異なるため、出力増幅回路
１３及び１４の上側及び下側出力トランジスタのドライ
ブ信号が異なり、それらの出力電流が異なる。その為、
負荷ショートが発生すると、ドライブ出力増幅回路１３
及び１４の出力端子間の抵抗が微小抵抗とすると、出力
増幅回路１３及び１４の出力信号波形はそれぞれ図４
（ロ）の実線及び点線の如く発生する。

【００１５】図４（ロ）の期間Ａにおいて、第１及び第
２出力増幅回路１３及び１４の出力信号レベルは、（Ｖ
ｒｅｆ−Ｖｂｅ）より高くなるので、トランジスタ２０
及び２１は共にオフする。これにより、定電流回路１８
の出力電流は抵抗２２に供給されず、抵抗２２の端子電
圧は略０Ｖとなるので、トランジスタ２３はオフする。
その為、電源電圧Ｖｃｃがトランジスタ２４のベースに
印加されトランジスタ２４はオンする。ダイオード２５
のカソードが接地され、ダイオード２５がオンするの
で、電圧ＶＢが第１差動増幅回路１に印加されることが
阻止される。第１差動増幅回路１から出力信号が発生し
なくなり、出力増幅回路１３及び１４はオフする。その
為、出力トランジスタの破壊が防止される。

【００１６】また、図４（ロ）の期間Ｃも、期間Ａと同
様に、トランジスタ２０及び２１がオフするので、ダイ
オード２５がオンし、定電圧源１５の出力電圧ＶＢが第
１差動増幅回路１に印加されることが阻止される。図４
（ロ）の期間Ａ及びＣにおいて、負荷ショートの保護動
作により出力増幅回路１３及び１４がオフすると、出力
増幅回路１３及び１４から出力信号は発生しないので、
トランジスタ２０及び２１はオンし、ダイオード２５が
オフすることにより、電圧ＶＢが第１差動増幅回路１に
印加される。ここで、ダイオード２５のカソードにコン
デンサー２７が接続され、その充電時定数は比較的大き
く設定されている。その為、保護動作が作動すると、コ
ンデンサー２７の電荷が放電されるが、その後第１差動
増幅回路１がオンし保護動作が解除しても、コンデンサ
ー２７の充電が遅いので、コンデンサー２７の端子電圧
が低く、しばらくダイオード２５がオンする。その為、
電圧ＶＢが第１差動増幅回路１へ印加されることが阻止
され、出力増幅回路１３及び１４の出力信号は発生しな
い。その後、コンデンサー２７に電荷が充電され、ダイ
オード２５がオンするので、再び第１差動増幅回路１が
オンする。よって、第１差動増幅回路１がオフする期間
を長くすることにより、出力トランジスタに流れる平均
電流を下げることができ、出力トランジスタの破壊を確
実に防止できる。

【００１７】ところで、図４（ロ）の期間Ｂにおいて、
出力増幅回路１３及び１４の出力信号の一方または両方
のレベルが（Ｖｒｅｆ−Ｖｂｅ）より低くなるので、ト
ランジスタ２０及び２１の一方または両方がオンする。
ここで、コンデンサー２６の充放電時定数は後述される
ように比較的小さく設定されている。その為、期間Ａま
たはＣから期間Ｂに移行するとき、トランジスタ２３の
ベース電圧はすぐに抵抗２２の電圧降下による電圧にな
る。一方、期間Ｂから期間ＡまたはＣに移行する時、コ
ンデンサー２６の放電時定数は速いので、トランジスタ
２３のベース電圧はすぐに略０Ｖになる。よって、期間
Ｂにおいてトランジスタ２３はオンし、ダイオード２５
がオフするので、第１差動増幅回路１はオンする。この
期間、出力増幅回路１３及び１４の出力信号から明らか
なように、出力トランジスタに流れる電流は小さいの
で、出力トランジスタが破壊する恐れはない。

【００１８】また、一般にスピーカはコイルから成るの
で、負荷ＲＬにインダクタ成分が存在する。説明を簡単
にするため、負荷ショートが発生しない状態で第１及び
第２出力増幅回路１３及び１４の出力信号がクリップし
た時を例を用いて説明する。第１及び第２出力増幅回路
１３及び１４の出力電圧に位相ずれが生じ、図４（ハ）
の如くなる。図４（ハ）より明らかな如く、第１及び第
２増幅回路１３及び１４の出力信号が（Ｖｒｅｆ−Ｖｂ
ｅ）より高い電圧でクロスする。その為、そのクロスす
る付近ではトランジスタ２０及び２１の両方が微小期間
だけオフする。コンデンサー２６の放電時定数は前記微
小期間より僅かに長くなる期間となるように設定されて
いる。微小期間中コンデンサー２６の端子電圧はすぐに
は低下しない。その為、コンデンサー２６により、この
微小期間中にトランジスタ２３がオフすることが防止さ
れ、負荷ショートが発生しない状態でダイオード２５が
オンすることが防止される。

【００１９】尚、図１において、出力トランジスタを保
護するため、電圧ＶＢの印加を直接制御し第１差動増幅
回路１の動作を制御していたが、出力増幅回路１３及び
１４内のバイアス回路を制御し、出力トランジスタをオ
フさせることにより、出力トランジスタを保護すること
ができる。

【００２０】

【発明の効果】以上述べた如く、本発明によれば、出力
直流電圧がアースレベルに近く、負荷を半波信号でＢＴ
Ｌ駆動する電力増幅装置において、２つの出力増幅回路
の出力信号を基準電圧と比較し、両出力信号が共に基準
電圧以上の時、出力信号を発生させることにより、負荷
ショートの検出を行うことができる。また、負荷ショー
トの検出により定電圧源電圧の発生を停止させるので、
出力トランジスタの破壊を防止することができる。

【００２１】また、検出回路の出力信号を保持するの
で、負荷ショート発生時電力増幅回路をオフする期間を
長くすることができ、保護動作が断続的に行われても、
出力トランジスタに流れる平均電流を低下させることが
でき、確実に負荷ショートによる出力トランジスタの破
壊を防止できる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】従来例を示すブロック図である。

【図３】図１の出力増幅回路の具体回路例である。

【図４】本発明を説明するための波形図である。

【符号の説明】

１３、１４ 出力増幅回路 １５ 定電圧源 １６ スタンバイスイッチ １７ 基準電圧発生回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】第１及び第２出力信号を発生し、負荷をＢ
   ＴＬ駆動する第１及び第２出力増幅器と、前記第１及び
   第２出力増幅器の出力信号を非線形加算する非線形加算
   回路と、入力信号を増幅するとともに、前記非線形加算
   回路の出力信号に応じて制御され、前記第１及び第２出
   力増幅器の入力信号を発生する非線形増幅器と、を備え
   る電力増幅回路における負荷ショート検出回路であっ
   て、 基準電圧を発生する基準電圧発生回路と、 前記第１及び第２出力増幅器の出力信号と前記基準電圧
   とを比較し、両出力信号が共に基準電圧より高いとき負
   荷ショートが発生したことを示す出力信号を発生する検
   出回路と、 から成ることを特徴とする負荷ショート検出回路。
2. 【請求項２】前記検出回路の出力信号に応じて、前記非
   線形増幅回路の動作を停止させる停止回路を備えたこと
   を特徴とする請求項１記載の負荷ショート検出回路。
3. 【請求項３】前記検出回路の出力信号に応じて、前記第
   １及び第２出力増幅器のバイアス発生を停止させるバイ
   アス停止回路を備えたことを特徴とする請求項１記載の
   負荷ショート回路。
4. 【請求項４】前記検出回路の出力信号を保持する保持回
   路を備えることを特徴とする請求項１記載の負荷ショー
   ト検出回路。