JP2741590B2 - トランジスタの動作電流安定化回路装置 - Google Patents
トランジスタの動作電流安定化回路装置Info
- Publication number
- JP2741590B2 JP2741590B2 JP8047903A JP4790396A JP2741590B2 JP 2741590 B2 JP2741590 B2 JP 2741590B2 JP 8047903 A JP8047903 A JP 8047903A JP 4790396 A JP4790396 A JP 4790396A JP 2741590 B2 JP2741590 B2 JP 2741590B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- well
- terminal
- circuit device
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Description
【０００１】
【発明の属する技術分野】本発明は、特に電池駆動式機
器に適する、負帰還によってトランジスタの動作電流を
安定させるための集積可能な回路装置に関する。
器に適する、負帰還によってトランジスタの動作電流を
安定させるための集積可能な回路装置に関する。
【０００２】
【従来の技術】このような回路装置は例えばＥ．ベーマ
ー(Boehmer) 著「応用電子回路の素子(Elemente der an
gewandten Elektronik) 」（１９９４年発行、ドイツ国
ブラウンシュバイク、フィーベーク出版社、第９版参
照）に記載されており、並列負帰還もしくは直列負帰還
として知られている。
ー(Boehmer) 著「応用電子回路の素子(Elemente der an
gewandten Elektronik) 」（１９９４年発行、ドイツ国
ブラウンシュバイク、フィーベーク出版社、第９版参
照）に記載されており、並列負帰還もしくは直列負帰還
として知られている。
【０００３】並列負帰還は図５にその原理図が示されて
いる。制御すべきトランジスタＴ１のコレクタ−ベース
区間に並列に抵抗ＲB が接続されている。動作電流ＩC1
が例えば温度に起因して増大するとコレクタ−エミッタ
電圧ＵCE1 が低下し、同時にベース電流ＩB1が低下す
る。このことは逆制御のように働く。
いる。制御すべきトランジスタＴ１のコレクタ−ベース
区間に並列に抵抗ＲB が接続されている。動作電流ＩC1
が例えば温度に起因して増大するとコレクタ−エミッタ
電圧ＵCE1 が低下し、同時にベース電流ＩB1が低下す
る。このことは逆制御のように働く。
【０００４】直列負帰還の場合、エミッタリード線に抵
抗が接続される。ベース電位は分圧器を介して調整され
る。動作電流が温度に起因して増大する場合エミッタ電
位が高まり、これによってベース−エミッタ電圧、従っ
てベース電流が低下する。
抗が接続される。ベース電位は分圧器を介して調整され
る。動作電流が温度に起因して増大する場合エミッタ電
位が高まり、これによってベース−エミッタ電圧、従っ
てベース電流が低下する。
【０００５】温度変動の他に、供給電圧ＵB の変動、及
び、制御すべきトランジスタの電流増幅率の回避できな
い製造ばらつきによって惹き起こされる定格値からの偏
倚も同様に、動作電流を所望値からずれさせる。
び、制御すべきトランジスタの電流増幅率の回避できな
い製造ばらつきによって惹き起こされる定格値からの偏
倚も同様に、動作電流を所望値からずれさせる。
【０００６】特に電池駆動式電子機器の場合、供給電圧
ＵB の変動は回避し得ない。しかしながら、例えば移動
電話及びラップトップコンピュータのような移動式電子
機器の普及増加を考慮すると、電池駆動は益々重要にな
ってくる。従って、電子回路を構想する際、供給電圧Ｕ
B の変動をより一層考慮しなければならない。さらに、
一般的に移動式電子機器は周囲温度の大きな変動に晒さ
れる。
ＵB の変動は回避し得ない。しかしながら、例えば移動
電話及びラップトップコンピュータのような移動式電子
機器の普及増加を考慮すると、電池駆動は益々重要にな
ってくる。従って、電子回路を構想する際、供給電圧Ｕ
B の変動をより一層考慮しなければならない。さらに、
一般的に移動式電子機器は周囲温度の大きな変動に晒さ
れる。
【０００７】供給電圧ＵB が変動する際ならびに電流増
幅率Ｂが定格値から偏倚する際、しばしば使用されてい
る並列負帰還は動作電流安定化を十分に保証しない。両
ケースとも動作電流の相当な変化が生ずる。図６の線図
（ａ）、（ｂ）はこのことを証明している。この図６は
動作電流が供給電圧ＵB および電流増幅率ＢT1に依存す
ることを示している。
幅率Ｂが定格値から偏倚する際、しばしば使用されてい
る並列負帰還は動作電流安定化を十分に保証しない。両
ケースとも動作電流の相当な変化が生ずる。図６の線図
（ａ）、（ｂ）はこのことを証明している。この図６は
動作電流が供給電圧ＵB および電流増幅率ＢT1に依存す
ることを示している。
【０００８】直列負帰還を用いると、確かに、供給電圧
が変動する際もしくは電流増幅率が定格値から偏倚する
際にも良好な動作電流安定化が実現されるが、しかしな
がらこの動作電流安定化は、エミッタリード線に接続さ
れた抵抗で電圧が降下し、この電圧を供給電圧源から付
加的に供給しなければならないという欠点を有してい
る。しかしながら、供給電圧を益々低くするという電子
機器での開発の観点から、このことは望ましくない。
が変動する際もしくは電流増幅率が定格値から偏倚する
際にも良好な動作電流安定化が実現されるが、しかしな
がらこの動作電流安定化は、エミッタリード線に接続さ
れた抵抗で電圧が降下し、この電圧を供給電圧源から付
加的に供給しなければならないという欠点を有してい
る。しかしながら、供給電圧を益々低くするという電子
機器での開発の観点から、このことは望ましくない。
【０００９】
【発明が解決しようとする課題】本発明の課題は、温度
が変動する際、制御すべきトランジスタの電流増幅率が
定格値から偏倚する際、及び供給電圧が変動する際、制
御すべきトランジスタの高い動作電流安定化が低い供給
電圧の場合にも保証されるような回路装置を提供するこ
とにある。
が変動する際、制御すべきトランジスタの電流増幅率が
定格値から偏倚する際、及び供給電圧が変動する際、制
御すべきトランジスタの高い動作電流安定化が低い供給
電圧の場合にも保証されるような回路装置を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上述の課題を解決するた
め、本発明によれば、負帰還により第１のトランジスタ
の動作点安定化のための集積可能な回路装置において、 ａ）回路装置は第２のトランジスタと、第１の抵抗と、
少なくとも１つの第１のダイオード及び第２のダイオー
ドから成る直列回路と、第２の抵抗とを有し、 ｂ）ダイオードから成る直列回路は第１の端子と第２の
トランジスタのベースとの間に接続され、 ｃ）第２のトランジスタのエミッタは第２の端子に接続
され、 ｄ）第２のトランジスタのコレクタは第３の端子に接続
され、 ｅ）第１の抵抗は第１の端子と第２の端子との間に接続
され、 ｆ）第２の抵抗は第２のトランジスタのベースと第４の
端子との間に接続され、 ｇ）第１のトランジスタはそのコレクタが第２の端子
に、そのベースが第３の端子に、そのエミッタが第４の
端子に接続され、 ｈ）第４の端子は固定の基準電位に接続され、 ｉ）第１の端子と第４の端子との間には供給電圧源が接
続される。
め、本発明によれば、負帰還により第１のトランジスタ
の動作点安定化のための集積可能な回路装置において、 ａ）回路装置は第２のトランジスタと、第１の抵抗と、
少なくとも１つの第１のダイオード及び第２のダイオー
ドから成る直列回路と、第２の抵抗とを有し、 ｂ）ダイオードから成る直列回路は第１の端子と第２の
トランジスタのベースとの間に接続され、 ｃ）第２のトランジスタのエミッタは第２の端子に接続
され、 ｄ）第２のトランジスタのコレクタは第３の端子に接続
され、 ｅ）第１の抵抗は第１の端子と第２の端子との間に接続
され、 ｆ）第２の抵抗は第２のトランジスタのベースと第４の
端子との間に接続され、 ｇ）第１のトランジスタはそのコレクタが第２の端子
に、そのベースが第３の端子に、そのエミッタが第４の
端子に接続され、 ｈ）第４の端子は固定の基準電位に接続され、 ｉ）第１の端子と第４の端子との間には供給電圧源が接
続される。
【００１１】この回路装置の有利な構成は請求項２以降
に記載されている。
に記載されている。
【００１２】
【発明の効果】動作電流安定化が卓越していることの他
に、本発明による回路装置は、特にコスト的に有利なや
り方でチップ上に集積することができしかもＳＭＤケー
ス内に取付けることができるという利点を有している。
に、本発明による回路装置は、特にコスト的に有利なや
り方でチップ上に集積することができしかもＳＭＤケー
ス内に取付けることができるという利点を有している。
【００１３】
【実施例】本発明を図面に示された実施例に基づいて詳
細に説明する。
細に説明する。
【００１４】図１に示された回路装置において制御すべ
きトランジスタＴ１はｎｐｎトランジスタである。この
トランジスタＴ１のエミッタＥ１は固定電位、例えばア
ースに接続され、かつ端子４に接続されている。トラン
ジスタＴ１のベースＢ１は端子３に接続され、トランジ
スタＴ１のコレクタＣ１は端子２に接続されている。ｐ
ｎｐトランジスタであるトランジスタＴ２はそのコレク
タＣ２が端子３に接続され、そのエミッタＥ２が端子２
に接続されている。抵抗Ｒ１は端子１とトランジスタＴ
２のエミッタＥ２との間に接続されている。ダイオード
Ｄ１とダイオードＤ２とから成る直列回路はトランジス
タＴ２のベースＢ２と端子１との間に接続されている。
抵抗Ｒ２はトランジスタＴ２のベースＢ２と端子４との
間に接続されている。この回路装置は端子１及び端子４
を介して供給電圧ＵB 、例えば電池電圧に接続されてい
る。
きトランジスタＴ１はｎｐｎトランジスタである。この
トランジスタＴ１のエミッタＥ１は固定電位、例えばア
ースに接続され、かつ端子４に接続されている。トラン
ジスタＴ１のベースＢ１は端子３に接続され、トランジ
スタＴ１のコレクタＣ１は端子２に接続されている。ｐ
ｎｐトランジスタであるトランジスタＴ２はそのコレク
タＣ２が端子３に接続され、そのエミッタＥ２が端子２
に接続されている。抵抗Ｒ１は端子１とトランジスタＴ
２のエミッタＥ２との間に接続されている。ダイオード
Ｄ１とダイオードＤ２とから成る直列回路はトランジス
タＴ２のベースＢ２と端子１との間に接続されている。
抵抗Ｒ２はトランジスタＴ２のベースＢ２と端子４との
間に接続されている。この回路装置は端子１及び端子４
を介して供給電圧ＵB 、例えば電池電圧に接続されてい
る。
【００１５】この回路装置の特に有利な作用は、両ダイ
オードＤ１、Ｄ２の直列回路と、抵抗Ｒ１と、トランジ
スタＴ２のエミッタ−ベース区間とから構成された電流
決定手段に基づいている。即ち、ダイオードＤ１、Ｄ２
の直列回路には、供給電圧ＵB の大きさに関係なく、ま
たトランジスタＴ１の電流増幅率ＢT1に関係なく、約
１．３Ｖのほぼ一定な電圧ＵD が印加されている。同様
にトランジスタＴ２のエミッタ−ベース区間には約０．
６５Ｖのほぼ一定な電圧ＵBE2 が印加されている。それ
ゆえ、抵抗Ｒ１の電圧Ｕ１は約０．６５Ｖに規定され、
その結果この抵抗Ｒ１を流れる電流ＩR1もＩR1≒０．６
５Ｖ／Ｒ１に規定される。
オードＤ１、Ｄ２の直列回路と、抵抗Ｒ１と、トランジ
スタＴ２のエミッタ−ベース区間とから構成された電流
決定手段に基づいている。即ち、ダイオードＤ１、Ｄ２
の直列回路には、供給電圧ＵB の大きさに関係なく、ま
たトランジスタＴ１の電流増幅率ＢT1に関係なく、約
１．３Ｖのほぼ一定な電圧ＵD が印加されている。同様
にトランジスタＴ２のエミッタ−ベース区間には約０．
６５Ｖのほぼ一定な電圧ＵBE2 が印加されている。それ
ゆえ、抵抗Ｒ１の電圧Ｕ１は約０．６５Ｖに規定され、
その結果この抵抗Ｒ１を流れる電流ＩR1もＩR1≒０．６
５Ｖ／Ｒ１に規定される。
【００１６】電流ＩR1はトランジスタＴ１の安定させる
べき動作電流ＩC1とトランジスタＴ２のエミッタ電流Ｉ
E2との和である。トランジスタＴ１の電流増幅率ＢT1が
４０より大きい場合、トランジスタＴ１のベース電流Ｉ
B1、及び従ってトランジスタＴ２のエミッタ電流ＩE2も
トランジスタＴ１の動作電流ＩC1に比べて無視し得る程
小さい。それゆえ、ＩC1≒０．６５Ｖ／Ｒ１が当てはま
る。
べき動作電流ＩC1とトランジスタＴ２のエミッタ電流Ｉ
E2との和である。トランジスタＴ１の電流増幅率ＢT1が
４０より大きい場合、トランジスタＴ１のベース電流Ｉ
B1、及び従ってトランジスタＴ２のエミッタ電流ＩE2も
トランジスタＴ１の動作電流ＩC1に比べて無視し得る程
小さい。それゆえ、ＩC1≒０．６５Ｖ／Ｒ１が当てはま
る。
【００１７】供給電圧ＵB が変化する場合、ダイオード
Ｄ１、Ｄ２の直列回路における電圧ＵD は指数関数形の
ダイオード特性線に基づいてほぼ一定のままである。同
じ理由から同様にトランジスタＴ２のベース−エミッタ
電圧ＵBE2 もほぼ一定のままである。それゆえ、抵抗Ｒ
１の電圧Ｕ１も同様に殆ど変化せず、その結果トランジ
スタＴ１の動作電流ＩC1もほぼ一定のままである。
Ｄ１、Ｄ２の直列回路における電圧ＵD は指数関数形の
ダイオード特性線に基づいてほぼ一定のままである。同
じ理由から同様にトランジスタＴ２のベース−エミッタ
電圧ＵBE2 もほぼ一定のままである。それゆえ、抵抗Ｒ
１の電圧Ｕ１も同様に殆ど変化せず、その結果トランジ
スタＴ１の動作電流ＩC1もほぼ一定のままである。
【００１８】トランジスタＴ１の電流増幅率ＢT1が製造
上の原因により定格値から偏倚する場合も、トランジス
タＴ１の動作電流ＩC1は殆ど変わらない。小さいか又は
大きい電流増幅率ＢT1はトランジスタＴ２のエミッタ電
流ＩE2、及び従って同様にトランジスタＴ１のベース電
流ＩB1を、両者の場合において逆の制御が行われるよう
に変える。例えばトランジスタＴ１の実際の電流増幅率
ＢT1が定格値より大きい場合、抵抗Ｒ１を流れる電流Ｉ
R1は一定のままであるので、トランジスタＴ１の動作電
流ＩC1はエミッタ電流ＩE2の同時の減少と共に増大す
る。このことからトランジスタＴ１のベース電流ＩB1が
減少し、このベース電流ＩB1の減少により動作電流ＩC1
が低下させられる。
上の原因により定格値から偏倚する場合も、トランジス
タＴ１の動作電流ＩC1は殆ど変わらない。小さいか又は
大きい電流増幅率ＢT1はトランジスタＴ２のエミッタ電
流ＩE2、及び従って同様にトランジスタＴ１のベース電
流ＩB1を、両者の場合において逆の制御が行われるよう
に変える。例えばトランジスタＴ１の実際の電流増幅率
ＢT1が定格値より大きい場合、抵抗Ｒ１を流れる電流Ｉ
R1は一定のままであるので、トランジスタＴ１の動作電
流ＩC1はエミッタ電流ＩE2の同時の減少と共に増大す
る。このことからトランジスタＴ１のベース電流ＩB1が
減少し、このベース電流ＩB1の減少により動作電流ＩC1
が低下させられる。
【００１９】温度変動の場合、一方ではトランジスタＴ
１の電流増幅率ＢT1が変化する。他方では電圧ＵD 、Ｕ
BE2 が数ｍＶ変化する。このことは両ダイオードＤ１、
Ｄ２の直列回路のｐｎ接合及びトランジスタＴ２のエミ
ッタ−ベース区間のｐｎ接合における電圧変化を生ず
る。しかしながら、トランジスタＴ１の電流増幅率ＢT1
の変化は上述した理由から殆ど何の影響も与えない。ｐ
ｎ接合における電圧変化の影響はダイオードＤ１、Ｄ２
の一方に対してはトランジスタＴ２のエミッタ−ベース
区間のｐｎ接合によって補償される。１つのダイオード
の電圧変化が残されるが、この電圧変化は抵抗Ｒ１の適
切な温度特性によって補償される。回路装置のその他の
デバイスに対する温度影響は重要ではない。というの
は、それによって、両ダイオードＤ１、Ｄ２と、抵抗Ｒ
１と、トランジスタＴ２のエミッタ−ベース区間とから
成る電流決定手段は影響を受けないからである。
１の電流増幅率ＢT1が変化する。他方では電圧ＵD 、Ｕ
BE2 が数ｍＶ変化する。このことは両ダイオードＤ１、
Ｄ２の直列回路のｐｎ接合及びトランジスタＴ２のエミ
ッタ−ベース区間のｐｎ接合における電圧変化を生ず
る。しかしながら、トランジスタＴ１の電流増幅率ＢT1
の変化は上述した理由から殆ど何の影響も与えない。ｐ
ｎ接合における電圧変化の影響はダイオードＤ１、Ｄ２
の一方に対してはトランジスタＴ２のエミッタ−ベース
区間のｐｎ接合によって補償される。１つのダイオード
の電圧変化が残されるが、この電圧変化は抵抗Ｒ１の適
切な温度特性によって補償される。回路装置のその他の
デバイスに対する温度影響は重要ではない。というの
は、それによって、両ダイオードＤ１、Ｄ２と、抵抗Ｒ
１と、トランジスタＴ２のエミッタ−ベース区間とから
成る電流決定手段は影響を受けないからである。
【００２０】図１に示された回路装置の上述した制御挙
動を説明するために、図２及び図３に、供給電圧ＵB が
変化する際もしくはトランジスタＴ１の電流増幅率ＢT1
が変化する際の回路装置の制御挙動がグラフにて示され
ている。図２は動作電流ＩC1が供給電圧ＵB の大きさに
対する関係を示し、図３は動作電流ＩC1のトランジスタ
Ｔ１の電流増幅率ＢT1に対する関係を示している。図６
の線図と比較すると、並列負帰還に比較して制御挙動が
明らかに改善されていることがわかる。
動を説明するために、図２及び図３に、供給電圧ＵB が
変化する際もしくはトランジスタＴ１の電流増幅率ＢT1
が変化する際の回路装置の制御挙動がグラフにて示され
ている。図２は動作電流ＩC1が供給電圧ＵB の大きさに
対する関係を示し、図３は動作電流ＩC1のトランジスタ
Ｔ１の電流増幅率ＢT1に対する関係を示している。図６
の線図と比較すると、並列負帰還に比較して制御挙動が
明らかに改善されていることがわかる。
【００２１】図１に示された回路装置は端子１と端子２
との間に付加的な外部抵抗を接続することができる。こ
のことによって、第１のトランジスタＴ１の動作電流Ｉ
C1の正確な個々の調整が可能になる。
との間に付加的な外部抵抗を接続することができる。こ
のことによって、第１のトランジスタＴ１の動作電流Ｉ
C1の正確な個々の調整が可能になる。
【００２２】図１に示された回路装置は必要に応じて抵
抗Ｒ１と共に又は抵抗Ｒ１なしにまたトランジスタＴ１
と共に又はトランジスタＴ１なしにチップ上に集積可能
である。集積のために、僅かな数のプロセスステップを
持つ特に簡単かつコスト的に有利な技術を使用すること
ができる。集積回路に抵抗Ｒ１を省略する場合、回路装
置の機能を維持するために端子１と端子２との間に抵抗
Ｒ１を外付けで接続される。
抗Ｒ１と共に又は抵抗Ｒ１なしにまたトランジスタＴ１
と共に又はトランジスタＴ１なしにチップ上に集積可能
である。集積のために、僅かな数のプロセスステップを
持つ特に簡単かつコスト的に有利な技術を使用すること
ができる。集積回路に抵抗Ｒ１を省略する場合、回路装
置の機能を維持するために端子１と端子２との間に抵抗
Ｒ１を外付けで接続される。
【００２３】図４はトランジスタＴ１なしの図１に示さ
れた回路装置の集積構造の一実施例の概略断面図を示
す。ｐ形基板５から出発して、回路装置のデバイスは分
離されたｎ形ウェル内に形成されている。抵抗Ｒ１はｎ
形ウェル６から構成されている。ダイオードＤ１はｐ形
ウェル７とこのウェル内に埋込まれたｎ形ウェル８とか
ら構成され、ｎ形ウェル９内に埋込まれている。ダイオ
ードＤ１と同様に、ダイオードＤ２はｐ形ウェル１０と
このウェル内に埋込まれたｎ形ウェル１１とから形成さ
れ、ｎ形ウェル１２内に埋込まれている。ウェル７とウ
ェル９とから形成されたｐｎ接合と、ウェル１０とウェ
ル１２とから形成されたｐｎ接合とは表面で短絡されて
いる。ｐ形ウェル１４が埋込まれているｎ形ウェル１３
と、ｐ形基板５とはトランジスタＴ２を形成している。
ｎ形ウェル１６内に埋込まれているｐ形ウェル１５は抵
抗Ｒ２を形成している。個々のデバイス間にはｐ形保護
リング（ガードリング）１９が配置されている。
れた回路装置の集積構造の一実施例の概略断面図を示
す。ｐ形基板５から出発して、回路装置のデバイスは分
離されたｎ形ウェル内に形成されている。抵抗Ｒ１はｎ
形ウェル６から構成されている。ダイオードＤ１はｐ形
ウェル７とこのウェル内に埋込まれたｎ形ウェル８とか
ら構成され、ｎ形ウェル９内に埋込まれている。ダイオ
ードＤ１と同様に、ダイオードＤ２はｐ形ウェル１０と
このウェル内に埋込まれたｎ形ウェル１１とから形成さ
れ、ｎ形ウェル１２内に埋込まれている。ウェル７とウ
ェル９とから形成されたｐｎ接合と、ウェル１０とウェ
ル１２とから形成されたｐｎ接合とは表面で短絡されて
いる。ｐ形ウェル１４が埋込まれているｎ形ウェル１３
と、ｐ形基板５とはトランジスタＴ２を形成している。
ｎ形ウェル１６内に埋込まれているｐ形ウェル１５は抵
抗Ｒ２を形成している。個々のデバイス間にはｐ形保護
リング（ガードリング）１９が配置されている。
【００２４】それぞれ１つのｎ形ウェル内にダイオード
Ｄ１、Ｄ２を埋込むことによって、ダイオード端子とチ
ップの下面との間に正電圧が印加されてもまた負電圧が
印加されてもｐｎ接合は逆方向に極性化される。同じ理
由から抵抗Ｒ２もｎ形ウェル内に埋込まれたｐ形ウェル
の形に形成されている。ウェル７とウェル９とから形成
されたｐｎ接合と、ウェル１０とウェル１２とから形成
されたｐｎ接合との短絡は、各ダイオードに形成されて
いる寄生サイリスタの点弧を阻止する。
Ｄ１、Ｄ２を埋込むことによって、ダイオード端子とチ
ップの下面との間に正電圧が印加されてもまた負電圧が
印加されてもｐｎ接合は逆方向に極性化される。同じ理
由から抵抗Ｒ２もｎ形ウェル内に埋込まれたｐ形ウェル
の形に形成されている。ウェル７とウェル９とから形成
されたｐｎ接合と、ウェル１０とウェル１２とから形成
されたｐｎ接合との短絡は、各ダイオードに形成されて
いる寄生サイリスタの点弧を阻止する。
【００２５】図４に示された集積回路の上述した製造方
法は特に有利なやり方でプロセスステップの数が僅かで
ある点を特徴としている。第１の抵抗Ｒ１、ｎ形ウェル
９、ｎ形ウェル１２、トランジスタＴ２のベースＢ２
（ｎ形ウェル１３）、及びｎ形ウェル１６は１つのステ
ップでパターン化され、ドープされる。同様に引き続い
て１つのステップで、ｐ形ウェル７、ｐ形ウェル１０、
トランジスタＴ２のエミッタＥ２（ｐ形ウェル１４）、
及びｐ形ガードリング１９がパターン化され、ドープさ
れる。
法は特に有利なやり方でプロセスステップの数が僅かで
ある点を特徴としている。第１の抵抗Ｒ１、ｎ形ウェル
９、ｎ形ウェル１２、トランジスタＴ２のベースＢ２
（ｎ形ウェル１３）、及びｎ形ウェル１６は１つのステ
ップでパターン化され、ドープされる。同様に引き続い
て１つのステップで、ｐ形ウェル７、ｐ形ウェル１０、
トランジスタＴ２のエミッタＥ２（ｐ形ウェル１４）、
及びｐ形ガードリング１９がパターン化され、ドープさ
れる。
【図１】本発明の一実施例の回路図。
【図２】本発明の実施例の供給電圧が変化する際の本発
明による回路装置の制御挙動を示す線図。
明による回路装置の制御挙動を示す線図。
【図３】本発明の実施例の第１のトランジスタＴ１の電
流増幅率が変化する際の制御挙動を示す線図。
流増幅率が変化する際の制御挙動を示す線図。
【図４】本発明による回路装置の集積回路の構造の一例
を示す断面図。
を示す断面図。
【図５】従来の回路装置の一例の回路図。
【図６】図５に示された従来の回路装置の、（ａ）は動
作電流と供給電圧との関係を示す線図、（ｂ）は動作電
流と電流増幅率との関係を示す線図。
作電流と供給電圧との関係を示す線図、（ｂ）は動作電
流と電流増幅率との関係を示す線図。
Ｔ１、Ｔ２ トランジスタ Ｄ１、Ｄ２ ダイオード Ｒ１、Ｒ２ 抵抗 １、２、３、４ 端子 ５ 基板 ６ ｎ形ウェル ７ ｐ形ウェル ８、９ ｎ形ウェル １０ ｐ形ウェル １１、１２、１３ ｎ形ウェル １４、１５ ｐ形ウェル １６ ｎ形ウェル １９ ガードリング
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｆ 1/34 (72)発明者 クラウス‐ユルゲン シエツプフ ドイツ連邦共和国 85737 イスマニン グ アン デア イザラウ ２
Claims (5)
- 【請求項１】 負帰還によって第１のトランジスタ（Ｔ
１）の動作点を安定させるための集積可能な回路装置で
あって、 ａ）回路装置は第２のトランジスタ（Ｔ２）と、第１の
抵抗（Ｒ１）と、少なくとも１つの第１のダイオード
（Ｄ１）及び第２のダイオード（Ｄ２）から成る直列回
路と、第２の抵抗（Ｒ２）とを有し、 ｂ）ダイオードから成る直列回路は第１の端子（１）と
第２のトランジスタ（Ｔ２）のベース（Ｂ２）との間に
接続され、 ｃ）第２のトランジスタ（Ｔ２）のエミッタ（Ｅ２）は
第２の端子（２）に接続され、 ｄ）第２のトランジスタ（Ｔ２）のコレクタ（Ｃ２）は
第３の端子（３）に接続され、 ｅ）第１の抵抗（Ｒ１）は第１の端子（１）と第２の端
子（２）との間に接続され、 ｆ）第２の抵抗（Ｒ２）は第２のトランジスタ（Ｔ２）
のベース（Ｂ２）と第４の端子（４）との間に接続さ
れ、 ｇ）第１のトランジスタ（Ｔ１）はそのコレクタ（Ｃ
１）が第２の端子（２）に、そのベース（Ｂ１）が第３
の端子（３）に、そのエミッタ（Ｅ１）が第４の端子
（４）に接続され、 ｈ）第４の端子は固定の基準電位に接続され、 ｉ）第１の端子（１）と第４の端子（４）との間には供
給電圧源が接続される、ことを特徴とするトランジスタ
の動作電流安定化回路装置。 - 【請求項２】 第２のトランジスタ（Ｔ２）、直列回路
及び第２の抵抗（Ｒ２）は同一チップ上に集積されてい
ることを特徴とする請求項１記載の回路装置。 - 【請求項３】 第１の抵抗（Ｒ１）も同じチップ上に集
積されていることを特徴とする請求項２記載の回路装
置。 - 【請求項４】 第１のトランジスタ（Ｔ１）も同じチッ
プ上に集積されていることを特徴とする請求項３記載の
回路装置。 - 【請求項５】 ａ）回路装置は第１の導電形の基板
（５）内に形成され、 ｂ）第１の抵抗（Ｒ１）は第２の導電形の第１のウェル
（６）から形成され、 ｃ）第１のダイオード（Ｄ１）は第１の導電形の第２の
ウェル（７）とこのウェル内に埋込まれた第２の導電形
の第３のウェル（８）とから形成され、第２の導電形の
第４のウェル（９）内に埋込まれ、 ｄ）第２のダイオード（Ｄ２）は第１の導電形の第５の
ウェル（１０）とこのウェル内に埋込まれた第２の導電
形の第６のウェル（１１）とから形成され、第２の導電
形の第７ウェル（１２）内に埋込まれ、 ｅ）第２トランジスタ（Ｔ２）は第２の導電形の第８の
ウェル（１３）と、この第８のウェル（１３）内に埋込
まれた第１の導電形の第９のウェル（１４）と、基板
（５）とから構成され、 ｆ）第２の抵抗（Ｒ２）は第１の導電形の第１０のウェ
ル（１５）から形成され、第２の導電形の第１１のウェ
ル（１６）内に埋込まれ、 ｇ）第２のウェル（７）と第４のウェル（９）とから形
成されたｐｎ接合と、第５のウェル（１０）と第７のウ
ェル（１２）とから形成されたｐｎ接合とは表面で短絡
されている、ことを特徴とする請求項３記載の回路装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19505269.2 | 1995-02-16 | ||
| DE19505269A DE19505269C1 (de) | 1995-02-16 | 1995-02-16 | Integrierbare Schaltungsanordnung zur Arbeitsstromstabilisierung eines Transistors durch Gegenkopplung, insbesondere geeignet für batteriebetriebene Geräte |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08256019A JPH08256019A (ja) | 1996-10-01 |
| JP2741590B2 true JP2741590B2 (ja) | 1998-04-22 |
Family
ID=7754174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8047903A Expired - Lifetime JP2741590B2 (ja) | 1995-02-16 | 1996-02-09 | トランジスタの動作電流安定化回路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5952864A (ja) |
| EP (1) | EP0727726B1 (ja) |
| JP (1) | JP2741590B2 (ja) |
| KR (1) | KR100393660B1 (ja) |
| DE (2) | DE19505269C1 (ja) |
| DK (1) | DK0727726T3 (ja) |
| FI (1) | FI960661A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19844741C1 (de) * | 1998-09-29 | 2000-06-08 | Siemens Ag | Schaltungsanordnung zur Arbeitspunktstabilisierung eines Transistors |
| US20080061374A1 (en) * | 2006-09-07 | 2008-03-13 | System General Corporation | Semiconductor resistor and semiconductor process of making the same |
| JP2011239044A (ja) * | 2010-05-07 | 2011-11-24 | Mitsumi Electric Co Ltd | 高周波信号増幅回路 |
| EP4096095A1 (en) * | 2016-04-14 | 2022-11-30 | Nexperia B.V. | Solid state relay |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3702947A (en) * | 1970-10-21 | 1972-11-14 | Itt | Monolithic darlington transistors with common collector and seperate subcollectors |
| US4028564A (en) * | 1971-09-22 | 1977-06-07 | Robert Bosch G.M.B.H. | Compensated monolithic integrated current source |
| US3956661A (en) * | 1973-11-20 | 1976-05-11 | Tokyo Sanyo Electric Co., Ltd. | D.C. power source with temperature compensation |
| US3978350A (en) * | 1975-03-11 | 1976-08-31 | Nasa | Dual mode solid state power switch |
| JPS52113339U (ja) * | 1976-02-26 | 1977-08-29 | ||
| US4030023A (en) * | 1976-05-25 | 1977-06-14 | Rockwell International Corporation | Temperature compensated constant voltage apparatus |
| US4323792A (en) * | 1978-06-28 | 1982-04-06 | Bergmann Guenther | Two terminal circuitry for voltage limitation |
| US4481430A (en) * | 1982-08-02 | 1984-11-06 | Fairchild Camera & Instrument Corp. | Power supply threshold activation circuit |
| US4613768A (en) * | 1984-11-13 | 1986-09-23 | Gte Communication Systems Corp. | Temperature dependent, voltage reference comparator/diode |
| JPS63265461A (ja) * | 1986-12-15 | 1988-11-01 | Fuji Electric Co Ltd | 半導体装置 |
| DE4112697C1 (ja) * | 1991-04-18 | 1992-10-15 | Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig Hollaend. Stiftung & Co Kg, 8510 Fuerth, De | |
| US5184036A (en) * | 1991-08-09 | 1993-02-02 | Delco Electronics Corporation | Method of limiting output current from an interface drive circuit |
-
1995
- 1995-02-16 DE DE19505269A patent/DE19505269C1/de not_active Expired - Fee Related
-
1996
- 1996-01-31 DK DK96101353T patent/DK0727726T3/da active
- 1996-01-31 DE DE59605014T patent/DE59605014D1/de not_active Expired - Lifetime
- 1996-01-31 EP EP96101353A patent/EP0727726B1/de not_active Expired - Lifetime
- 1996-02-09 JP JP8047903A patent/JP2741590B2/ja not_active Expired - Lifetime
- 1996-02-12 KR KR1019960003284A patent/KR100393660B1/ko not_active IP Right Cessation
- 1996-02-14 FI FI960661A patent/FI960661A/fi not_active IP Right Cessation
- 1996-02-16 US US08/601,329 patent/US5952864A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032715A (ko) | 1996-09-17 |
| KR100393660B1 (ko) | 2003-10-22 |
| EP0727726A2 (de) | 1996-08-21 |
| FI960661A0 (fi) | 1996-02-14 |
| DE59605014D1 (de) | 2000-05-31 |
| JPH08256019A (ja) | 1996-10-01 |
| EP0727726B1 (de) | 2000-04-26 |
| FI960661A (fi) | 1996-08-17 |
| DE19505269C1 (de) | 1996-05-23 |
| US5952864A (en) | 1999-09-14 |
| EP0727726A3 (ja) | 1996-09-18 |
| DK0727726T3 (da) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194884B1 (en) | Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device | |
| EP0994335A2 (en) | Comparing and amplifying detector circuit | |
| US7808762B2 (en) | Semiconductor device performing overheat protection efficiently | |
| JP2019174976A (ja) | ボルテージレギュレータ | |
| JPH0121703B2 (ja) | ||
| US7485931B2 (en) | Semiconductor integrated circuit | |
| JP2741590B2 (ja) | トランジスタの動作電流安定化回路装置 | |
| JP4467963B2 (ja) | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 | |
| JPS6165468A (ja) | 高出力集積回路装置 | |
| JPS62191907A (ja) | 半導体回路 | |
| TW478230B (en) | Overvoltage protector | |
| JP3286228B2 (ja) | 半導体集積回路 | |
| US4381484A (en) | Transistor current source | |
| US6768139B2 (en) | Transistor configuration for a bandgap circuit | |
| KR19980023935A (ko) | 반도체 집적회로 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| EP0921619A2 (en) | A power source circuit of a semiconductor integrated circuit | |
| US11216021B2 (en) | Current generation circuit | |
| EP0457737B1 (en) | MOS/BIP protection circuit | |
| US20070047165A1 (en) | Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JP3124938B2 (ja) | 直流安定化電源回路 | |
| JPS6410101B2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| US3567964A (en) | Integrated circuit for reference amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 16 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |