KR100393660B1 - 피드백에의해트랜지스터의동작전류를안정화하기위한집적가능한회로 - Google Patents

피드백에의해트랜지스터의동작전류를안정화하기위한집적가능한회로 Download PDF

Info

Publication number
KR100393660B1
KR100393660B1 KR1019960003284A KR19960003284A KR100393660B1 KR 100393660 B1 KR100393660 B1 KR 100393660B1 KR 1019960003284 A KR1019960003284 A KR 1019960003284A KR 19960003284 A KR19960003284 A KR 19960003284A KR 100393660 B1 KR100393660 B1 KR 100393660B1
Authority
KR
South Korea
Prior art keywords
transistor
well
terminal
resistor
conductivity type
Prior art date
Application number
KR1019960003284A
Other languages
English (en)
Other versions
KR960032715A (ko
Inventor
마르가레테 데커스
로타르 무지올
클라우스-위르겐 쇠프
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7754174&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100393660(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR960032715A publication Critical patent/KR960032715A/ko
Application granted granted Critical
Publication of KR100393660B1 publication Critical patent/KR100393660B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

트랜지스터(T1)의 동작전류(IC1)는 온도 변동시, 트랜지스터(T1)의 실제 전류 이득과 정격값과의 편차시, 그리고 공급전압(UB)의 변동시, 변동되지 않아야한다. 동작전류(IC1)의 안정화를 위해, 트랜지스터(T1)의 콜렉터(C1)와 베이스(B1) 사이에는 적어도 2개의 다이오드(D1, D2)로된 직렬회로, 저항(R1) 및 제 2 트랜지스터(T2)의 에미터 베이스 구간을 포함하는 전류 결정 메시가 접속된다. 회로는 저렴한 방식으로 칩상에 집적될 수 있다.

Description

피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 집적가능한 회로
본 발명은 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 회로에 관한 것이다.
이러한 회로는 예컨대 E. Boehmer저, Elemente der angewandten Elektronik, 제 9권, Vieweg-Verlag, braunschweig, Deutschland, 1994에 개시되어있으며 병렬 피드백 또는 직렬 피드백으로서 공지되어 있다.
병렬 피드백의 기본 방식은 제 5도에 도시되어 있다. 제어될 트랜지스터(T1)의 콜렉터 베이스 구간에 대해 병렬로, 저항(RB)이 접속된다. 예컨대 온도에 의한 동작전류(IC1)의 상승은 콜렉터 이미터 전압(UCE1)의 감소와 동시에 베이스 전류(IB1)의 감소를 일으키며, 이것은 피드백의 의미로 작용한다.
직렬 피드백에서는 이미터 인입선에 저항이 접속된다. 베이스 전위는 분압기를 통해 세팅된다. 동작전류가 온도로 인해 상승되는 경우 이미터 전위가 상승하고, 이로인해 베이스 이미터 전압이 그리고 그에 따라 재차 베이스 전류가 감소된다.
온도 변동과 더불어, 공급 전압(UB)의 변동, 및 불가피한 제조공차로 인한 제어될 트랜지스터의 전류이득과 정격값과의 편차는 동작전류를 원하는 값과 차이나게 한다.
특히 배터리로 동작되는 전차 장치에서는 공급 전압(UB)의 변동이 불가피하다. 그러나, 예컨대 이동 전화 및 랩탐(laptop) 컴퓨터와 같은 이들 전자장치의 보급이 증가한다는 견지에서 볼 때 배터리 동작은 점점 더 중요해진다. 따라서, 전자 장치의 구성시 공급전압(UB)의 변동이 보다 중요하게 고려되어야 한다. 또한, 일반적으로 이동 전자 장치는 주변 온도의 큰 변동에 노출된다.
종종 사용되는 병렬 피드백은 공급 전압(UB)의 변동시 및 전류 이득(B)과 정격값과의 편차시 단지 불충분한 동작전류 안정화만을 보장한다. 두경우에 동작전류의 중요한 변동이 생긴다. 제 6도의 다이어그램(a) 및 (b)은 이것을 나타낸다. 상기 다이어그램은 공급 전압(UB) 및 전류 이득(BT1)에 대한 동작전류의 의존도를 나타낸다.
직렬 피드백에 의해, 공급 전압의 변동시 및 전류 이득과 정격값과의 편차시 보다 향상된 동작전류 안정화가 이루어질 수 있기는 하지만, 상기 직렬 피드백은 이미터 인입선내에 접속된 저항에서, 공급 전압원으로부터 부가르 공급되어야 하는 전압이 강하한다는 단점은 갖는다. 그러나, 전자 장치분야에서 점점 더 낮은 공급전압을 개발하려 한다는 점을 고려해볼 때 이것은 바람직하지 못하다.
본 발명의 목적은 온도 변동시, 제어된 트랜지스터의 전류 이득과 정격값과의 편차시, 및 공급 전압의 변동시, 제어된 트랜지스터의 높은 동작 전류 안정성과 동시에 낮은 공급 전압을 보장하는 회로를 제공하는 것이다.
상기 목적은
a) 회로가 제 2 트랜지스터, 제 1 저항, 적어도 하나의 제 1 다이오드 및 제 2 다이오드로된 직렬회로 및 제 2 저항을 포함하며,
b) 다이오드로 이루어진 직렬회로는 제 1 단자 및 제 2 트랜지스터의 베이스 사이에 접속되고,
c) 제 2 트랜지스터의 이미터는 제 2 단자에 접속되며,
d) 제 2 트랜지스터의 콜렉터는 제 3 단자에 접속되고,
e) 제 1 저항은 제 1 단자와 제 2 단자 사이에 접속되며,
f) 제 2 저항은 제 2 트랜지스터의 베이스와 제 4 단자 사이에 접속되고,
g) 제 1 트랜지스터의 콜렉터는 제 2 단자에, 그것의 베이스는 제 3 단자에 그리고 그것의 이미터는 제 4 단자에 접속되며,
h) 제 4 단자는 고정 기준전위에 접속되고,
i) 제 1 단자와 제 4 단자 사이에 공급전압원에 접속되는 것을 특징으로 하는 회로에 의해 달성된다.
상기 회로의 바람직한 개선은 특허청구의 범위 종속항에 제시된다.
본 발명에 따른 회로는 탁월한 동작전류 안정화와 더불어, 회로가 특히 저렴한 방식으로 침상에 집적될 수 있고 SMD 하우징내로 조립될 수 있다는 장점을 갖는다.
본 발명을 첨부한 제 1도 내지 4도의 실시예를 참고로 보다 상세히 설명하면 하기와 같다.
제 1도에 따른 회로에서 제어될 트랜지스터(T1)을 npn 트랜지스터이다. 트랜지스터(T1)의 이미터(E1)는 고정전위, 예컨대 접지에 접속되고 단자(4)에 접속된다. 트랜지스터(T1)의 베이스(B1)는 단자(3)에 접속되고, 트랜지스터(T1)의 콜렉터(C1)는 단자(2)에 접속된다. 트랜지스터(T2), 즉 pnp 트랜지스터의 콜렉터(G2)는 단자(3)에 접속되고, 그것의 이미터(E2)는 단자(2)에 접속된다. 저항(R1)은 단자(1)와 트랜지스터(T2)의 이미터(E2)사이에 접속된다. 다이오드(D1) 및 다이오드(D2)로 이루어진 직렬회로는 트랜지스터(T2)의 베이스(B2)와 단자(1) 사이에 접속된다. 저항(R2)은 트랜지스터(T2)의 베이스(B2)와 단자(4) 사이에 접속된다. 회로는 단자(1) 및 단자(4)를 통해 공급 전압(UB), 예컨대 배터리 전압에 접속된다.
상기 회로의 특히 바람직한 작용은 2개의 다이오드(D1, D2)로된 직렬 회로, 저항(R1) 및 트랜지스터(T2)의 이미터 베이스 구간으로 이루어진 전류 결정 메시에 기인한다. 다이오드(D1, D2)의 직렬회로에는 동작전압(UB)의 크기와 무관하게 그리고 트랜지스터(T1)의 전류 이득(BT1)과 무관하게 대략 1.3V의 거의 일정한 전압(UD)이 인가된다. 마찬가지로, 트랜지스터(T2)의 이미터-베이스 구간에는 대략 0.65V의 거의 일정한 전압(UBE2)에 인가된다. 따라서, 저항(R1)에서의 전압(U1)은 대략 0.65V이고, 그에 따라 저항(R1)을 통과한 전류(IR1)는 IR1 0.65V/R1이다.
전류(IR1)는 트랜지스터(T1)의 안정화되어야할 동작 전류(IC1)와 트랜지스터(T2)의 이미터 전류(IE2)와의 합이다. 트랜지스터(T1)의 전류 이득(BT1)이40 보다 크면, 트랜지스터(T1)의 베이스 전류(IB1) 및 그에 따라 트랜지스터(T2)의 이미터 전류(IE2)가 트랜지스터(T1)의 동작 전류(IC1) 보다 약간 적다. 따라서, IC1 0.65V/R1.
공급전압(UB)이 변동되는 경우, 다이오드(D1, D2)의 직렬회로에서의 전압(UD)은 다이오드의 지수 특성곡선으로 인해 거의 일정하게 유지된다. 동일한 이유로, 트랜지스터(T2)의 베이스 이미터 전압(UBE2)에 거의 일정하게 유지된다. 따라서, 저항(R1)에서의 전압(U1)이 거의 변하지 않으므로, 트랜지스터(T1)의 동작전류(IC1)도 거의 일정하게 유지된다.
트랜지스터(T1)의 전류 이득(BT1)이 제조 편자로인해 정격값과 다른 경우에도 트랜지스터(T1)의 동작전류(IC1)가 거의 변하지 않는다. 보다 작은 또는 보다 큰 전류 이득(BT1)을 두 경우에 피드백이 이루어지도록, 트랜지스터(T2)의 이미터 전류(IE2) 및 그에 따른 트랜지스터(T1)의 베이스 전류(IB1)를 변동시킨다. 예컨대 트랜지스터(T1)의 실제적인 전류 이득(BT1)이 정격값 보다 크면, 저항(R1)을 통과하는 전류(IR1)가 일정하기 때문에, 이미터 전류(IE2)가 감소하는 동시에 트랜지스터(T1)의 동작전류(IC1)는 증가한다. 이것으로부터 발생되는 트랜지스터(T1)의 베이스 전류(IB1)의 감소는 동작전류(IC1)의 감소를 일으킨다.
온도 변동시 한편으로는 트랜지스터(T1)의 전류 이득(BT1)이 변동된다. 다른 한편으로는 전압(UD, UBE2)은 및 mV정도 변동된다. 이것은 두 다이오드(D1, D2)의 직렬회로와 트랜지스터(T2)의 이미터 베이스 구간의 pn접합에서의 전압 변동의 결과이다. 그러나, 트랜지스터(T1)의 전류 이득(BT1)의 변동은 전술한 이유 때문에 중요하지 않다. pn 접합에서의 전압 변동의 효과는 다이오드(D1, D2)중 하나에 있어 트랜지스터(T2)의 이미터 베이스 구간의 pn 접합에 의해 보상된다. 한 다이오드의 전압변동이 남아있기는 하지만, 이것은 저항(R1)의 적합한 온도 특성에 의해 보상된다. 회로의 남아있는 소자에 대한 온도 영향은 중요하지 않은데, 그 이유는 그로인해 두 다이오드(D1, D2), 저항(R1) 및 트랜지스터(T2)의 이미터 베이스 구간으로 이루어진 전류 결정 메시가 영향을 받지 않기 때문이다.
제 1도에 따른 회로의 전술한 제어 특성을 명확히 나타내기 위해서, 제 2도 및 3도에 공급 전압(UB)의 변동시 및 트랜지스터(T1)의 전류 이득(BT1)의 변동시 회로의 제어특성을 그래프로 나타냈다. 제 2도는 공급 전압(UB)의 크기에 따른 동작전류(IC1)를 나타내고, 제 3도는 트랜지스터(T1)의 전류 이득(BT1)에 따른 동작전류(IC1)를 나타낸다. 제 6도에 따른 다이어그램과 비교하면, 병렬 피드백에 비해 제어 특성의 현저한 개선이 나타난다.
제 1도에 따른 회로에서는 단자(1)와 단자(2) 사이에 부가의 외부 저항을 접속하는 것이 가능하다. 이것은 제 1 트랜지스터(T1)의 동작전류(IC1)의 매우 정확한개별 세팅을 가능하게 한다.
제 1도에 따른 회로는 필요에 따라 저항(R1)을 가지고 또는 없이 그리고 트랜지스터(T1)를 가지고 또는 없이 칩상에 집적가능하다. 집적을 위해, 적은 수의 공정 단계를 가진 특히 간단하고 저렴한 기술이 사용될 수 있다. 집적된 회로에서 저항(R1)이 생략되는 경우 회로의 기능 유지를 위해, 단자(1)와 단자(2) 사이에 저항(R1)에 외부로 접속되어야 한다.
제 4도는 트랜지스터(T1) 없는 제 1도에 따른 회로의 집적된 구성의 실시예를 나타낸 개략적인 횡단면도이다. p 도전형 기판을 기초로, 분리된 n 도전형 웰(6)내에 회로 소자가 구현된다. 저항(R1)은 n 도전형 웰(6)로 이루어진다. 다이오드(D1)는 p 도전형 웰(7) 및 그안에 매립된 n 도전형 웰(8)로 이루어지고 n 도전형 웰(9)내에 매립된다. 이것과 유사하게, 다이오드(D2)는 p 도전형 웰(10) 및 그안에 매립된 n 도전형 웰(11)로 이루어지고 n 도전형 웰(12)내에 매립된다. 웰(7) 및 웰(9)로 형성된 pn 접합, 및 웰(10) 및 웰(12)로 형성된 pn 접합은 표면에서 단락된다. n 도전형 웰(13), 그안에 매립된 p 도전형 웰(14) 및 p 도전형 기판(5)은 트랜지스터(T2)를 형성한다. n 도전형 웰(16)내에 매립된 p 도전형 웰(15)은 저항(R2)을 형성한다. 개별 소자 사이에는 p 도전형 보호 링(19)(가드 링)이 배치된다.
n 도전형 웰에 다이오드(D1, D2)를 각각 매립하는 것은, 다이오드 단자와 칩의 하부면 사이에 양의 전압 및 음의 전압이 가해질 때 pn 접합이 차단방향으로 극성을 가지게 한다. 동일한 이유 때문에 저항(R2)이 n 도전형 웰내에 매립된 p 도전형 웰의 형태로 형성된다. 웰(7, 9)로 형성된 pn 접합 및 웰(10, 12)로 형성된 pn 접합은 각각의 다이오드에 형성된 기생 다이리스터의 점화를 방지한다.
제 4도에 따른 집적 회로를 만들기 위한 전술한 방법은 특히 바람직하게는 적은 수의 공정 단계를 특징으로 한다. 제 1 저항(R1), n 도전형 웰(9), n 도전형 웰(12), 트랜지스터(T2)의 베이스(B2)(n 도전형 웰 (13)) 및 n 도전형 웰(16)은 한 단계에서 구조화되고 도핑된다. 마찬가지로, 그 다음에 한 단계에서 p 도전형 웰(7), p 도전형 웰(10), 트랜지스터(T2)의 이미터(E2)(p 도전형 웰(14)) 및 p 도전형 가드 링(19)이 구조화되고 도핑된다.
제 1도는 본 발명에 따른 회로도.
제 2도는 공급 전압(UB)의 변동시 본 발명에 따른 회로의 제어특성을 나타낸 그래프.
제 3도는 제 1 트랜지스터(T1)의 전류 이득(BT1)이 변동될 때 본 발명에 따른 회로의 제어특성을 나타낸 그래프.
제 4도는 본 발명에 따른 집적회로의 가능한 구조를 나타낸 횡단면도.
제 5도는 선행기술에 따른 회로도.
제 6a도 및 제 6b도는 선행기술에 따를 회로의 제어 특성을 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
1,2,3,4 : 단자 5 : 기판
7,8,9,10,11,12,13,14,15 : 웰
D1,D2 : 다이오드 Ic1 : 동작전류
R1,R2 : 저항 T1,T2 : 트랜지스터
UB: 공급전압

Claims (5)

  1. 피드백에 의해 제 1 트랜지스터(T1)의 동작전류를 안정화하기 위한 집적가능한 회로에 있어서,
    a) 회로가 제 2 트랜지스터(T2), 제 1 저항(R1), 적어도 하나의 제 1 다이오드(D1) 및 제 2 다이오드(D2)로된 직렬회로 및 제 2 저항(R2)를 포함하며,
    b) 다이오드로 이루어진 직렬회로는 제 1 단자(1) 및 제 2 트랜지스터(T2)의 베이스(B2) 사이에 접속되고,
    c) 제 2 트랜지스터(T2)의 이미터(E2)는 제 2 단자(2)에 접속되며,
    d) 제 2 트랜지스터(T2)의 콜렉터(C2)는 제 3 단자(3)에 접속되고,
    e) 제 1 저항(R1)은 제 1 단자(1)와 제 2 단자(2) 사이에 접속되며,
    f) 제 2 저항(R2)은 제 2 트랜지스터(T2)의 베이스(B2)와 제 4 단자(4) 사이에 접속되고,
    g) 제 1 트랜지스터(T1)의 콜렉터(C1)는 제 2 단자(2)에, 베이스(B1)는 제 3 단자(3)에 그리고 이미터(E1)는 제 4 단자(4)에 접속되며,
    h) 제 4 단자는 고정 기준전위에 접속되고,
    i) 제 1 단자(1)와 제 4 단자(4) 사이에는 공급전압원이 접속되는 것을 특징으로 하는 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 집적가능한 회로.
  2. 제 1항에 있어서, 제 2 트랜지스터(T2), 직렬회로 및 제 2 저항(R2)이 동일 칩상에 집적화되는 것을 특징으로 하는 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 집적가능한 회로.
  3. 제 2항에 있어서, 제 1 저항(R1)도 동일 칩상에 집적화되는 것을 특징으로 하는 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 집적가능한 회로.
  4. 제 3항에 있어서, 제 1 트랜지스터(T1)도 동일 칩상에 집적화되는 것을 특징으로 하는 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 집적가능한 회로.
  5. 제 3항에 있어서,
    a) 회로가 제 1 도전형의 기판(5)에 형성되고,
    b) 제 1 저항(R1)이 제 2 도전형의 제 1 웰(6)로 형성되며,
    c) 제 1 다이오드(D1)가 제 1 도전형의 제 2 웰(7) 및 그안에 매립된 제 2 도전형의 제 3 웰(8)로 형성되고 제 2 도전형의 제 4 웰(9)내에 매립되며,
    d) 제 2 다이오드(D2)는 제 1 도전형의 제 5 웰(10) 및 그안에 매립된 제 2 도전형의 제 6 웰(11)로 형성되고 제 2 도전형의 제 7 웰(12)내에 매립되며,
    e) 제 2 트랜지스터(T2)는 제 2 도전형의 제 8 웰(13), 상기 제 8 웰(13)내에 매립된 제 1 도전형의 제 8 웰(14) 및 기판(5)으로 이루어지고,
    f) 제 2 저항(R2)은 제 1 도전형의 제 10 웰(15)로 형성되며 제 2 도전형의 제 11 웰(16)내에 매립되고,
    g) 제 2 웰(7) 및 제 4 웰(9)로 형성된 pn 접합 및 제 5 웰(10) 및 제 7 웰(12)로 형성된 pn 접합이 표면에서 단락되는 것을 특징으로 하는 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 집적가능한 회로.
KR1019960003284A 1995-02-16 1996-02-12 피드백에의해트랜지스터의동작전류를안정화하기위한집적가능한회로 KR100393660B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19505269A DE19505269C1 (de) 1995-02-16 1995-02-16 Integrierbare Schaltungsanordnung zur Arbeitsstromstabilisierung eines Transistors durch Gegenkopplung, insbesondere geeignet für batteriebetriebene Geräte
DE19505269.2 1995-02-16

Publications (2)

Publication Number Publication Date
KR960032715A KR960032715A (ko) 1996-09-17
KR100393660B1 true KR100393660B1 (ko) 2003-10-22

Family

ID=7754174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003284A KR100393660B1 (ko) 1995-02-16 1996-02-12 피드백에의해트랜지스터의동작전류를안정화하기위한집적가능한회로

Country Status (7)

Country Link
US (1) US5952864A (ko)
EP (1) EP0727726B1 (ko)
JP (1) JP2741590B2 (ko)
KR (1) KR100393660B1 (ko)
DE (2) DE19505269C1 (ko)
DK (1) DK0727726T3 (ko)
FI (1) FI960661A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19844741C1 (de) * 1998-09-29 2000-06-08 Siemens Ag Schaltungsanordnung zur Arbeitspunktstabilisierung eines Transistors
US20080061374A1 (en) * 2006-09-07 2008-03-13 System General Corporation Semiconductor resistor and semiconductor process of making the same
JP2011239044A (ja) * 2010-05-07 2011-11-24 Mitsumi Electric Co Ltd 高周波信号増幅回路
EP4096095A1 (en) * 2016-04-14 2022-11-30 Nexperia B.V. Solid state relay

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702947A (en) * 1970-10-21 1972-11-14 Itt Monolithic darlington transistors with common collector and seperate subcollectors
US4028564A (en) * 1971-09-22 1977-06-07 Robert Bosch G.M.B.H. Compensated monolithic integrated current source
US3956661A (en) * 1973-11-20 1976-05-11 Tokyo Sanyo Electric Co., Ltd. D.C. power source with temperature compensation
US3978350A (en) * 1975-03-11 1976-08-31 Nasa Dual mode solid state power switch
JPS52113339U (ko) * 1976-02-26 1977-08-29
US4030023A (en) * 1976-05-25 1977-06-14 Rockwell International Corporation Temperature compensated constant voltage apparatus
US4323792A (en) * 1978-06-28 1982-04-06 Bergmann Guenther Two terminal circuitry for voltage limitation
US4481430A (en) * 1982-08-02 1984-11-06 Fairchild Camera & Instrument Corp. Power supply threshold activation circuit
US4613768A (en) * 1984-11-13 1986-09-23 Gte Communication Systems Corp. Temperature dependent, voltage reference comparator/diode
JPS63265461A (ja) * 1986-12-15 1988-11-01 Fuji Electric Co Ltd 半導体装置
DE4112697C1 (ko) * 1991-04-18 1992-10-15 Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig Hollaend. Stiftung & Co Kg, 8510 Fuerth, De
US5184036A (en) * 1991-08-09 1993-02-02 Delco Electronics Corporation Method of limiting output current from an interface drive circuit

Also Published As

Publication number Publication date
EP0727726A3 (ko) 1996-09-18
JPH08256019A (ja) 1996-10-01
DK0727726T3 (da) 2000-10-23
JP2741590B2 (ja) 1998-04-22
FI960661A0 (fi) 1996-02-14
EP0727726A2 (de) 1996-08-21
US5952864A (en) 1999-09-14
KR960032715A (ko) 1996-09-17
EP0727726B1 (de) 2000-04-26
DE19505269C1 (de) 1996-05-23
FI960661A (fi) 1996-08-17
DE59605014D1 (de) 2000-05-31

Similar Documents

Publication Publication Date Title
EP0166581A2 (en) Cmos circuit overvoltage protection
US4801860A (en) Voltage stabilizer with a minimal voltage drop designed to withstand high voltage transients
EP0691004A1 (en) CIRCUIT FOR LOWERING THE RELEASE VOLTAGE IN A REGULATOR WITH LOW RELEASE VOLTAGE
EP0196893A2 (en) Temperature compensated active resistor
US7485931B2 (en) Semiconductor integrated circuit
KR100393660B1 (ko) 피드백에의해트랜지스터의동작전류를안정화하기위한집적가능한회로
JP4467963B2 (ja) レギュレータ装置およびそれに用いる逆流防止ダイオード回路
JPS6165468A (ja) 高出力集積回路装置
US5821601A (en) Bipolar semiconductor integrated circuit with a protection circuit
US5578862A (en) Semiconductor integrated circuit with layer for isolating elements in substrate
US3997802A (en) Temperature-compensated zener diode arrangement
US4205263A (en) Temperature compensated constant current MOS field effective transistor circuit
US5291238A (en) Photometering circuit
JP3286228B2 (ja) 半導体集積回路
US4381484A (en) Transistor current source
US20030006829A1 (en) Power device with integrated voltage stabilizing circuit and method for manufacturing the device
JP3179630B2 (ja) エピタキシャル・タブ・バイアス構体及び集積回路
JP2560010B2 (ja) 積層ｐｎｐトランジスタ−の反飽和回路
JPH04373158A (ja) 定電圧発生回路
US6337503B1 (en) Integrated power circuit with reduced parasitic current flow
KR0172342B1 (ko) 기준전압 발생회로
US3567964A (en) Integrated circuit for reference amplifier
EP0457737B1 (en) MOS/BIP protection circuit
EP0116995A1 (en) Current stabilizing arrangement
US4310867A (en) Voltage responsive switch with input voltage surge protection

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee