JPH04373158A - 定電圧発生回路 - Google Patents

定電圧発生回路

Info

Publication number
JPH04373158A
JPH04373158A JP3263700A JP26370091A JPH04373158A JP H04373158 A JPH04373158 A JP H04373158A JP 3263700 A JP3263700 A JP 3263700A JP 26370091 A JP26370091 A JP 26370091A JP H04373158 A JPH04373158 A JP H04373158A
Authority
JP
Japan
Prior art keywords
node
constant voltage
resistance means
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3263700A
Other languages
English (en)
Inventor
Yeong-Taek Lee
イェオン−タエク　リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH04373158A publication Critical patent/JPH04373158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体メモリー装置の外
部電源電圧を所定値に低めるための内部電圧降下回路に
関するもので、特にバンドギャップ基準電圧（ＢＧＲ）
回路を使用した定電圧発生回路に関するものである。
【０００２】
【従来の技術】１６ＭＤＲＡＭ等のＶＬＳＩのようにメ
モリー素子が高集積化されることにより、素子のスケー
ルダウンを容易に実現しながら動作特性を向上させるた
めに、外部電源電圧を５Ｖ以下に低めてメモリーチップ
内部の動作電圧に使用する内部電圧降下回路が必要にな
った。一般的に、内部電圧降下回路は、定電圧発生回路
と基準電圧を上向調整する昇圧回路と出力端とから構成
される。
【０００３】このような定電圧発生回路としては、ＭＯ
Ｓトランジスタのしきい電圧を利用したしきい電圧依存
型回路とバンドギャップ特性を利用したＢＧＲ回路があ
る。これらの定電圧発生回路で重要なのは外部電源や温
度変化等の外部の環境変化に無関系に一定の電圧を発生
することである。しきい電圧依存型回路の場合は、温度
や工程条件の変化によりしきい電圧が変動してしまい、
一定の電圧すなわち基準電圧を維持できない問題点があ
る。これに対し、バンドギャップ特性を利用したＢＧＲ
回路の場合は、バイポーラトランジスタのエミッタ−ベ
ース電圧及び抵抗によって出力電圧が決定されるので、
温度変化による基準電圧変化率を抵抗によって容易に調
節することができ、工程による影響を殆んど受けないと
いう長所がある。
【０００４】図５は従来のＢＧＲ回路図である。同図に
示すＢＧＲ回路は、電源電圧端子Ｖｃｃと第１ノード１
との間に接続された第１抵抗４と、第１ノード１と第２
ノード３との間に接続された第２抵抗５と、第２ノード
３と接地電圧端子Ｖｓｓとの間にコレクタとエミッタが
接続された第１トランジスタ６と、第１ノード１と接地
電圧端子Ｖｓｓとの間に直列接続された第３抵抗７、第
２トランジスタ８及び第４抵抗９と、第１ノード１と接
地電圧端子Ｖｓｓとの間にコレクタとエミッタが接続さ
れた第３トランジスタ１０とから構成される。
【０００５】図中で基準電圧は、第１ノード１からの出
力電圧として、定電圧出力端子である基準電圧出力端子
Ｖｒｅｆ　に引き出される。また、第１トランジスタ６
のベースは自分のコレクタ及び第２トランジスタ８のベ
ースに接続され、第３トランジスタ１０のベースは第２
トランジスタ８のコレクタに接続される。
【０００６】このような回路では、負の温度係数を有す
るバイポーラトランジスタのエミッタ−ベース電圧（∂
Ｖ／∂Ｔ≒−２．２ｍＶ／℃）と正の温度係数を有する
熱電圧（∂Ｖ／∂Ｔ≒０．０８６ｍＶ／℃）とを結合さ
せることによって温度変化に無関系な基準電圧を得るこ
とができる。すなわち、第１及び第２トランジスタ６、
８の面積が同一であり、第１及び第３トランジスタ６、
１０のエミッタ−ベース間の電圧が同じであると仮定す
ると、基準電圧（Ｖｒｅｆ　）は次のように示される。 ただし、Ｒ１　、Ｒ２　、Ｒ３　は第１、第２及び第３
抵抗の抵抗値、Ｋはボルツマン常数、Ｔは絶対温度、ｑ
は電荷量、ＶＢＥ３　は第３トランジスタ１０のエミッ
タ−ベース間の電圧である。
【０００７】図６は従来の回路に用いられている基板の
断面図であって、図５のようなＢＧＲ回路の各抵抗を多
結晶シリコン層で形成した場合を図示した。同図には、
負の基板電圧が印加されるｐ形の半導体基板１１の上面
に３３００Å程度の厚さを有するフィールド酸化膜１２
と、抵抗に利用される多結晶シリコン層１３と、９００
０Å程度の厚さを有する酸化膜１４とが順次に積層され
ていることを図示している。
【０００８】一般に抵抗は、ｎ形又はｐ形の拡散層又は
多結晶シリコン層で形成される。そして、拡散層は接合
部によって、多結晶シリコン層は基板上面と多結晶シリ
コン層との間に形成される絶縁膜によって、寄生容量が
発生する。
【０００９】一方、多結晶シリコン層から成る抵抗は、
拡散層から成る抵抗に比べて工程条件による差異が少な
い。反面、多結晶シリコン層の単位面積当たりの抵抗は
５０Ω／□しかなく、数百ｋΩの抵抗を使用しなければ
ならないＢＧＲ回路に適用した場合面積が大きくなる。 その結果、図６の多結晶シリコン層１３と基板１１との
間に、拡散層から成る抵抗よりも大きな寄生容量が発生
してしまう。
【００１０】通常、ＤＲＡＭには、基板を安定させるた
めに基板に負の基板電圧を印加する基板電圧発生回路を
使用する。この基板電圧発生回路は、基板に流入する正
孔電流によって基板電圧が所定電圧より高くなった場合
に動作を開始し、基板電圧が所定電圧より低くなると動
作を停止する周期的な動作を反復する。この周期は基板
に流入する正孔電流によって決定される。このような基
板電圧の周期的な波動は、ＢＧＲ回路の抵抗と基板との
間に作られる寄生容量によってＢＧＲ回路の各ノードに
伝達されて、ＢＧＲ回路の出力電圧を変化させる。また
、ＢＧＲ回路内の基準電圧を一定に維持するための閉帰
還ループが存在することにより、基板電圧のノイズによ
って回路が発振してまう問題点もあった。その結果、Ｂ
ＧＲ回路を使用する内部電圧降下回路は一定の出力電圧
を維持することが難しかった。一方、ＢＧＲ回路の消費
電流を減少させるために大きな抵抗を使用する場合には
、ＢＧＲ回路と基板との間の寄生容量がより増大され、
ＢＧＲ回路の発振現象をさらに深刻化させる結果を招く
。このような寄生容量の増大によるＢＧＲ回路の発振現
象を抑制するためには、ＢＧＲ回路に利用される抵抗値
を小さくして寄生容量を減少させるしかない。しかし、
抵抗値を減少させると、ＢＧＲ回路の消費電流が増大す
る問題点が発生する。
【００１１】
【発明が解決しようとする課題】したがって本発明の目
的は、定電圧発生回路において、消費電流を最小化しな
がら基板のノイズに関係なく一定の出力電圧を発生する
、ＢＧＲ回路を用いた定電圧回路を提供することにある
。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために本発明は、ＢＧＲ回路の抵抗と半導体基板との
間に所定電圧が印加される導電層を挿入したり、ＢＧＲ
回路の第１ノードと第３ノードの間にキャパシターを接
続したり、あるいは、ＢＧＲ回路の第１ノードと定電圧
出力端子との間に接続された抵抗と、定電圧出力端子と
接地電圧端子との間に直列接続されたキャパシターとか
ら構成される低域フィルター（Ｌｏｗ　ＰａｓｓＦｉｌ
ｔｅｒ）　を具備したりしたことを特徴とする。
【００１３】
【作用】上記のような導電層を挿入することで抵抗と基
板の結合容量を除去でき、また、低域フィルターにより
基準電圧が基板電圧によって瞬間的に変化することを防
止できるようになる。
【００１４】
【実施例】以下、本発明を添付の図面を参照して詳細に
説明する。図１は本発明によるＢＧＲ回路を用いた定電
圧回路である。同図に図示のように電源電圧端子Ｖｃｃ
と第１ノード２１との間に接続された電流制御用の第１
抵抗２６と、第１ノード２１と第２ノード２３との間に
接続された第２抵抗２７と、第２ノード２３にコレクタ
とベースが共通に接続され、接地電圧端子Ｖｓｓにエミ
ッタが接続された第１トランジスタ２８と、第１ノード
２１と接地電圧端子Ｖｓｓとの間に直列接続された第３
抵抗２９、第２トランジスタ３０及び第４抵抗３１と、
第１ノード２１と接地電圧端子Ｖｓｓとの間にコレクタ
とエミッタが接続され、第３抵抗２９と第２トランジス
タ３０のコレクタとの間の第３ノード２４にベースが接
続された第３トランジスタ３２と、第１ノード２１と第
３ノード２４との間に接続された第１キャパシター３３
と、第１ノード２１と定電圧出力端子である基準電圧出
力端子Ｖｒｅｆ　との間に接続された第５抵抗３４と、
基準電圧出力端子Ｖｒｅｆ　と接地電圧端子Ｖｓｓとの
間に接続された第２キャパシター３５とから構成される
。
【００１５】同図で第１キャパシター３３は、周波数補
償用として使用され、発振可能な周波数帯域において開
ループ利得（ｏｐｅｎ　ｌｏｏｐ　ｇａｉｎ）を１以下
に抑制する役割をする。一方、第５抵抗３４と第２キャ
パシター３５とから構成される低域フィルター３６は、
ＲＣ回路であって、基板電圧による基準電圧の瞬間的変
化を取り除く役割をする。通常、基板電圧は１０５　〜
１０６　Ｈｚ程度の周波数帯域で動作させられるので、
この基板電圧と基準電圧の結合ノイズも同様の周波数帯
域をもつ。このため、低域フィルター３６が１０５　〜
１０６　Ｈｚ以下の周波数のみ通過させるように第５抵
抗３４と第２キャパシター３５の値を決定する。例えば
、カットオフ（ｃｕｔｏｆｆ）周波数を１０５　Ｈｚと
仮定すると、このときＲＣ値すなわち時定数は約３．２
×１０−６ｓｅｃとなる。低域フィルター３６に使用さ
れる第５抵抗３４と基板の間には結合容量が存在するの
で、第２キャパシター３５に比べて第５抵抗３４が過大
値をもっていると、基板電圧と低域フィルター３６の結
合ノイズが出力端に伝達されてしまう。その結果、基板
電圧（ＶＢＢ）によるノイズを効果的に抑制することが
できない。したがって、第５抵抗３４及び第２キャパシ
ター３５のＲ及びＣ値を適切に調整してやらなければな
らない。
【００１６】図２は本発明による回路を形成した基板の
断面図であって、ＢＧＲ回路の各抵抗を多結晶シリコン
層で形成した場合を示した。基板電圧が印加されるｐ形
の半導体基板３８の上面にｎ形ウェル（ｗｅｌｌ）３９
を形成する。その後に、ｎウェル３９上面に３３００Å
程度の厚さを有するフィールド酸化膜４０と、抵抗とし
て利用される多結晶シリコン層４１と、９０００Å程度
の厚さを有する酸化膜４２とが順次に積層されている。 ｎウェル３９は、多結晶シリコン層４１による抵抗と基
板３８との間で防壁の役割することによって、抵抗と基
板の結合容量を除去する。
【００１７】このようにＢＧＲ回路と基板との間に、ｎ
ウェルあるいはこれと同様の導電層を形成して接地電圧
のような安定した電圧を印加することによって、ＢＧＲ
回路と基板の寄生容量による問題を根本的に解決するこ
とができる。
【００１８】図３、図４は従来及び本発明による回路の
特性曲線図であって、図３は従来のＢＧＲ回路における
基板電圧（ＶＢＢ）のノイズによる基準電圧（Ｖｒｅｆ
　）の影響を図示したものであり、図４は本発明による
ＢＧＲ回路における基板電圧（ＶＢＢ）のノイズによる
基準電圧（Ｖｒｅｆ　）の影響を図示したものである。 図３から理解することができるように、従来のＢＧＲ回
路の場合には基板電圧（ＶＢＢ）のノイズによって基準
電圧（Ｖｒｅｆ　）が発振している。しかし本発明のよ
うにＢＧＲ回路と基板との間に定電圧が印加されるｎウ
ェルを挿入し、周波数補償用キャパシターと低域フィル
ターを具備した場合には、図４に図示のように基板電圧
（ＶＢＢ）にノイズが発生しても安定した基準電圧（Ｖ
ｒｅｆ　）を得ることができる。
【００１９】以上の本発明の実施例は、ＢＧＲ回路の抵
抗を多結晶シリコン層で形成する場合を例として、ＢＧ
Ｒ回路と半導体基板との間に導電層を挿入することを説
明したが、本発明の他の実施においては抵抗を拡散層と
して形成する場合にも適用できるのを通常の知識をもつ
ものなら容易に理解することができるであろう。
【００２０】
【発明の効果】上述のように本発明は、ＢＧＲ回路を使
用した定電圧発生回路において、基板とＢＧＲ回路の間
にｎウェル等の導電層を形成することによって、ＢＧＲ
回路の消費電流を最小化すると同時に基板とＢＧＲ回路
の間の寄生容量を除去することができる効果がある。の
みならず、ＢＧＲ回路に周波数補償用キャパシターと低
域フィルターを具備することによって、基板電圧のノイ
ズに関係なく安定した基準電圧を得ることができる効果
もある。
【図面の簡単な説明】
【図１】本発明による定電圧回路を示す回路図。
【図２】本発明による定電圧回路を形成した基板の構成
を示す断面図。
【図３】従来の定電圧回路の特性曲線図。
【図４】本発明による定電圧回路の特性曲線図。
【図５】従来の定電圧回路を示す回路図。
【図６】従来の定電圧回路を形成した基板の構成を示す
断面図。
【符号の説明】
２１……第１ノード ２３……第２ノード ２４……第３ノード ２６……第１抵抗 ２７……第２抵抗 ２８……第１トランジスタ ２９……第３抵抗 ３０……第２トランジスタ ３１……第４抵抗 ３２……第３トランジスタ ３３……第１キャパシター ３４……第５抵抗 ３５……第２キャパシター ３６……低域フィルター ３８……半導体基板 ３９……ｎウェル（導電層） ４０……フィールド酸化膜（絶縁膜） ４１……多結晶シリコン層 ４２……酸化膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】　　電源電圧端子と、接地電圧端子と、定
    電圧出力端子と、第１ノードと、第２ノードと、第３ノ
    ードと、電源電圧端子と第１ノードとの間に接続された
    第１抵抗手段と、第１ノードと第２ノードとの間に接続
    された第２抵抗手段と、第２ノードにコレクタとベース
    が共通に接続され、接地電圧端子にエミッタが接続され
    た第１トランジスタと、第１ノードと第３ノードとの間
    に接続された第３抵抗手段と、第３ノードにコレクタが
    接続され、第２ノードにベースが接続された第２トラン
    ジスタと、第１トランジスタのエミッタと接地電圧端子
    の間に接続された第４抵抗手段と、第１ノードと接地電
    圧端子にコレクタとエミッタが各々接続され、第３ノー
    ドにベースが接続された第３トランジスタとを具備した
    定電圧発生回路において、第１ノードと第３ノードとの
    間に第１キャパシターを具備したことを特徴とする定電
    圧発生回路。
  2. 【請求項２】　　第１キャパシターが、周波数補償用で
    ある請求項１記載の定電圧発生回路。
  3. 【請求項３】　　半導体基板の上面に、所定の導電形を
    もち定電圧が印加される導電層と、絶縁膜と、第１〜第
    ４の各抵抗手段とが、順次に形成される請求項１記載の
    定電圧発生回路。
  4. 【請求項４】　　第１ノードと定電圧出力端子との間に
    接続された第５抵抗手段と、定電圧出力端子と接地電圧
    端子との間に接続された第２キャパシターとをさらに具
    備した請求項１記載の定電圧発生回路。
  5. 【請求項５】　　基板電圧の変動周期の周波数帯域以下
    の周波数のみ通過させるように、第５抵抗手段の抵抗値
    及び第２キャパシターの容量が決定される請求項４記載
    の定電圧発生回路。
  6. 【請求項６】　　半導体基板の上面に、所定の導電形を
    もち定電圧が印加される導電層と、絶縁膜と、第５抵抗
    手段とが順次に形成される請求項４記載の定電圧発生回
    路。
  7. 【請求項７】　　電源電圧端子と、接地電圧端子と、定
    電圧出力端子と、第１ノードと、第２ノードと、第３ノ
    ードと、電源電圧端子と第１ノードとの間に接続された
    第１抵抗手段と、第１ノードと第２ノードとの間に接続
    された第２抵抗手段と、第２ノードにコレクタとベース
    が共通に接続され、接地電圧端子にエミッタが接続され
    た第１トランジスタと、第１ノードと第３ノードとの間
    に接続された第３抵抗手段と、第３ノードにコレクタが
    接続され、第２ノードにベースが接続された第２トラン
    ジスタと、第２トランジスタのエミッタと接地電圧端子
    との間に接続された第４抵抗手段と、第１ノードと接地
    電圧端子にコレクタとエミッタが各々接続され、第３ノ
    ードにベースが接続された第３トランジスタとを具備す
    る定電圧発生回路において、第１ノードと定電圧出力端
    子との間に接続された抵抗手段と、定電圧出力端子と接
    地電圧端子との間に接続されたキャパシターとをさらに
    具備したことを特徴とする定電圧発生回路。
  8. 【請求項８】　　半導体基板の上面に、所定の導電形を
    もち定電圧が印加される導電層と、絶縁膜と、上記の各
    抵抗手段とが順次に形成される請求項７記載の定電圧発
    生回路。
  9. 【請求項９】　　負の温度係数を有する複数個のバイポ
    ーラトランジスタと、正の温度係数を有する複数個の抵
    抗手段とを結合して構成される定電圧発生回路において
    、半導体基板の上面に、所定の導電形をもち定電圧が印
    加される導電層と、絶縁膜と、複数個の抵抗手段とが順
    次に形成されることを特徴とする定電圧発生回路。
JP3263700A 1991-06-19 1991-10-11 定電圧発生回路 Pending JPH04373158A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910010193A KR930001577A (ko) 1991-06-19 1991-06-19 기준전압 발생회로
KR10193/1991 1991-06-19

Publications (1)

Publication Number Publication Date
JPH04373158A true JPH04373158A (ja) 1992-12-25

Family

ID=19316014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3263700A Pending JPH04373158A (ja) 1991-06-19 1991-10-11 定電圧発生回路

Country Status (7)

Country Link
JP (1) JPH04373158A (ja)
KR (1) KR930001577A (ja)
DE (1) DE4139163A1 (ja)
FR (1) FR2678081A1 (ja)
GB (1) GB2256949A (ja)
IT (1) IT1258344B (ja)
TW (1) TW208097B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007298B1 (ko) * 1992-05-30 1994-08-12 삼성전자 주식회사 Cmos트랜지스터를 사용한 기준전압 발생회로
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
DE19618914C1 (de) * 1996-05-10 1997-08-14 Siemens Ag Schaltungsanordnung zur Erzeugung eines Referenzpotentials
KR100333547B1 (ko) * 1999-06-29 2002-04-24 박종섭 기준전압 발생기
DE10211912B4 (de) 2002-03-18 2004-02-05 Infineon Technologies Ag Integrierter Schaltkreis und Verfahren zum Steuern einer Stromversorgung desselben
DE102011089402B4 (de) * 2011-04-28 2015-07-16 Zentrum Mikroelektronik Dresden Ag Anordnung und Verfahren zur Erzeugung einer Ausgangsspannung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5849449B2 (ja) * 1977-08-03 1983-11-04 大和製罐株式会社 空気流による物体搬送方法
JPS6132565A (ja) * 1984-07-25 1986-02-15 Nec Corp Ｍｏｓ集積回路
JPS6455623A (en) * 1987-08-27 1989-03-02 Fujitsu Ltd Reference voltage generating circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4277739A (en) * 1979-06-01 1981-07-07 National Semiconductor Corporation Fixed voltage reference circuit
JPS6089956A (ja) * 1983-10-24 1985-05-20 Toshiba Corp 半導体装置
US4553083A (en) * 1983-12-01 1985-11-12 Advanced Micro Devices, Inc. Bandgap reference voltage generator with VCC compensation
JPS60229125A (ja) * 1984-04-26 1985-11-14 Toshiba Corp 電圧出力回路
JPS61172364A (ja) * 1985-09-27 1986-08-04 Nec Corp 定電圧回路を形成した半導体装置
US4795918A (en) * 1987-05-01 1989-01-03 Fairchild Semiconductor Corporation Bandgap voltage reference circuit with an npn current bypass circuit
US4849933A (en) * 1987-05-06 1989-07-18 Advanced Micro Devices, Inc. Bipolar programmable logic array
US4795961A (en) * 1987-06-10 1989-01-03 Unitrode Corporation Low-noise voltage reference
US4906863A (en) * 1988-02-29 1990-03-06 Texas Instruments Incorporated Wide range power supply BiCMOS band-gap reference voltage circuit
DE4005756A1 (de) * 1989-04-01 1990-10-04 Bosch Gmbh Robert Praezisions-referenzspannungsquelle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5849449B2 (ja) * 1977-08-03 1983-11-04 大和製罐株式会社 空気流による物体搬送方法
JPS6132565A (ja) * 1984-07-25 1986-02-15 Nec Corp Ｍｏｓ集積回路
JPS6455623A (en) * 1987-08-27 1989-03-02 Fujitsu Ltd Reference voltage generating circuit

Also Published As

Publication number Publication date
GB2256949A (en) 1992-12-23
GB9124287D0 (en) 1992-01-08
ITRM920026A1 (it) 1993-07-16
FR2678081A1 (fr) 1992-12-24
TW208097B (ja) 1993-06-21
IT1258344B (it) 1996-02-26
ITRM920026A0 (it) 1992-01-16
KR930001577A (ko) 1993-01-16
DE4139163A1 (de) 1992-12-24

Similar Documents

Publication Publication Date Title
US5532578A (en) Reference voltage generator utilizing CMOS transistor
US5859560A (en) Temperature compensated bias generator
JPH04366492A (ja) 内部電源電圧発生回路
JP3321246B2 (ja) 電流制御電圧発生回路
JPH05241672A (ja) 定電圧回路および定電流回路
JPS6232522A (ja) Ｎｐｎバンドギヤツプ電圧発生器
JPS63174115A (ja) 中間電位生成回路
JPH05173659A (ja) バンドギャップ参照回路装置
JPH04373158A (ja) 定電圧発生回路
JPH03171309A (ja) 基準電位発生回路
JP2002351559A (ja) 基準電圧発生回路、該基準電圧発生回路を具備したｉｐコア
CN214253044U (zh) 一种电流源电路与电子设备
JPH08339232A (ja) 基準電圧回路
KR100393660B1 (ko) 피드백에의해트랜지스터의동작전류를안정화하기위한집적가능한회로
KR960007256B1 (ko) 반도체집적회로의 기준전압발생회로
JPS63246018A (ja) 遅延回路
JPH0318345B2 (ja)
US5731625A (en) Bipolar variable resistance device
JPS54128295A (en) Mis-type semiconductor integrated circuit device
JPH10270988A (ja) 基板バイアス効果を利用した遅延回路
JP2680952B2 (ja) 遅延パルス発生回路
JPS6158849B2 (ja)
JP3024026B2 (ja) バンドギャップ型定電圧発生回路
JPS5950098B2 (ja) ブ−ト・ストラツプ回路
JPS5855454Y2 (ja) 定電流回路