JPS6089956A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6089956A JPS6089956A JP19867983A JP19867983A JPS6089956A JP S6089956 A JPS6089956 A JP S6089956A JP 19867983 A JP19867983 A JP 19867983A JP 19867983 A JP19867983 A JP 19867983A JP S6089956 A JPS6089956 A JP S6089956A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- substrate
- diffusion layer
- resistor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 230000000694 effects Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 28
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特にポリシリコン抵抗を有
する半導体装置に関する。
する半導体装置に関する。
一般に、ラダー抵抗を用いたデジタル・アナログ変換器
や電子がリュームなどに用いられるポリシリコン抵抗を
有する半導体装置は第１図に示すように構成されている
。即ち、１は半導体基板（たとえばＰ形シリコン基板）
であシ、この基板１上に絶縁膜として酸化シリコン（
ＳＩＯ２）膜２が形成され、その上にポリシリコン抵抗
３が形成され、その上に層間絶縁膜としてたとえば化学
蒸着（ ＣＶＤ ）法によシ酸化シリコン膜４が形成さ
れ、その上にアルミニウム配線５１〜５３が形成され、
その上に保護膜としてＰＳＧ （ ＩＪン・珪酸・ガラ
ス）膜６が形成されている。７は前記ポリシリコン抵抗
３の下方で基板１の表面の一部に拡散形成された不純物
拡散層（本例ではＮ１拡散層）であり、これは配線の一
部として使用されている。８１〜８３はそれぞれポリシ
リコン抵抗３のたとえば両端部および中央部でポリシリ
コン抵抗３にアルミニウム配線５１〜５８を接続させる
ために眉間絶縁膜４に開口形成されたコンタクトホール
である。
や電子がリュームなどに用いられるポリシリコン抵抗を
有する半導体装置は第１図に示すように構成されている
。即ち、１は半導体基板（たとえばＰ形シリコン基板）
であシ、この基板１上に絶縁膜として酸化シリコン（
ＳＩＯ２）膜２が形成され、その上にポリシリコン抵抗
３が形成され、その上に層間絶縁膜としてたとえば化学
蒸着（ ＣＶＤ ）法によシ酸化シリコン膜４が形成さ
れ、その上にアルミニウム配線５１〜５３が形成され、
その上に保護膜としてＰＳＧ （ ＩＪン・珪酸・ガラ
ス）膜６が形成されている。７は前記ポリシリコン抵抗
３の下方で基板１の表面の一部に拡散形成された不純物
拡散層（本例ではＮ１拡散層）であり、これは配線の一
部として使用されている。８１〜８３はそれぞれポリシ
リコン抵抗３のたとえば両端部および中央部でポリシリ
コン抵抗３にアルミニウム配線５１〜５８を接続させる
ために眉間絶縁膜４に開口形成されたコンタクトホール
である。
上記第１図の半導体装置においては、基板１がたとえば
接地電位に固定されるものとすれば、配線として使用さ
れているＮ１拡散層７は接地電位または電源電位（通常
は正電位）になる。そして、前記ポリシリ；ン抵抗３の
抵抗値はその下方に絶縁膜２ｔｌ−介して存在する基板
部の電位により変化するものであり、＠１図の半導体装
置のように／ＩＪポリシリコン抵抗下方に電位が２種類
に変化するＮ１拡散層７が存在すると、この電位変化部
分の上方に対応するポリシリコン抵抗３の一部分の下面
に電荷が誘起され、このポリシリコン抵抗３の一部分の
抵抗値が変動するようになる。即ち、上記ポリシリコン
抵抗３における一端部と中央部との間の抵抗値ｔ Ｒｔ
、他端部と中央部との間の抵抗値ｔＲｚで表わす場合、
前記Ｎ拡散層７が接地電位のときにＲ１＝Ｒ２となるよ
うにポリシリコン抵抗３のラメンションを設計しておい
ても、Ｎ拡散層２がたとえば＋１０ｖのときにはポリシ
リコン抵抗３の＋ うちＮ拡散層７の上方の一部分の抵抗値が低下してＲ１
／ Ｒ２キ１．１となる。
接地電位に固定されるものとすれば、配線として使用さ
れているＮ１拡散層７は接地電位または電源電位（通常
は正電位）になる。そして、前記ポリシリ；ン抵抗３の
抵抗値はその下方に絶縁膜２ｔｌ−介して存在する基板
部の電位により変化するものであり、＠１図の半導体装
置のように／ＩＪポリシリコン抵抗下方に電位が２種類
に変化するＮ１拡散層７が存在すると、この電位変化部
分の上方に対応するポリシリコン抵抗３の一部分の下面
に電荷が誘起され、このポリシリコン抵抗３の一部分の
抵抗値が変動するようになる。即ち、上記ポリシリコン
抵抗３における一端部と中央部との間の抵抗値ｔ Ｒｔ
、他端部と中央部との間の抵抗値ｔＲｚで表わす場合、
前記Ｎ拡散層７が接地電位のときにＲ１＝Ｒ２となるよ
うにポリシリコン抵抗３のラメンションを設計しておい
ても、Ｎ拡散層２がたとえば＋１０ｖのときにはポリシ
リコン抵抗３の＋ うちＮ拡散層７の上方の一部分の抵抗値が低下してＲ１
／ Ｒ２キ１．１となる。
ところで、使用抵抗群の各抵抗値比を一定に保たなけれ
ばならないラダー抵抗などを、第１図の半導体装置のポ
リシリコン抵抗３を用いて構成する場合、ポリシリコン
抵抗３が前述したようにＮ拡散層７の電位変化に厄じて
抵抗値の変動を生じることは避けなければならない。そ
の対策として、従来はポリシリコン抵抗３の下の絶縁膜
２を厚くしたり、抵抗値の低いポリシリコン抵抗を用い
ることが行表われている。しかし、前者の構造は、ポリ
シリコン抵抗３とその下の絶縁膜２との合計の厚さが厚
くなるので、ポリシリコン抵抗３が存在しない部分で絶
縁膜４．２に開口されたコンタクトホール（図示せず）
を通じて基板１と層間絶縁膜４上のアルミニウム配線（
図示せず）とのコンタクトをとる場合に、上記コンタク
トホール部における配線の段差が大きくなシ、配線切れ
が生じ易くなる欠点がある。また、後者の構造は、高抵
抗を必要とする場合に、ポリシリコン抵抗の配線距離が
長くなり、半導体チップサイズの増大をまねく欠点があ
る。
ばならないラダー抵抗などを、第１図の半導体装置のポ
リシリコン抵抗３を用いて構成する場合、ポリシリコン
抵抗３が前述したようにＮ拡散層７の電位変化に厄じて
抵抗値の変動を生じることは避けなければならない。そ
の対策として、従来はポリシリコン抵抗３の下の絶縁膜
２を厚くしたり、抵抗値の低いポリシリコン抵抗を用い
ることが行表われている。しかし、前者の構造は、ポリ
シリコン抵抗３とその下の絶縁膜２との合計の厚さが厚
くなるので、ポリシリコン抵抗３が存在しない部分で絶
縁膜４．２に開口されたコンタクトホール（図示せず）
を通じて基板１と層間絶縁膜４上のアルミニウム配線（
図示せず）とのコンタクトをとる場合に、上記コンタク
トホール部における配線の段差が大きくなシ、配線切れ
が生じ易くなる欠点がある。また、後者の構造は、高抵
抗を必要とする場合に、ポリシリコン抵抗の配線距離が
長くなり、半導体チップサイズの増大をまねく欠点があ
る。
本発明は上記の事情に鑑みてなされたもので、半導体基
板表面上の絶縁膜上に形成されるポリシリコン抵抗の抵
抗値がその下方の基板部の電位によって変動することを
防止でき、抵抗値の変動対策として厚い絶縁膜を用いた
シ低い抵抗値のポリシリコン抵抗を使用する必要がなく
なり、配線切れとかチ、７″サイズの増大々どの欠点を
除去し得る半導体装置を提供するものである。
板表面上の絶縁膜上に形成されるポリシリコン抵抗の抵
抗値がその下方の基板部の電位によって変動することを
防止でき、抵抗値の変動対策として厚い絶縁膜を用いた
シ低い抵抗値のポリシリコン抵抗を使用する必要がなく
なり、配線切れとかチ、７″サイズの増大々どの欠点を
除去し得る半導体装置を提供するものである。
即ち、本発明は、半導体基板表面上の絶縁膜５−
上にｓｅ ＩＪシリコン抵抗が形成されてなる半導体装
置において、上記半導体基板の表面で前記ポリシリコン
抵抗の下方に対応する部分を含む領域に、上記半導体基
板と同一導電形あるいは逆導電形の不純物拡散層を形成
し、この不純物拡散層の電位を一定に固定してなること
を特徴とするものである。
置において、上記半導体基板の表面で前記ポリシリコン
抵抗の下方に対応する部分を含む領域に、上記半導体基
板と同一導電形あるいは逆導電形の不純物拡散層を形成
し、この不純物拡散層の電位を一定に固定してなること
を特徴とするものである。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第２図において、１は半導体基板（たとえばＰ形シリコ
ン基板）であシ、この基板１０表面には後述するポリシ
リコン抵抗の形成領域の下方を含む領域に第１の不純物
拡散層（本例では基板１と同じ導電形で不純物濃度が基
板濃度より濃いＰ１拡散層２１）が形成されると共に、
上記ポリシリコン抵抗形成領域の下方に対応しない領域
に配線用もしくはＭＯ８素子用の第２の不純物拡散層（
本例では基板１とは逆の導電形で不純物濃度の濃いＮ１
拡散層２２）が形成されて６− いる。２は上記基板１上に熱酸化法により形成された絶
縁膜（５ｔＯ２膜）であυ、厚さはたとえば１５００Ｘ
である。３は上記５ｉｏ２膜２上にたとえばＣＶＤ法に
より形成された厚さがたとえば４０００ｉのポリシリコ
ン層をフォトエツチング法によりＩ？ターニングするこ
とによって得られたポリシリコン抵抗であり、前記Ｐ拡
散層２１の上方の領域の一部に形成されている。なお、
ポリシリコン抵抗３として所定の抵抗値を得るために、
前記ポリシリコン層に加速電圧８０ ｋＶでドーズ１３
Ｘ１４ＣＩｎ程度のリンあるいはざロンのイオン注入が
行なわれたのち１０００℃で３０分間の熱処理が行なわ
れている。４は上記ポリシリコン抵抗３および前記絶縁
膜２の上面全面にＣＶＤ法によ多形成された層間絶縁膜
（ＳＩＯ２）であり、これは必要に応じてリンゲッター
処理が行なわれている。８１〜Ｂ、は前記ポリシリコン
抵抗３上の層間絶縁膜４に開口形成されたコンタクトホ
ール、８４は前記Ｎ−−散層２２上の絶縁膜２．４に開
口形成されたコンタクトホール、８５は前記Ｐ“拡散層
２１上の絶縁膜２．４に開口形成されたコンタクトホー
ルであシ、これらのホール８１〜８５はフォトエツチン
グ工程によ多形成されている。５！〜５４は前記層間絶
縁膜４上に蒸着された金属膜（たとえばアルミニウム膜
）を・ｆターニングすることによシ得られた金属配線（
アルミニウム配線）でロシ、このうちアルミニウム配線
５３は前記コンタクトホール８ｓ＝８ｉ’ｆｒ：通って
ポリシリコン抵抗３の一端部およびＮ拡散層２２に接続
され、アルミニウム配線５１および５２はそれぞれ対応
して前記コンタクトホール８１＊８２を通ってポリシリ
コン抵抗３の他端部および中央部に接続され、アルミニ
ウム配線５４は前記コンタクトホール８４全通ってＰ１
拡散層２１に接続されている。６は上記アルミニウム配
線５！〜５４および層間接続膜４の上面に形成された保
護膜（たとえばＰ２Ｏ膜）であり、アルミニウム配線上
の一部がフォトエツチングにより除去される。
ン基板）であシ、この基板１０表面には後述するポリシ
リコン抵抗の形成領域の下方を含む領域に第１の不純物
拡散層（本例では基板１と同じ導電形で不純物濃度が基
板濃度より濃いＰ１拡散層２１）が形成されると共に、
上記ポリシリコン抵抗形成領域の下方に対応しない領域
に配線用もしくはＭＯ８素子用の第２の不純物拡散層（
本例では基板１とは逆の導電形で不純物濃度の濃いＮ１
拡散層２２）が形成されて６− いる。２は上記基板１上に熱酸化法により形成された絶
縁膜（５ｔＯ２膜）であυ、厚さはたとえば１５００Ｘ
である。３は上記５ｉｏ２膜２上にたとえばＣＶＤ法に
より形成された厚さがたとえば４０００ｉのポリシリコ
ン層をフォトエツチング法によりＩ？ターニングするこ
とによって得られたポリシリコン抵抗であり、前記Ｐ拡
散層２１の上方の領域の一部に形成されている。なお、
ポリシリコン抵抗３として所定の抵抗値を得るために、
前記ポリシリコン層に加速電圧８０ ｋＶでドーズ１３
Ｘ１４ＣＩｎ程度のリンあるいはざロンのイオン注入が
行なわれたのち１０００℃で３０分間の熱処理が行なわ
れている。４は上記ポリシリコン抵抗３および前記絶縁
膜２の上面全面にＣＶＤ法によ多形成された層間絶縁膜
（ＳＩＯ２）であり、これは必要に応じてリンゲッター
処理が行なわれている。８１〜Ｂ、は前記ポリシリコン
抵抗３上の層間絶縁膜４に開口形成されたコンタクトホ
ール、８４は前記Ｎ−−散層２２上の絶縁膜２．４に開
口形成されたコンタクトホール、８５は前記Ｐ“拡散層
２１上の絶縁膜２．４に開口形成されたコンタクトホー
ルであシ、これらのホール８１〜８５はフォトエツチン
グ工程によ多形成されている。５！〜５４は前記層間絶
縁膜４上に蒸着された金属膜（たとえばアルミニウム膜
）を・ｆターニングすることによシ得られた金属配線（
アルミニウム配線）でロシ、このうちアルミニウム配線
５３は前記コンタクトホール８ｓ＝８ｉ’ｆｒ：通って
ポリシリコン抵抗３の一端部およびＮ拡散層２２に接続
され、アルミニウム配線５１および５２はそれぞれ対応
して前記コンタクトホール８１＊８２を通ってポリシリ
コン抵抗３の他端部および中央部に接続され、アルミニ
ウム配線５４は前記コンタクトホール８４全通ってＰ１
拡散層２１に接続されている。６は上記アルミニウム配
線５！〜５４および層間接続膜４の上面に形成された保
護膜（たとえばＰ２Ｏ膜）であり、アルミニウム配線上
の一部がフォトエツチングにより除去される。
なお、上記半導体装置の製造方法に係る主要な工程にお
ける断面構造を第３図（、）乃至（ｄ）に示している。
ける断面構造を第３図（、）乃至（ｄ）に示している。
上記構成の半導体装置において、基板１をたとえば接地
電位に固定し、Ｐ拡散層２ノを基板１と同一電位に固定
しておけば、ポリシリコン抵抗３の下方で電位変化が生
じることはないので、その抵抗値が電位変化により変動
することはない。この場合、Ｎ拡散層２２がたとえば＋
１０Ｖあるいは接地電位に設定されようとも、このＮ−
一散層２２はポリシリコン抵抗３の下方には存在しない
のでポリシリコン抵抗３の抵抗値に変動を及ぼすことは
ない。また、前記Ｐ−−散層２１は不純物濃度が濃く導
電度が高いので、その全面を同一電位に設定して電位傾
斜が生じないようＫするのに都合が良いが、必らずしも
不純物濃度が濃くなくなくてもよい。
電位に固定し、Ｐ拡散層２ノを基板１と同一電位に固定
しておけば、ポリシリコン抵抗３の下方で電位変化が生
じることはないので、その抵抗値が電位変化により変動
することはない。この場合、Ｎ拡散層２２がたとえば＋
１０Ｖあるいは接地電位に設定されようとも、このＮ−
一散層２２はポリシリコン抵抗３の下方には存在しない
のでポリシリコン抵抗３の抵抗値に変動を及ぼすことは
ない。また、前記Ｐ−−散層２１は不純物濃度が濃く導
電度が高いので、その全面を同一電位に設定して電位傾
斜が生じないようＫするのに都合が良いが、必らずしも
不純物濃度が濃くなくなくてもよい。
したがって、上記半導体装置によれば、従来例のように
基板表面の絶縁膜を厚くするとか、低い抵抗値のポリシ
リコン抵抗を使用するなど９− の対策が不要となり、これらの対策に伴なう前述したよ
うな欠点（アルミニウム配線の段差部における配線切れ
が生じ易くなるとかチップサイズが増大するなど）が除
去される。
基板表面の絶縁膜を厚くするとか、低い抵抗値のポリシ
リコン抵抗を使用するなど９− の対策が不要となり、これらの対策に伴なう前述したよ
うな欠点（アルミニウム配線の段差部における配線切れ
が生じ易くなるとかチップサイズが増大するなど）が除
去される。
＋
なお、上記実施例におけるＰ拡散層２１に代十
えて基板Ｉと同一導電形のＮ拡散層を設け、この電位を
基板１と同一電位もしくは基板１とは別の電位（この場
合は基板１がＰ形であるから、ＰＮ分ｍｔを行なうため
に基板電位より高い電位）に固定するようにしても上記
実施例と同様の効果が得られる。また、基板１はＰ形に
限らず、Ｎ形を用いてもよい。
基板１と同一電位もしくは基板１とは別の電位（この場
合は基板１がＰ形であるから、ＰＮ分ｍｔを行なうため
に基板電位より高い電位）に固定するようにしても上記
実施例と同様の効果が得られる。また、基板１はＰ形に
限らず、Ｎ形を用いてもよい。
上述したように本発明の半導体装置によれば、半導体基
板表面上の絶縁膜上に形成されるポリシリコン抵抗の抵
抗値がその下方の基板部の電位によって変動することを
防止できるので、 Ｄ／Ａ変換器用のラダー抵抗等をポ
リシリコン抵抗によ多形成する場合に好適である。
板表面上の絶縁膜上に形成されるポリシリコン抵抗の抵
抗値がその下方の基板部の電位によって変動することを
防止できるので、 Ｄ／Ａ変換器用のラダー抵抗等をポ
リシリコン抵抗によ多形成する場合に好適である。
１０−
第１図は従来の半導体装置の一部を示す断面図、第２図
は本発明に係る半導体装置の一実施例を示す断面図、第
３図（＆）乃至（ｄ）は第２図の半導体装置の主要な製
造工程における断面構造を示す図である。 １・・・半導体基板、２・・・絶縁膜、３・・・ポリシ
リコン抵抗、２１・・・不純物拡散層。 出願人代理人 弁理士 鈴 江 武 彦１１−
は本発明に係る半導体装置の一実施例を示す断面図、第
３図（＆）乃至（ｄ）は第２図の半導体装置の主要な製
造工程における断面構造を示す図である。 １・・・半導体基板、２・・・絶縁膜、３・・・ポリシ
リコン抵抗、２１・・・不純物拡散層。 出願人代理人 弁理士 鈴 江 武 彦１１−
Claims (3)
- （１）半導体基板表面上の絶縁膜上にポリシリコン抵抗
が形成されてなる半導体装置において、上記半導体基板
の表面で前記ポリシリコン抵抗の下方に対応する部分全
体を含む領域に前記半導体装置と同一導電形あるいは逆
導電形の不純物拡散層を形成し、この不純物拡散層の電
位を一定に固定してなることを特徴とする半導体装置。 - （２）前記不純物拡散層は半導体基板とは別に電極１０
出し、該拡散層を半導体基板と同一電位もしくは別の電
位に固定されることｔ？特徴とする前記特許請求の範囲
＠１項記載の半導体装置。 - （３）前記不純物拡散層の不純物濃度は半導体基板濃度
よシ濃いことを特徴とする特許の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19867983A JPS6089956A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19867983A JPS6089956A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089956A true JPS6089956A (ja) | 1985-05-20 |
Family
ID=16395241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19867983A Pending JPS6089956A (ja) | 1983-10-24 | 1983-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089956A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2678081A1 (fr) * | 1991-06-19 | 1992-12-24 | Samsung Electronics Co Ltd | Circuit de production de tension de reference. |
-
1983
- 1983-10-24 JP JP19867983A patent/JPS6089956A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2678081A1 (fr) * | 1991-06-19 | 1992-12-24 | Samsung Electronics Co Ltd | Circuit de production de tension de reference. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JPS6089956A (ja) | 半導体装置 | |
| JPH0628315B2 (ja) | 半導体装置 | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JPS60224229A (ja) | 半導体装置 | |
| JP2666186B2 (ja) | 半導体素子の製造方法 | |
| JPS5914650A (ja) | 半導体集積回路装置 | |
| JPS5877240A (ja) | 半導体装置とその製造方法 | |
| JPH0579184B2 (ja) | ||
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPS58165328A (ja) | 半導体装置の製造方法 | |
| JPS5915489B2 (ja) | 半導体集積回路装置 | |
| JPH0239468A (ja) | 半導体装置 | |
| JPS5939050A (ja) | 半導体装置の製造方法 | |
| JPS63260156A (ja) | 半導体装置 | |
| JPS6297352A (ja) | 半導体装置 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPS5941853A (ja) | 半導体装置及びその製造方法 | |
| JPS59197153A (ja) | 半導体装置の製法 | |
| JPS63236357A (ja) | 半導体装置 | |
| JPS63213946A (ja) | 抵抗体 | |
| JPS6047445A (ja) | 半導体装置の製造方法 | |
| JPS6222451A (ja) | 半導体基板のｐｎ接合アイソレ−シヨン方法 |