JPS58165328A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置の製造方法＆二かか抄、特に半導
体装置の電気的特性を向上させる製造方法に関する。

［発明の技術的背景〕 従来、各種のトランジスタ、ダイオード、集積回路（Ｉ
Ｃ）　篩のプレーナ構造の半導体装置においては、ＰＭ
接合が基板の主面（二露出する部分を保護被膜で被覆−
してその電気的譬性を安定化させる各種の手段がとられ
ている。例えば、叙上の露出部を酸化シリコン属で被覆
しこれＣ二違択的に開孔し不純物拡散を施して接合形成
を行なう九のち、接合面に酸化シリコン膜を被覆しさら
１ニパツシペーシ冒ン膜を形成し、４）接合部の電極導
出用開孔を施し、電極溶成が廠されて半導体装置が形成
されるのが一般的である。この場合、表面保護膜の酸化
シリコン膜は量初の工程で被覆され、さらに途中工程で
積増しさね残存のまま半導体装置の表面保護膜とされて
いる。

叙上の従来例の半導体装置の電気的特性について検討し
てみると、褒−４ｉ！■膜としてシリコン基板の主面上
に直接形成される酸化シリコン膜が最も良％Ｉ亀保−膜
とされている。しかし、酸化シリコン膜中ヘナトリウム
等のアルカリ金属、水素、酸素等の侵入や移動が着るし
く基板表面における電気的特性に悪影１を与え、半導体
装置の劣化や不安定の原因をなしている。このため酸化
シリコン膜の中を速い速度で自由−一移動するナトリウ
ム擲のアルカリ金属の吸い出し方法として、リンゲッタ
やリンを含６パツシペーシヨン膜が形成されて劣化防止
や安定化をはかることが常用されている。

叙上の説明にもとづいて形成される半導体装置の一例の
プレーナ型パワートランジスタ素子を製造工程順に第１
図ないし第８図に示し、これによって以下に説明する。

第１図における（１）はシリコン基板で、通称０８Ｌ　
（Ｏｎｅ　８ｉｄｅ　Ｌａｐｐｅｄ　Ｗａｆｅｒ　）と
呼ばれるＮ−０ＮＮ＋構造（Ｎ一層（１ｍ）、Ｎ層（ｌ
ｂ）　＞１＝なるＮＩｌのものである。ついで、高温の
スチーム雰囲気中で酸化シリコン膜（２）を約１μ厚に
形成したのち、ベース層形−のた→の開孔（２ａ）を施
す（第２図）。ついで、前記ｉ孔から基板（１）と反対
導電型の高濃度不純物、例シばボロンを拡散してベース
層（３）を形成し九のち、酸化シリコン膜（２）のみを
残す後処理を施す（第′３図）。次に、高温のスチーム
雰囲気中で酸化シリコン膜（４）を約１．３μｍ　ｊｉ
　（＝形成したのち、エミツタ層形成予定域６二開孔（
４ａ）を設ける（第４図）。ついで、前記開孔から基板
と同じ導電型の高濃度不純物、例えばリンを拡散して工
電ツタ層（５）を形成し九のち、酸化シリコン膜（５）
、（２）のみを残す後処理を施す（第５図）・次に、高
温のスチーム雰囲気中で酸化シリコンＩＦ　（６）を約
１０μｍ厚に形威し、さらに低温酸化法によってＰＤＯ
（リンドープ酸化シリコン）ＩＩ（７）を下地の酸化シ
リコン膜の厚さに対しＨ−％に形成し、さらに積層して
ＵＤＯ（アンド−ブト酸化シリコン）ＩＩ（８）を３０
００〜５０００ム程度積層形成する（第６図）。次に、
各拡散層の電極職出し用の開孔（９ｂ）、（９ｅ）を設
ける（第７図）。前記拡散層に至る開孔部に夫々の電極
、ベース電極（ＩＯＢ）　、エミッタ電極（１０ｍ）と
、基板のコレクタ電極（１００）を設ける（第１１１１
）＠ ［背景技術の間一点〕 叙上の牛導体−一においては、表面保暖膜として形成さ
れ友酸花：レリコン膜は各製造工程を軽るので、各工程
での汚染源の付着や侵入等による蓄積がある。また、高
温でのスチーム酸化や不純物拡散工程での重金属イオン
の拡散炉からの汚染、炉内への持込み汚染等によってシ
リコン基板内−二不所望不純物゛としそ拡散が施され累
積し九ままでいる九め”、トランジスタの電気的特性の
逆バイアス時の逆方向電流が大になった）、ライフタイ
ムを低下させたり、電流増幅率が□低下”した］、等の
不安定、劣化要因を含んでいる欠点があった。

上記対策とじで゛、酸化シリコン膜中°の累積不所望因
子を除去するために保１膜の酸化シリコン膜の上からｐ
ｏｃｚ、等゛を使用してリンゲッタが施され、酸化シリ
コン膜中の不所望因子をリンガラス中に吸収さ゛せたの
ちリンガラ−ス層のみ除去し、不所望因子のきわめて少
い保鰻膜とする方法がある。しかし、このような方法に
よっても酸化シリコン膜の汚染が大きい場合にはリンゲ
ッタのリン濃度をさらに高くする方向でなされるが、高
くすればする程、下地の酸化シリコン膜中への“ローカ
ル的な゛異常拡散ヤ、リンの析出、下地酸化シリコン膜
との溶融、分極効果等を生じたシするようになるので、
す′ン濃度を高くするにも限界がある。を九、シリコン
基板内への重金属イオンの拡散防止１；対しては、拡散
炉内への持込み防止と炉自体から発生する汚染源の防止
しかなく、その評価、基準、防止策はきわめて困難であ
る。

叙上の如く、いずれの場合を二おいても根本的な欠点の
解決策が渣いのが現状である。

【発明の目的〕

叙上の背景技術における問題点を解決するための改良さ
れ先生導体装置の製造方法を提供するものである。

〔発明の概要〕 この発明にかかる半導体装置の製造方法においてはベー
ス、エミッタ等の所定の接合形成が行なわれ九最俵の工
程のあとでシリコン基板表面一層形成され九保護膜すべ
てを除去し、ついで、硝酸と塩酸との混合液中で加温処
理を施したのち、低温酸化法、例えばＣＶＤ　（Ｃｂｅ
ｍｉｃａＩ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔ−ｉｏｎ　）
法にてシリコン基板上に保饅膜となるＵＤＯ膜、ＰＤＯ
膜、ＵＤＯ膜を順次積層形成した３層構造の保−膜とパ
ッシベーション膜を形成する。その螢に１０００℃以上
の高温中にて熱処理を施すことを特徴とする。

［発明の実施例〕 次にこの発明を１実施例につき図面を参照して詳細Ｃ二
説明する。なお、このｌ実施例の方法は背景技術Ｃ：つ
いて第８図まで一＝詳述したところと変らないので、こ
れＦ）引用し以降について第９図ないし第１２図によっ
て詳述する。ニオツタ拡散が完了した状ＩＩ（第９図）
において酸化シリコン膜（２，４，６）を弗酸溶液に浸
漬して全部除去したのち、硝酸と塩酸を容量比で１：３
の混合液の液温を８０℃以上にし九液中にて１０分間加
温処理を施す。この処理によって基板の界面Ｃ：硝酸の
有する酸化力によって〜５０ム程度の薄い酸化膜が形成
され、同時にその膜中への重金属イオンのトラップを行
ない、基板内に拡散および累積された重金属イオンの吸
出しと溶出が行なわれる。その後、稀弗識水溶液に浸漬
して酸化膜−ｔ１′つ０基板表面の極めて浅い界面での
重金属高湯度奔ヤリャ分布の部分が酸化され、前記水溶
液にて除去され重金属イオンの除去が達成される。その
後、低温酸化法、例えば（ＪＤ法Ｃ：よって第１０図砿
二示すように保饅膜となるυ圓膜Ｉｌ珍を約ＬＯμｍ形
成し、ついでＰＤＯ膜働を下地の酸化膜の厚さに対比し
てｈ〜気の膜厚でかつ膜中の？濃度を５×１０”〜１．
５ｘｌＯ”ｌｊ”の範囲内Ｃ；積層形成し、さらにυ恥
膜Ｉをα３〜α５５ｍ８度積層形威する。上記υ加膜、
　ＰＤＯ膜の作用は次の如くである。すなわち、基板直
上のＵＤＯ膜叡珍は各接合端の保膜膜としての役目を果
たし、これに積層形成され九ＰＤＯ膜働は外部からのナ
トリウム等のアルカリイオンの侵入の防止、ゲッタの役
目を果えし、最上層のりＤＯＩＩｔｌ謙は湿気等の不所
望因子に対するパッシベーションと前記ＰＤＯ膜軸の保
護の役を果えすものである。ついで、膜形成が完了した
上記基板を窒素ま九は窒素リッチで酸素を含む雰囲気中
で１０００℃以上、２０分間以上熱処理を行ない％）ｌ
記低温酸化膜の密度を高温酸、′、１″ 化膜の密度差みＣ二ｉめる。その後、第１１図に示すよ
うに、ベース、エンツタの各層の電極散出し用の開孔（
１４ｂ）、（１４Ｃ）を設ける。ついで、前記各拡散層
Ｃ；至る開孔部に夫々の電極、ベース電極（１５Ｂ）、
エミッタ電極（１５Ｍ）を、また、基板のコレクタ電極
（１５Ｃ）を設け（第１２図）、半導体装置の製造が達
成される０ 【発明の効果〕 従来の発明方法には主面の酸化シリコン膜の段差部に開
孔を設ける必要から開孔作業の不安定、精度の不拘−尋
の不具合があり九が、この発明方法は開孔時の保饅膜の
膜厚が均一で平坦な表面に行なわれるので、開孔作業が
安定しかつ、その精度も顕著−一向上をみる。そして、
ＮＰＮ、：ワートランジスタにおける電流増幅率は約１
．５倍に、ライフタイムは約１．２倍に、リバース電流
は約号で従来のレベルよ抄も向上することが確認された
。

畝上の実施例から明らかなよう（：、シリコン基板内の
不所望拡散累積物の吸出しと溶出処理が施されること、
最終保■膜となる酸化シリコン膜は全面除去後にきわめ
て不所望因子の含有の少な勧１保護膜が形成されること
、電極形成用開孔作業が安定しかつ高精度に施されて電
気的特性と品位の向上が達せられるなどの顕著に利点が
ある。

【図面の簡単な説明】

第１図ないし第８図は従来の半導体装置の製造方法を工
程順に示すいずれも断−図、第９図ないし第１２図はこ
の発明にかかるｌ実施例の半導体装置の製造方法を工程
順に示すいずれも断面図である。 １　　　　　シリコン基板 ２．４．６　　　　酸化シリコン膜 ３　　　　　ベース層 ５　　　　　エミツタ層 １１．１３　　　０ＤＯ１［ １２ＰＤＯ膜 １４ｂ、１４ＣＩ！！孔 １５Ｂ　　　　　コレクタ電極 １５０　　　　　コレクタ電極 １５Ｍ　　　　　エミッタ電極 代理人　弁理士　　井　上　−男 第　　ｌ　　因 第２図 ′９ 第１！３図 じい・：。 第　　４　　図 第５図 １■ 、、、′：第　６　図 、′。 ；用１１、　　　　　　　　　　　　　　　　８第　　
７　　図 第　　８　　図 第　　９　　図 第　　ｌθ　　図 第１図 第１２図 ｔｉｃ　　・

Claims (1)

【特許請求の範囲】
1. 半導体基板の主面感＝保鏝被膜を設はベース層、エミツ
   タ層をはじめ所要の領域層を拡散形成したのち保護被膜
   を除去する工程と、ついで前記基板を硝酸と塩基の混液
   で加熱処理を施す工程と、その後前記基板の主面に低温
   保護被膜を形成する工程と、ついで窒素ｉたは窒素と酸
   素との混合気体雰囲気中で１０００℃以上に加熱処理を
   施す工程とを備え九半導体装置の製造方法。