JPS58213417A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58213417A JPS58213417A JP57096163A JP9616382A JPS58213417A JP S58213417 A JPS58213417 A JP S58213417A JP 57096163 A JP57096163 A JP 57096163A JP 9616382 A JP9616382 A JP 9616382A JP S58213417 A JPS58213417 A JP S58213417A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- layer
- film
- heat treatment
- glass layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に熱拡散によって特
性の制御を行なう半導体装置の製造方法に関する。
性の制御を行なう半導体装置の製造方法に関する。
可ｆ容！（バリキャ７ブ）ダイオード素子は、第１図に
示すように、Ｎ導電型（以下単にＮ型と称す、またＰ４
’ＪＬ型はＰ型と称す。）の結晶基板４にＮ−型のエピ
タキシャル層３を形成し、さらに、エピタキシャルノー
３と同一型のＮ型不純物層６と、エピタキシャル層３と
逆の型のＰ型不純物層５を形成したものであり、素子９
０表面を被う絶縁膜層は、酸化膜２の上１／（リンガラ
ス層ｌを形成した構造となっている。なお、素子は最終
的には、Ｐ型不純物層５の中央表面部は酸化膜２および
リンガラス層ｌを部分的にエツチングして設けたコンタ
クト孔部分および素子下面にそれぞれ電極が形成される
。
示すように、Ｎ導電型（以下単にＮ型と称す、またＰ４
’ＪＬ型はＰ型と称す。）の結晶基板４にＮ−型のエピ
タキシャル層３を形成し、さらに、エピタキシャルノー
３と同一型のＮ型不純物層６と、エピタキシャル層３と
逆の型のＰ型不純物層５を形成したものであり、素子９
０表面を被う絶縁膜層は、酸化膜２の上１／（リンガラ
ス層ｌを形成した構造となっている。なお、素子は最終
的には、Ｐ型不純物層５の中央表面部は酸化膜２および
リンガラス層ｌを部分的にエツチングして設けたコンタ
クト孔部分および素子下面にそれぞれ電極が形成される
。
一般のダイオードはエピタキシャル層にエピタキシャル
層と逆の導電型の不純物拡散層を形成し、た後、リンガ
ラス層を形成し、ホトエツチング技術によってリンガラ
ス層を除去して電極形成を行う。
層と逆の導電型の不純物拡散層を形成し、た後、リンガ
ラス層を形成し、ホトエツチング技術によってリンガラ
ス層を除去して電極形成を行う。
しかし、バリキャップダイオードは一般のダイオードと
異なり、容量制御の熱処理拡散をする必要がある。この
容量制御熱処理拡散はリンガラス層を形成した後、電極
形成の前に行う。容量制御は第１図におけるＮ型不純物
層６およびＰ型不純物層５を形成した後、ホトエツチン
グ技術によっ℃酸化膜２およびリンガラス層ｌを部分的
に除去して容量測定領域７を設け、９００〜Ｉ ０００
ｔ：’の熱処理を繰り返し行ない、容量測定領域７を通
して容量を測定することによって行なう。
異なり、容量制御の熱処理拡散をする必要がある。この
容量制御熱処理拡散はリンガラス層を形成した後、電極
形成の前に行う。容量制御は第１図におけるＮ型不純物
層６およびＰ型不純物層５を形成した後、ホトエツチン
グ技術によっ℃酸化膜２およびリンガラス層ｌを部分的
に除去して容量測定領域７を設け、９００〜Ｉ ０００
ｔ：’の熱処理を繰り返し行ない、容量測定領域７を通
して容量を測定することによって行なう。
しかし、このような製造方法によるバリキャップダイオ
ードにあっては、素子の表面リーク電流の増加、耐圧不
良が多々生じることがある。
ードにあっては、素子の表面リーク電流の増加、耐圧不
良が多々生じることがある。
この点について検討したところ、表面リーク電流の増大
、耐圧不良は、前記容量制御の熱処理過程で、リンガラ
ス層からリンが析出（アウトデイフユージ百ン）し、容
量測定領域７を通してＰ型不純物層５に拡散されるため
であることが判明した。また、リンの析出により、熱処
理炉の石英管が汚染され、次の熱処理作業時のウエノ・
の汚染源となる弊害も発生することもわかった。
、耐圧不良は、前記容量制御の熱処理過程で、リンガラ
ス層からリンが析出（アウトデイフユージ百ン）し、容
量測定領域７を通してＰ型不純物層５に拡散されるため
であることが判明した。また、リンの析出により、熱処
理炉の石英管が汚染され、次の熱処理作業時のウエノ・
の汚染源となる弊害も発生することもわかった。
したがって、本発明の目的は、素子の表面リーク電流の
増大および耐圧不良が起きず、かつ熱処理炉の石英管を
汚染することのない半導体装置の製造方法を提供するこ
とにある。
増大および耐圧不良が起きず、かつ熱処理炉の石英管を
汚染することのない半導体装置の製造方法を提供するこ
とにある。
以下、実施例により本ｉ明を説明する。
第２図は本発明の一実施例によるバリキャップダイオー
ド素子の容量制御工程前の断面図である。
ド素子の容量制御工程前の断面図である。
バリキャップダイオードは、Ｎ型の結晶基板４にＮ−型
のエピタキシャル層３を形成した結晶を使い、酸化膜２
を８０００〜９０００Ａの厚さに形成する。その後、丁
トエッチング技術によって酸化膜２を部分的に除去し、
エピタキシャル層３と同一のＮ型不純物層６をリンの拡
散によって形成する。さらに、ホトエツチング技術によ
って酸化膜２を部分的に除去し、ボロンを拡散してＰ型
不純物層５を形成する、 つぎに、素子の結晶欠陥ゲッター効果と、素子表面の安
定化を目的として、す／不純物拡散を行い、リンガラス
層１を形成する。また、リンガラス層１上に低温気相化
学成長方法（低温ＣＶＤ方法）によってリンを含まない
あるいは低濃度（０，５ｍｏｌ以下）のり／を含むＣＶ
Ｄ膜８を１．０００〜２０００Ａの厚さに形成し、９０
００．２０分処理によるアニールを行ない、ＣＶＤ膜８
とり／ガラス層１との密着を強くする。
のエピタキシャル層３を形成した結晶を使い、酸化膜２
を８０００〜９０００Ａの厚さに形成する。その後、丁
トエッチング技術によって酸化膜２を部分的に除去し、
エピタキシャル層３と同一のＮ型不純物層６をリンの拡
散によって形成する。さらに、ホトエツチング技術によ
って酸化膜２を部分的に除去し、ボロンを拡散してＰ型
不純物層５を形成する、 つぎに、素子の結晶欠陥ゲッター効果と、素子表面の安
定化を目的として、す／不純物拡散を行い、リンガラス
層１を形成する。また、リンガラス層１上に低温気相化
学成長方法（低温ＣＶＤ方法）によってリンを含まない
あるいは低濃度（０，５ｍｏｌ以下）のり／を含むＣＶ
Ｄ膜８を１．０００〜２０００Ａの厚さに形成し、９０
００．２０分処理によるアニールを行ない、ＣＶＤ膜８
とり／ガラス層１との密着を強くする。
つぎに、容量制御を行なう。すなわち、涜化膜２、リン
ガラス層ｌ、ＣＶＤｇ＆を部分的にエツチング除去して
容を測定領域（容：ｉ！を制御測定領域）７を設け、９
００〜１００００の熱処理を繰返して容量測定領域７を
介して容ｔの測定、決定による制御を行なう。
ガラス層ｌ、ＣＶＤｇ＆を部分的にエツチング除去して
容を測定領域（容：ｉ！を制御測定領域）７を設け、９
００〜１００００の熱処理を繰返して容量測定領域７を
介して容ｔの測定、決定による制御を行なう。
このような実施例によれば、リンガラス層ｌは低濃度の
ＣＶＤ膜８で被われていることから、容量制御の９００
〜１ｏｏｏｃの熱処理過程でリンの析出はほとんどなく
なる。この結果、Ｐ型不純物層へのリンの拡散は起きな
くなり、表面リーク電流の増大、耐圧不良は防止できる
。また、リンの析出がないことから石英管の汚染もなく
、その後の熱処理時に被処理物をυノによって汚染する
こともなくなるー なお、本発明は前記実施例に限定されない。たとえば、
ツニナーダイオードのｖ２制御にも応用できる。また、
リンガラス形成後、熱処理作業を行なう半導体素子の製
造方法にも適用でざる。
ＣＶＤ膜８で被われていることから、容量制御の９００
〜１ｏｏｏｃの熱処理過程でリンの析出はほとんどなく
なる。この結果、Ｐ型不純物層へのリンの拡散は起きな
くなり、表面リーク電流の増大、耐圧不良は防止できる
。また、リンの析出がないことから石英管の汚染もなく
、その後の熱処理時に被処理物をυノによって汚染する
こともなくなるー なお、本発明は前記実施例に限定されない。たとえば、
ツニナーダイオードのｖ２制御にも応用できる。また、
リンガラス形成後、熱処理作業を行なう半導体素子の製
造方法にも適用でざる。
以上のように、本発明によｎば、リンガラス層を表面に
有し、かつその後の工程で熱処理を行なう半導体装置の
製造方法においぞ、リンの析出が防止できることから、
表面リーク直流の増大、耐圧不良は発生しｒｘ ＜ ｒ
ｘす、特性が優ｎかつ歩留の高い半導体装置を提供する
ことができる。
有し、かつその後の工程で熱処理を行なう半導体装置の
製造方法においぞ、リンの析出が防止できることから、
表面リーク直流の増大、耐圧不良は発生しｒｘ ＜ ｒ
ｘす、特性が優ｎかつ歩留の高い半導体装置を提供する
ことができる。
また、本発明によれば、熱処理中にリンの析出がないこ
とから、石英管のυノによる汚染も防止できる。
とから、石英管のυノによる汚染も防止できる。
第１図は従来のパリキャンプダイオードの一製造工程に
おける素子の断面を示す断面図、第２図は本発明の一実
施例によるバリキャップダイオードの一製造工程に８け
る素子の断面を示す断面図である。 ■・・・リンガラス層、２・・・酸化膜、３・・・エピ
タキシャル層、４・・・結晶基板、５・・・Ｐ型不純物
層、６・・・Ｎ型不純物層、７・・・容量測定領域、８
・・・ＣＶＤ膜、９・・・素子。 代理人 弁理士 薄 １）利 幸
おける素子の断面を示す断面図、第２図は本発明の一実
施例によるバリキャップダイオードの一製造工程に８け
る素子の断面を示す断面図である。 ■・・・リンガラス層、２・・・酸化膜、３・・・エピ
タキシャル層、４・・・結晶基板、５・・・Ｐ型不純物
層、６・・・Ｎ型不純物層、７・・・容量測定領域、８
・・・ＣＶＤ膜、９・・・素子。 代理人 弁理士 薄 １）利 幸
Claims (1)
- １、結晶基板の最上層にリン濃度の高いリンガラス膜ン
形成した後に、熱処理を施す工程を有する半導体装置の
製造方法において、前記熱処理を行なう前に、箭′記リ
ンガラス層をリンを含まないあるいはリン濃度が極めて
低い酸化膜で被うことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096163A JPS58213417A (ja) | 1982-06-07 | 1982-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57096163A JPS58213417A (ja) | 1982-06-07 | 1982-06-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213417A true JPS58213417A (ja) | 1983-12-12 |
Family
ID=14157669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57096163A Pending JPS58213417A (ja) | 1982-06-07 | 1982-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213417A (ja) |
-
1982
- 1982-06-07 JP JP57096163A patent/JPS58213417A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007097B1 (ko) | 반도체 장치의 제조 방법 | |
| US3544858A (en) | Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide | |
| US4270136A (en) | MIS Device having a metal and insulating layer containing at least one cation-trapping element | |
| JP4003888B2 (ja) | 半導体装置およびその製造方法 | |
| US6146947A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JP2858383B2 (ja) | 半導体装置の製造方法 | |
| JPS58213417A (ja) | 半導体装置の製造方法 | |
| JP3417665B2 (ja) | 半導体装置の製造方法 | |
| JPS60247928A (ja) | 半導体基板の洗浄方法 | |
| JPH06216377A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS58165328A (ja) | 半導体装置の製造方法 | |
| JP7135998B2 (ja) | エピタキシャルウェーハの評価方法 | |
| JP2668459B2 (ja) | 絶縁膜作製方法 | |
| JPS6360550A (ja) | 半導体装置およびその製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS63190380A (ja) | 半導体装置の製造方法 | |
| JPH0464227A (ja) | 半導体素子とその製造方法 | |
| JPH03229418A (ja) | 半導体装置の製造方法 | |
| JP2004119553A (ja) | Ｓｏｉウエーハの評価方法 | |
| JPS6196761A (ja) | 半導体装置の製造方法 | |
| JPH04278585A (ja) | 半導体装置の製造方法 | |
| JPS5951532A (ja) | 半導体装置の製造方法 | |
| JPS63110748A (ja) | 半導体装置の製造方法 | |
| JPS60246661A (ja) | 半導体装置及びその製造方法 |