JPS60246661A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS60246661A JPS60246661A JP10301784A JP10301784A JPS60246661A JP S60246661 A JPS60246661 A JP S60246661A JP 10301784 A JP10301784 A JP 10301784A JP 10301784 A JP10301784 A JP 10301784A JP S60246661 A JPS60246661 A JP S60246661A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- groove
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000008859 change Effects 0.000 abstract description 6
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000005247 gettering Methods 0.000 abstract 2
- 150000002739 metals Chemical class 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置及びその製造方法に関する。
従来、所謂バイポーラＬＳＩ上にカップリングコンデン
サを集積する場合、第１図に示す構造のコンデンサを採
用している。同図１は、半導体基板である。半導体基板
１上に絶縁膜２、導体膜３、絶縁膜４、及び導体膜５を
順積層してコンデンサ６を構成している。
サを集積する場合、第１図に示す構造のコンデンサを採
用している。同図１は、半導体基板である。半導体基板
１上に絶縁膜２、導体膜３、絶縁膜４、及び導体膜５を
順積層してコンデンサ６を構成している。
而して、バイポーラＬＳＩの集積度を高めるためには、
各々の素子を小さくする必要がある。
各々の素子を小さくする必要がある。
しかし、コンデンサ６を小さくすると、それに伴って容
量も小さく々るため、絶縁膜２の膜厚を小さくする必要
がある。しかしながら、絶縁膜２は通常ＣＶＤ （Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｐｅｐｏｓｌｔｉｏｎ）法
で形成するため、薄膜化と共に、ピンホール等の欠陥の
発生が多くなる。その結果、絶縁耐圧が低下して絶縁膜
３，５間でショトが起きる問題があった。
量も小さく々るため、絶縁膜２の膜厚を小さくする必要
がある。しかしながら、絶縁膜２は通常ＣＶＤ （Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｐｅｐｏｓｌｔｉｏｎ）法
で形成するため、薄膜化と共に、ピンホール等の欠陥の
発生が多くなる。その結果、絶縁耐圧が低下して絶縁膜
３，５間でショトが起きる問題があった。
このような問題を解消するために、第２図に示す如く、
半導体基板１内に高濃度層ｌθを形成すると共に、高濃
度層Ｊｏ内にケ゛ッタリング不純物注入層１１を形成し
、高濃度層１ｏを含む半導体基板１の表面に、熱酸化膜
ノ２を介して絶縁膜１３を形成した構造のコンデンサ１
４が使用されている。
半導体基板１内に高濃度層ｌθを形成すると共に、高濃
度層Ｊｏ内にケ゛ッタリング不純物注入層１１を形成し
、高濃度層１ｏを含む半導体基板１の表面に、熱酸化膜
ノ２を介して絶縁膜１３を形成した構造のコンデンサ１
４が使用されている。
このコンデンサ１４では、カップリングコンデンサとし
て用いる場合、一定のギヤノｅシタンスで空乏層ののび
を小さくす゛べく、高濃度層１０を採用している。しか
しながら、高濃度層１０は、低濃度層に比べて多くの欠
陥が存在し、表面領域にはＮａや重金属が含有している
。この領域を熱酸化膜１２中に取り込むと、この部分で
電解集中が発生し、絶縁破壊強度が低下する。
て用いる場合、一定のギヤノｅシタンスで空乏層ののび
を小さくす゛べく、高濃度層１０を採用している。しか
しながら、高濃度層１０は、低濃度層に比べて多くの欠
陥が存在し、表面領域にはＮａや重金属が含有している
。この領域を熱酸化膜１２中に取り込むと、この部分で
電解集中が発生し、絶縁破壊強度が低下する。
更に、高濃度層１０を用いているとはいえ、空乏層は深
さ方向とともに横方向へも伸びる。このため容量変化は
複雑になり、プロセス設計を困難なものにする問題があ
った。
さ方向とともに横方向へも伸びる。このため容量変化は
複雑になり、プロセス設計を困難なものにする問題があ
った。
本発明は、バイアス電圧による容量変化が小さく、かつ
、絶縁破壊強度の高い半導体装置及びその製造方法を提
供することをその目的とするものである。
、絶縁破壊強度の高い半導体装置及びその製造方法を提
供することをその目的とするものである。
本発明は、コンデンサを形成する基板領域の不純物濃度
を５Ｘ１０１９ｃｍ−’以上にしてバイアス電圧による
容量変化を小さくすると共に、コンデンサの周辺領域に
溝を形成して不純物のダッタリングを行ない、絶縁破壊
強度の向上を達成した半導体装置及びその製造方法であ
る。
を５Ｘ１０１９ｃｍ−’以上にしてバイアス電圧による
容量変化を小さくすると共に、コンデンサの周辺領域に
溝を形成して不純物のダッタリングを行ない、絶縁破壊
強度の向上を達成した半導体装置及びその製造方法であ
る。
以下、本発明の実施例について図面を参照して説明する
。なお、本発明方法の製造工程の説明をもって、一実施
例の半導体装置の構成の説明とする。先ず、第３図（Ａ
）に示す如く、半導体基板２００所定領域に所定導電型
の不純物を導入し、不純物濃度が５Ｘ］Ｏａｎ 以上の
高沿度層２１を形成する。
。なお、本発明方法の製造工程の説明をもって、一実施
例の半導体装置の構成の説明とする。先ず、第３図（Ａ
）に示す如く、半導体基板２００所定領域に所定導電型
の不純物を導入し、不純物濃度が５Ｘ］Ｏａｎ 以上の
高沿度層２１を形成する。
次に、同図（Ｂ）に示す如＜、溝２２を形成する領域を
除いて高濃度層２１を含む半導体基板２゜の表面に所定
・ぐターンのマスクを形成し、このマスクを介してＲＩ
Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ）
法により溝２２を形成する。ＲＩＥの反応がスとしては
、例えｌ−ｉ ＳＦ６を使用する。７７ｐ２ｚの形状は
、幅が０５〜３μｎ１、深さが１〜５μ？ｎの範囲内で
所定のものに設定する、 次に、同図（Ｑに示す如く、半導体基板２Ｑを洗浄して
からこれに熱酸化を施すうこの熱酸化処理によって′？
ｉＩ＃２２の内面には、酸化膜２３が形成され、半導体
、病根２ｏ中の重金属が取り込まれる。なお、ここで、
熱酸化処理の前に溝２２中にデソタリング用不純物のイ
オン注入を行っても良い。次いで１．育２２の内部を多
情晶シリコン等からなる絶縁物層２４で明める。
除いて高濃度層２１を含む半導体基板２゜の表面に所定
・ぐターンのマスクを形成し、このマスクを介してＲＩ
Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ）
法により溝２２を形成する。ＲＩＥの反応がスとしては
、例えｌ−ｉ ＳＦ６を使用する。７７ｐ２ｚの形状は
、幅が０５〜３μｎ１、深さが１〜５μ？ｎの範囲内で
所定のものに設定する、 次に、同図（Ｑに示す如く、半導体基板２Ｑを洗浄して
からこれに熱酸化を施すうこの熱酸化処理によって′？
ｉＩ＃２２の内面には、酸化膜２３が形成され、半導体
、病根２ｏ中の重金属が取り込まれる。なお、ここで、
熱酸化処理の前に溝２２中にデソタリング用不純物のイ
オン注入を行っても良い。次いで１．育２２の内部を多
情晶シリコン等からなる絶縁物層２４で明める。
次に、高濃度層２１等を含む半導体基板２゜の表面をＲ
ＪＥ法による工、チパックによって平坦化してから、同
図ＣＤ）に示す如く、その表面に熱酸化を施し、コンデ
ンサ形成用の熱酸化ｇ２ｓを形成する。
ＪＥ法による工、チパックによって平坦化してから、同
図ＣＤ）に示す如く、その表面に熱酸化を施し、コンデ
ンサ形成用の熱酸化ｇ２ｓを形成する。
然る後、同図（Ｅ）に示す如く、熱酸化膜２５の所定領
域上にＡｔ、その他金属からなる電極２６を形成して所
定のコンデンサ構造を有する半導体装置Ｌ！を得る。
域上にＡｔ、その他金属からなる電極２６を形成して所
定のコンデンサ構造を有する半導体装置Ｌ！を得る。
このように構成された半導体装置３Ｑによれば、熱酸化
膜２５の直下に不純物濃度がｓ ｘ 】、 ｏ １９（
’ｍ−’以上の高濃度層２１が形成されているので、パ
′イアス電圧による容量変化を小さクシ、プロセス設計
を容易にできる。しかも、熱酸化膜２５を絶縁膜に採用
してコンデンサの占有面積を小さくできる。また、コン
デンサの周辺領域に溝２２を形成して不純物のケ゛ツタ
リングを行っているので、絶縁破壊強度を向上させるこ
とができる。因みに、実施例の半導体装置３０の印加電
圧に対する絶縁破壊で発生した不良品の数は、第４図に
特性線Ｉにて示す通りであるが、第１図及び第２図に示
す従来の半導体装置によるものでは、第４図に特性線■
、■にて夫々併記する通りであることが実験的に確認さ
れている。
膜２５の直下に不純物濃度がｓ ｘ 】、 ｏ １９（
’ｍ−’以上の高濃度層２１が形成されているので、パ
′イアス電圧による容量変化を小さクシ、プロセス設計
を容易にできる。しかも、熱酸化膜２５を絶縁膜に採用
してコンデンサの占有面積を小さくできる。また、コン
デンサの周辺領域に溝２２を形成して不純物のケ゛ツタ
リングを行っているので、絶縁破壊強度を向上させるこ
とができる。因みに、実施例の半導体装置３０の印加電
圧に対する絶縁破壊で発生した不良品の数は、第４図に
特性線Ｉにて示す通りであるが、第１図及び第２図に示
す従来の半導体装置によるものでは、第４図に特性線■
、■にて夫々併記する通りであることが実験的に確認さ
れている。
また、本発明方法によれば、上述のｉ造工程により、バ
イアス電圧に対する容量変化が小さく、かつ、絶縁破壊
強度の高い半導体装置、？ ０を容易に得ることができ
る。
イアス電圧に対する容量変化が小さく、かつ、絶縁破壊
強度の高い半導体装置、？ ０を容易に得ることができ
る。
以上説明した如く、本発明に係る半導体装置及びその製
造方法によれば、バイアス電圧による容量変化が小さく
、かつ、絶縁破壊強度の高い半導体装置及びその製造方
法を提供できるものである。
造方法によれば、バイアス電圧による容量変化が小さく
、かつ、絶縁破壊強度の高い半導体装置及びその製造方
法を提供できるものである。
第１図及び第２図は、従来のコンデンサ構造を採用した
半導体装置の要部を示す断面図、第３図（Ａ）乃至同図
（日は、本発明方法を工程順に示す説明図、第４図は、
不良品の発生数と印加電圧との関係を示す特性図である
。 ２０・・・半導体基板、２）・・高濃度層、２２・・・
溝、２３・・・酸化膜、２４・・・絶縁物層、２５・・
・熱酸化膜、２６・・・電極、３０−・・半導体装置。 出願人代理人 弁理士 鈴 江 武 音用１図 ！−’ｊ’； ２図 ４
半導体装置の要部を示す断面図、第３図（Ａ）乃至同図
（日は、本発明方法を工程順に示す説明図、第４図は、
不良品の発生数と印加電圧との関係を示す特性図である
。 ２０・・・半導体基板、２）・・高濃度層、２２・・・
溝、２３・・・酸化膜、２４・・・絶縁物層、２５・・
・熱酸化膜、２６・・・電極、３０−・・半導体装置。 出願人代理人 弁理士 鈴 江 武 音用１図 ！−’ｊ’； ２図 ４
Claims (2)
- （１） 半導体基板の所定領域にその主面から所定の拡
散深さで延出する高濃度層と、該高濃度層を囲むと共に
該高濃度層よりも深く前記半導体基板内に延出し、かつ
、その表面が酸化膜で被包された絶縁物層と、前記高濃
度層の上方に熱酸化膜を介して積層された電極とを具備
することを特徴とする半導体装置。 - （２） 半導体基板の所定領域に主面から所定の深さで
延出する高濃度層を形成する工程と、該高濃度層よシも
深い深さで該高濃度層を囲む溝を異方性エツチングによ
シ形成する工程と、抜溝の内壁面に熱酸化により酸化膜
を形成する工程と、該溝内を絶縁物層で充填する工程と
、前記高濃度層、前記酸化膜、前記絶縁物層を含む前記
半導体基板上に熱酸化膜を形成する工程と前記高濃度層
の上方の前記熱酸化膜上に所定・ぐターンの電極を形成
する工程とを具備することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10301784A JPS60246661A (ja) | 1984-05-22 | 1984-05-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10301784A JPS60246661A (ja) | 1984-05-22 | 1984-05-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60246661A true JPS60246661A (ja) | 1985-12-06 |
Family
ID=14342875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10301784A Pending JPS60246661A (ja) | 1984-05-22 | 1984-05-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246661A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283861A (ja) * | 1988-05-10 | 1989-11-15 | Fuji Electric Co Ltd | 集積回路装置の製造方法 |
-
1984
- 1984-05-22 JP JP10301784A patent/JPS60246661A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283861A (ja) * | 1988-05-10 | 1989-11-15 | Fuji Electric Co Ltd | 集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242352B1 (ko) | 반도체 장치를 위한 자기 정합 컨택트홀의 제조방법 | |
| JP3976882B2 (ja) | トレンチゲート構造を持つｍｏｓ型半導体装置の製造方法 | |
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| EP0130736A2 (en) | Processes for making integrated circuit single FET and storage capacitor memory cells | |
| US3892606A (en) | Method for forming silicon conductive layers utilizing differential etching rates | |
| EP0348046A2 (en) | Method of producing a semiconductor device | |
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| US6121097A (en) | Semiconductor device manufacturing method | |
| JPH05326874A (ja) | 半導体素子の製造方法 | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| JPS60246661A (ja) | 半導体装置及びその製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| US20030087496A1 (en) | Integrated circuit with a MOS capacitor | |
| JPH03147327A (ja) | 半導体装置の製造方法 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| RU1828560C (ru) | Способ изготовлени полупроводниковых приборов | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPH01192157A (ja) | 半導体装置 | |
| RU2234162C2 (ru) | Способ изготовления автомасштабируемого биполярного транзистора | |
| JPS6312389B2 (ja) | ||
| JP3139346B2 (ja) | ２層電極構造を有する半導体装置の製造方法 | |
| JPS60105268A (ja) | 半導体装置及びその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |