JPH02102557A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02102557A JPH02102557A JP63254898A JP25489888A JPH02102557A JP H02102557 A JPH02102557 A JP H02102557A JP 63254898 A JP63254898 A JP 63254898A JP 25489888 A JP25489888 A JP 25489888A JP H02102557 A JPH02102557 A JP H02102557A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- region
- film
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 8
- 239000011574 phosphorus Substances 0.000 claims abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052796 boron Inorganic materials 0.000 claims abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 abstract description 37
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000012808 vapor phase Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/048—Energy beam assisted EPI growth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
電子デバイス用半導体材料として炭化ケイ素（ＳｉＣ）
を使用した半導体装置の製造方法に関し、ＳｉＣ半導体
集積回路において、Ｓｉ半導体集積回路のプロセス技術
を用いて同程度の集積度が得られるとともに、電気的特
性が向上できる半導体集積回路及びその製造方法、より
具体的には素子量分Ｍ ｅＪＩ域をプレナー的に形成す
る方法を提供することを目的とし、 炭化ケイ素を主材料として能動素子を形成する半導体集
積回路の製造方法において、炭化ケイ素基板または炭化
ケイ素薄膜の素子分離領域に不純物を導入する工程と、
前記不純物を導入した領域を熱酸化により熱酸化層を形
成する工程とを含むことを特徴とする半導体装置の製造
方法を含み構成する。
を使用した半導体装置の製造方法に関し、ＳｉＣ半導体
集積回路において、Ｓｉ半導体集積回路のプロセス技術
を用いて同程度の集積度が得られるとともに、電気的特
性が向上できる半導体集積回路及びその製造方法、より
具体的には素子量分Ｍ ｅＪＩ域をプレナー的に形成す
る方法を提供することを目的とし、 炭化ケイ素を主材料として能動素子を形成する半導体集
積回路の製造方法において、炭化ケイ素基板または炭化
ケイ素薄膜の素子分離領域に不純物を導入する工程と、
前記不純物を導入した領域を熱酸化により熱酸化層を形
成する工程とを含むことを特徴とする半導体装置の製造
方法を含み構成する。
〔産業上の利用分野］
本発明は、電子デバイス用半導体材料として炭化ケイ素
（ＳｉＣ）を使用した半導体装置の製造方法に関する。
（ＳｉＣ）を使用した半導体装置の製造方法に関する。
近年、宇宙機器、原子炉機器用など、高温高放射能環境
下で使用することができる電子デバイスが要求されてい
る。この要求を満たす電子デバイス用半導体材料の一つ
は、きわめて安定した構造の炭化ケイ素（ＳｉＣ）であ
る。このため、ＳｉＣを用いた半導体集積回路及びその
製作技術の開発が進められている。
下で使用することができる電子デバイスが要求されてい
る。この要求を満たす電子デバイス用半導体材料の一つ
は、きわめて安定した構造の炭化ケイ素（ＳｉＣ）であ
る。このため、ＳｉＣを用いた半導体集積回路及びその
製作技術の開発が進められている。
従来のＳｉＣ）ランジスタ回路作成においては、この５
ｉＣＯ熱酸化熱酸化種めて低いために、シリコン（Ｓｉ
） トランジスタ集積回路で用いるような熱酸化による
酸化シリコン（ＳｉＯ□）層を得ることが難かしい。こ
のために、ＳｉＣを用いるトランジスタ集積回路では、
トランジスタをメサ型構造にして素子間の分離を行って
いた。
ｉＣＯ熱酸化熱酸化種めて低いために、シリコン（Ｓｉ
） トランジスタ集積回路で用いるような熱酸化による
酸化シリコン（ＳｉＯ□）層を得ることが難かしい。こ
のために、ＳｉＣを用いるトランジスタ集積回路では、
トランジスタをメサ型構造にして素子間の分離を行って
いた。
第３図（ａ）〜（Ｃ）は従来のメサ型ＳｉＣトランジス
タ回路の製造工程断面図である。
タ回路の製造工程断面図である。
まず、同図（ａ）に示す如く、シリコン基板１上に、化
学気相成長（ＣＶＤ）法などによりＳｉＣ薄膜２を成長
させる。
学気相成長（ＣＶＤ）法などによりＳｉＣ薄膜２を成長
させる。
次に、同図（ｂ）に示す如く、ＳｉＣ′ｉｇｉ膜２上に
アルミニュウム（Ａ ｌ ）膜３を堆積し、素子形成領
域を残すようにＡＪ２膜３をエツチングした後、三フッ
化窒素（ＮＦ２）ガスなどを用いてＳｉＣ膜２をプラズ
マエツチングし、素子形成領域を台地（メサ）の形状に
形成する。
アルミニュウム（Ａ ｌ ）膜３を堆積し、素子形成領
域を残すようにＡＪ２膜３をエツチングした後、三フッ
化窒素（ＮＦ２）ガスなどを用いてＳｉＣ膜２をプラズ
マエツチングし、素子形成領域を台地（メサ）の形状に
形成する。
次に、同図（Ｃ）に示す如く、Ａ！膜３を除去した後、
通常の方法により、素子形成領域のＳｉＣ膜２上２上ｉ
Ｏ２膜のゲート酸化膜４、ゲート電極５、イオン注入に
よりソース領域６及びドレイン領域７、Ａｎ配線８など
を形成することにより、ＳｉＣを用いたＭＯＳＦＥＴが
形成される。
通常の方法により、素子形成領域のＳｉＣ膜２上２上ｉ
Ｏ２膜のゲート酸化膜４、ゲート電極５、イオン注入に
よりソース領域６及びドレイン領域７、Ａｎ配線８など
を形成することにより、ＳｉＣを用いたＭＯＳＦＥＴが
形成される。
従来のＳｉＣをデバイス用半導体材料とするトランジス
タ回路では、ＳｉＣの熱酸化速度が極めて低いため、Ｓ
ｉ半導体集積回路のようなブレーナ構造が作りにくく、
メサ型構造にして素子間の分離を図るため、製造工程が
多くなり、集積度を向上させることが困難であった。ま
た、メサ形成のための前記したＮＦｓガスを用いるエツ
チングにおいて、メサ側壁を顕微鏡で観察するとその表
面には微細な凹凸が形成され、この凹凸が主な原因と解
されるメサ側壁からの漏洩電流が比較的大きくなり、か
つ段差部分が急になるため、この段差部分で配線が切断
しやすい問題、すなわち、へ２配線８およびゲート電極
５は第３図（Ｃ）に見て紙面の垂直方向に延在し、例え
ばＡｎ配線９は破線で示すようにその延在した部分から
外部回路との接続部となる電極１０に向はメサ側壁に沿
って形成されるのであるが、このへ〇配線９が段差が急
峻でありメサ側壁に凹凸があるため断線する問題があっ
た。
タ回路では、ＳｉＣの熱酸化速度が極めて低いため、Ｓ
ｉ半導体集積回路のようなブレーナ構造が作りにくく、
メサ型構造にして素子間の分離を図るため、製造工程が
多くなり、集積度を向上させることが困難であった。ま
た、メサ形成のための前記したＮＦｓガスを用いるエツ
チングにおいて、メサ側壁を顕微鏡で観察するとその表
面には微細な凹凸が形成され、この凹凸が主な原因と解
されるメサ側壁からの漏洩電流が比較的大きくなり、か
つ段差部分が急になるため、この段差部分で配線が切断
しやすい問題、すなわち、へ２配線８およびゲート電極
５は第３図（Ｃ）に見て紙面の垂直方向に延在し、例え
ばＡｎ配線９は破線で示すようにその延在した部分から
外部回路との接続部となる電極１０に向はメサ側壁に沿
って形成されるのであるが、このへ〇配線９が段差が急
峻でありメサ側壁に凹凸があるため断線する問題があっ
た。
そこで本発明は、ＳｉＣ半導体集積回路において、Ｓｉ
半導体集積回路のプロセス技術を用いて同程度の集積度
が得られるとともに、電気的特性が向上できる半導体集
積回路及びその製造方法、より具体的には素子間分離領
域をプレナー的に形成する方法を提供することを目的と
する。
半導体集積回路のプロセス技術を用いて同程度の集積度
が得られるとともに、電気的特性が向上できる半導体集
積回路及びその製造方法、より具体的には素子間分離領
域をプレナー的に形成する方法を提供することを目的と
する。
〔課題を解決するための手段］
上記課題は、炭化ケイ素を主材料として能動素子を形成
する半導体集積回路の製造方法において、炭化ケイ素基
板または炭化ケイ素薄膜の素子分離領域に不純物を導入
する工程と、前記不純物を導入した領域を熱酸化により
熱酸化層を形成する工程とを含むことを特徴とする半導
体装置の製造方法によって解決される。
する半導体集積回路の製造方法において、炭化ケイ素基
板または炭化ケイ素薄膜の素子分離領域に不純物を導入
する工程と、前記不純物を導入した領域を熱酸化により
熱酸化層を形成する工程とを含むことを特徴とする半導
体装置の製造方法によって解決される。
第１図（ａ）及び（ｂ）は本発明の原理説明図である。
まず、同図（ａ）に示す如（、ＳｉＣ基板（またはＳｉ
基板上などに形成したｓｉｃ 薄膜）１１上の素子形成
領域をレジスト膜１２などにより、マスクして、リン、
ホウ素、またはこれらの化合物などの不純物をイオン注
入、気相拡散、固相拡散などにより、素子分離用の酸化
膜形成領域のＳｉＣ基板１１中に導入し、不純物導入領
域１３を形成する。
基板上などに形成したｓｉｃ 薄膜）１１上の素子形成
領域をレジスト膜１２などにより、マスクして、リン、
ホウ素、またはこれらの化合物などの不純物をイオン注
入、気相拡散、固相拡散などにより、素子分離用の酸化
膜形成領域のＳｉＣ基板１１中に導入し、不純物導入領
域１３を形成する。
次に、同図（ｂ）に示す如く、レジスト膜１２を剥離し
てから、熱酸化を行い、素子形成領域には薄い熱酸化層
１４、素子分離領域には厚い熱酸化層１５を形成する。
てから、熱酸化を行い、素子形成領域には薄い熱酸化層
１４、素子分離領域には厚い熱酸化層１５を形成する。
本発明の目的を達成する半導体集積回路は、ＳｉＣを能
動素子領域とする半導体集積回路において、素子間絶縁
層にＳｉＣ基板１１を熱酸化することで形成した絶縁膜
を用いたものである。
動素子領域とする半導体集積回路において、素子間絶縁
層にＳｉＣ基板１１を熱酸化することで形成した絶縁膜
を用いたものである。
また、その製造方法は、素子間絶縁層を形成する領域に
、上記した如く不純物を導入して不純物導入領域１３を
形成し、この領域のＳｉＣの熱酸化速度が速いことを用
いて素子間絶縁層を形成するものである。
、上記した如く不純物を導入して不純物導入領域１３を
形成し、この領域のＳｉＣの熱酸化速度が速いことを用
いて素子間絶縁層を形成するものである。
以下、本発明を図示の実施例により具体的に説明する。
本発明においては、第１図に示す如く、レジスト膜１２
などによりマスクされて、不純物が導入されていないＳ
ｉＣ基板１１の熱酸化層１４の成長速度は、例えば、水
蒸気（１１，０）雰囲気中で、９５０〜１１５０°Ｃ１
１気圧においては、Ｓｉの熱酸化速度の４〜８％程度で
ある。一方、ＳｉＣ基板１１の不純物導入領域１３は、
リン、ホウ素、またはこれらの化合物などの不純物がｌ
Ｘｌ０”ｃｍ−”程度以上に含まれている場合には、上
記酸化条件では、Ｓｉの熱酸化速度の４０〜６０％に達
する。従って、ＳｉＣ基板１１の不純物導入領域１３の
不純物濃度を上記所定量以上とし、熱酸化することによ
り、十分に短い時間で素子分離領域に厚い熱酸化層１５
が形成される。
などによりマスクされて、不純物が導入されていないＳ
ｉＣ基板１１の熱酸化層１４の成長速度は、例えば、水
蒸気（１１，０）雰囲気中で、９５０〜１１５０°Ｃ１
１気圧においては、Ｓｉの熱酸化速度の４〜８％程度で
ある。一方、ＳｉＣ基板１１の不純物導入領域１３は、
リン、ホウ素、またはこれらの化合物などの不純物がｌ
Ｘｌ０”ｃｍ−”程度以上に含まれている場合には、上
記酸化条件では、Ｓｉの熱酸化速度の４０〜６０％に達
する。従って、ＳｉＣ基板１１の不純物導入領域１３の
不純物濃度を上記所定量以上とし、熱酸化することによ
り、十分に短い時間で素子分離領域に厚い熱酸化層１５
が形成される。
従って、ＳｉＣにおいても、素子間絶縁層として良好な
絶縁耐圧（６〜ＩＯＭＶ／ｃｍ）を持つ酸化層を、例え
ば２〜４時間程度の短時間で、４００〜８００ｎｍの膜
厚に選択的に成長できる。このため、ＳｉＣを能動素子
形成領域とする半導体集積回路においても、Ｓｉ半導体
集積回路のプロセス技術と同様の技術を用いて集積度を
高くし、漏洩電流などを少なくして電気的特性を向上で
きる。
絶縁耐圧（６〜ＩＯＭＶ／ｃｍ）を持つ酸化層を、例え
ば２〜４時間程度の短時間で、４００〜８００ｎｍの膜
厚に選択的に成長できる。このため、ＳｉＣを能動素子
形成領域とする半導体集積回路においても、Ｓｉ半導体
集積回路のプロセス技術と同様の技術を用いて集積度を
高くし、漏洩電流などを少なくして電気的特性を向上で
きる。
第２図（ａ） 〜（ｅ）は本発明実施例のＳｉＣＭＯＳ
Ｆ［ＥＴ（７）製造工程断面図である。
Ｆ［ＥＴ（７）製造工程断面図である。
まず同図（ａ）に示す如（、電気抵抗が１〜１０Ω口程
度の（１１１）面のｎ型シリコン基板２１上に、β型５
ｉＣ（以下β−５ｉＣと記す）薄膜２２を化学気相成長
（ＣＶＤ）法により成長させる。この際、 ＩＩｎ−５
ｉｔｕｄｏｐｉｎ （本来のドーピング）により、ジボ
ラン（Ｂ、Ｈ＆）ガスを用いて、β−３ｉＣ薄膜２２を
１〜１ｏΩｃａｍ程度の抵抗のものにしておく。
度の（１１１）面のｎ型シリコン基板２１上に、β型５
ｉＣ（以下β−５ｉＣと記す）薄膜２２を化学気相成長
（ＣＶＤ）法により成長させる。この際、 ＩＩｎ−５
ｉｔｕｄｏｐｉｎ （本来のドーピング）により、ジボ
ラン（Ｂ、Ｈ＆）ガスを用いて、β−３ｉＣ薄膜２２を
１〜１ｏΩｃａｍ程度の抵抗のものにしておく。
次に、同図（ｂ）に示す如く、素子形成領域のｎ型シリ
コン基板２１上にレジスト膜２３を塗布し、このレジス
ト膜１３をマスクとして、リンイオン（ト）を加速エネ
ルギー８０〜１２０ＫｅＶ、 ドーズ量１０１４〜１
０”ｃ＋ｒ２で素子分離部分にイオン注入し、Ｐ°イオ
ンの不純物導入領域２４を形成する。
コン基板２１上にレジスト膜２３を塗布し、このレジス
ト膜１３をマスクとして、リンイオン（ト）を加速エネ
ルギー８０〜１２０ＫｅＶ、 ドーズ量１０１４〜１
０”ｃ＋ｒ２で素子分離部分にイオン注入し、Ｐ°イオ
ンの不純物導入領域２４を形成する。
次に、同図（Ｃ）に示す如く、熱酸化炉中で水蒸気（Ｈ
２Ｏ）を４３ＬＭ （Ｓｔａｎｄａｒｄ ＬｉｔＬｅｒ
ｐｅｒ Ｍｉｎｕｔｅ）常圧で流し、１０５０°Ｃで
２時間酸化を行う。これにより、素子形成領域の表面に
は、薄い熱酸化膜２５が形成され、Ｐ゛イオン注入した
不純物導入領域２４の表面には、４００〜６００ｎｍ程
度の熱酸化層２６が形成される。
２Ｏ）を４３ＬＭ （Ｓｔａｎｄａｒｄ ＬｉｔＬｅｒ
ｐｅｒ Ｍｉｎｕｔｅ）常圧で流し、１０５０°Ｃで
２時間酸化を行う。これにより、素子形成領域の表面に
は、薄い熱酸化膜２５が形成され、Ｐ゛イオン注入した
不純物導入領域２４の表面には、４００〜６００ｎｍ程
度の熱酸化層２６が形成される。
次に、同図（ｄ）に示す如く、薄い熱酸化膜２５をゲー
ト酸化膜とし、ゲート電極用のポリシリコン膜２７を堆
積させた後、バターニングし、リンイオン（Ｐｏ）を注
入してゲート電極、ソース及びドレイン領域２８ 、２
９を形成する。その後、ゲート電極を形成するポリシリ
コン膜２７の表面を酸化し、酸化膜３０を形成する。
ト酸化膜とし、ゲート電極用のポリシリコン膜２７を堆
積させた後、バターニングし、リンイオン（Ｐｏ）を注
入してゲート電極、ソース及びドレイン領域２８ 、２
９を形成する。その後、ゲート電極を形成するポリシリ
コン膜２７の表面を酸化し、酸化膜３０を形成する。
次に、同図（ｅ）に示す如く、全面に眉間絶縁膜として
リンガラス（ＰＳＧ： Ｐｈｏｓｐｈｏ ５ｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）膜３１を堆積させ、このＰＳＧ膜３
１にソース、ドレイン、ゲート電極用のコンタクト孔を
形成した後、アルミニュウム（八り膜３２を堆積させ、
パターニングにより所定の配線を行い、ＭＯＳＦＥＴを
製造する。
リンガラス（ＰＳＧ： Ｐｈｏｓｐｈｏ ５ｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）膜３１を堆積させ、このＰＳＧ膜３
１にソース、ドレイン、ゲート電極用のコンタクト孔を
形成した後、アルミニュウム（八り膜３２を堆積させ、
パターニングにより所定の配線を行い、ＭＯＳＦＥＴを
製造する。
上記半導体集積回路の製造方法によれば、不純物が導入
されていないβ−５ｉＣ薄膜２２の熱酸化層２５の熱酸
化速度は遅く、不純物導入領域２４表面の熱酸化層２５
の熱酸化速度は速いため、十分に短い時間で素子分離領
域に厚い熱酸化層２５を形成することができる。この場
合、厚い熱酸化層２５は、不純物イオンの注入エネルギ
ーを制御して注入深さを変えることにより、その膜厚を
制御することが容易になる。従って、ＳｉＣを能動素子
とする半導体集積回路においても、従来のメサ型構造に
する場合よりも工程数を少なくし、Ｓｉ半導体集積回路
のプロセス技術と同様の技術を用いることができ、集積
度を高くし、漏洩電流などを少なくして電気的特性を向
上できる。
されていないβ−５ｉＣ薄膜２２の熱酸化層２５の熱酸
化速度は遅く、不純物導入領域２４表面の熱酸化層２５
の熱酸化速度は速いため、十分に短い時間で素子分離領
域に厚い熱酸化層２５を形成することができる。この場
合、厚い熱酸化層２５は、不純物イオンの注入エネルギ
ーを制御して注入深さを変えることにより、その膜厚を
制御することが容易になる。従って、ＳｉＣを能動素子
とする半導体集積回路においても、従来のメサ型構造に
する場合よりも工程数を少なくし、Ｓｉ半導体集積回路
のプロセス技術と同様の技術を用いることができ、集積
度を高くし、漏洩電流などを少なくして電気的特性を向
上できる。
なお、上記実施例においては、ｎ型シリコン基板２１上
に成長させたβ−３ｉＣ薄膜２２に能動素子を形成して
いるが、ＳｉＣ基板に形成してもよい。形成する能動素
子も、例えば、バイポーラトランジスタであってもよく
、実施例のＭＯＳＦＥＴに限定されない。
に成長させたβ−３ｉＣ薄膜２２に能動素子を形成して
いるが、ＳｉＣ基板に形成してもよい。形成する能動素
子も、例えば、バイポーラトランジスタであってもよく
、実施例のＭＯＳＦＥＴに限定されない。
また、素子分離領域のＳｉＣに導入する不純物は、リン
以外にホウ素あるいはこれらの化合物などでもよく、導
入深さは形成する絶縁膜の厚さに応じて制御することが
でき、その導入方法もイオン注入以外に、気相拡散法ま
たは固層拡散法などを用いてもよい。
以外にホウ素あるいはこれらの化合物などでもよく、導
入深さは形成する絶縁膜の厚さに応じて制御することが
でき、その導入方法もイオン注入以外に、気相拡散法ま
たは固層拡散法などを用いてもよい。
〔発明の効果］
以上説明したように本発明によれば、電子デバイス用半
導体材料がＳｉＣであっても、素子間分離絶縁層がＳｉ
基板の場合と同様の熱酸化によって形成できるため、Ｓ
ｉＣ半導体集積回路においても、Ｓｉ半導体集積回路と
同程度の集積度と、電気的特性（漏洩電流の減少など）
の向上が期待できるとともに、既存のＳｉプロセス技術
を用いてＳｉＣ集積回路を実現できるようになる。
導体材料がＳｉＣであっても、素子間分離絶縁層がＳｉ
基板の場合と同様の熱酸化によって形成できるため、Ｓ
ｉＣ半導体集積回路においても、Ｓｉ半導体集積回路と
同程度の集積度と、電気的特性（漏洩電流の減少など）
の向上が期待できるとともに、既存のＳｉプロセス技術
を用いてＳｉＣ集積回路を実現できるようになる。
第１図（ａ）及び（ｂ）は本発明の原理説明図、第２図
（ａ） 〜（ｅ）は本発明実施例のＳｉＣＭＯＳＦＥＴ
の製造工程断面図、 第３図（ａ）〜（Ｃ）は従来のメサ型ＳｉＣトランジス
タ回路の製造工程断面図である。 図中、 １１はＳｉＣ基板（またはＳｉＣ薄膜）、１２はレジス
ト膜、 １３は不純物導入領域、 １４は熱酸化層、 １５は熱酸化層、 ２１はｎ型シリコン基板、 ２２はβ−３ｉＣ薄膜、 ２３はレジスト膜、 ２４は不純物導入領域、 ２５は熱酸化膜、 ２６は熱酸化層、 ２７はポリシリコン膜、 ２８はソース領域、 ２９はドレイン帛頁域、 ３０は酸化膜、 ３１はｐｓｃ膜、 ３２はＡ２膜 を示す。 ２・・・レジスト膜
（ａ） 〜（ｅ）は本発明実施例のＳｉＣＭＯＳＦＥＴ
の製造工程断面図、 第３図（ａ）〜（Ｃ）は従来のメサ型ＳｉＣトランジス
タ回路の製造工程断面図である。 図中、 １１はＳｉＣ基板（またはＳｉＣ薄膜）、１２はレジス
ト膜、 １３は不純物導入領域、 １４は熱酸化層、 １５は熱酸化層、 ２１はｎ型シリコン基板、 ２２はβ−３ｉＣ薄膜、 ２３はレジスト膜、 ２４は不純物導入領域、 ２５は熱酸化膜、 ２６は熱酸化層、 ２７はポリシリコン膜、 ２８はソース領域、 ２９はドレイン帛頁域、 ３０は酸化膜、 ３１はｐｓｃ膜、 ３２はＡ２膜 を示す。 ２・・・レジスト膜
Claims (2)
- （１）炭化ケイ素を主材料として能動素子を形成する半
導体集積回路の製造方法において、 炭化ケイ素基板または炭化ケイ素薄膜（１１）の素子分
離領域に不純物を導入する工程と、 前記不純物を導入した領域（２４）を熱酸化により熱酸
化層（１５）を形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - （２）前記不純物として、リン（Ｐ）またはホウ素（Ｂ
）を使用することを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254898A JP2670563B2 (ja) | 1988-10-12 | 1988-10-12 | 半導体装置の製造方法 |
| DE68927032T DE68927032D1 (de) | 1988-10-12 | 1989-10-11 | Verfahren zur Herstellung eines Halbleiterbauelementes, das eine Siliciumcarbidschicht besitzt |
| EP89118919A EP0363944B1 (en) | 1988-10-12 | 1989-10-11 | Method of manufacturing a semiconductor device having a silicon carbide layer |
| US07/420,465 US4994413A (en) | 1988-10-12 | 1989-10-12 | Method of manufacturing a semiconductor device having a silicon carbide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254898A JP2670563B2 (ja) | 1988-10-12 | 1988-10-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02102557A true JPH02102557A (ja) | 1990-04-16 |
| JP2670563B2 JP2670563B2 (ja) | 1997-10-29 |
Family
ID=17271377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63254898A Expired - Fee Related JP2670563B2 (ja) | 1988-10-12 | 1988-10-12 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4994413A (ja) |
| EP (1) | EP0363944B1 (ja) |
| JP (1) | JP2670563B2 (ja) |
| DE (1) | DE68927032D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5135885A (en) * | 1989-03-27 | 1992-08-04 | Sharp Corporation | Method of manufacturing silicon carbide fets |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US7253437B2 (en) * | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| US5821563A (en) | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
| US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| JPH0529621A (ja) * | 1991-07-19 | 1993-02-05 | Rohm Co Ltd | 炭化珪素薄膜回路素子とその製造方法 |
| US5612260A (en) * | 1992-06-05 | 1997-03-18 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US5459107A (en) * | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5726463A (en) * | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| JP3146694B2 (ja) * | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| US5270244A (en) * | 1993-01-25 | 1993-12-14 | North Carolina State University At Raleigh | Method for forming an oxide-filled trench in silicon carbide |
| US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
| US5399515A (en) * | 1993-07-12 | 1995-03-21 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET and device |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| US5972801A (en) * | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| MY123146A (en) | 1996-03-28 | 2006-05-31 | Intel Corp | Perimeter matrix ball grid array circuit package with a populated center |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| JPH11251592A (ja) | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| US6303508B1 (en) | 1999-12-16 | 2001-10-16 | Philips Electronics North America Corporation | Superior silicon carbide integrated circuits and method of fabricating |
| ES2165315B1 (es) * | 2000-03-31 | 2003-08-01 | Consejo Superior Investigacion | Procedimiento de fabricacion de capas de carburo de silicio (sic) mediante implantacion ionica de carbono y recocidos. |
| ITMI20010339A1 (it) | 2001-02-20 | 2002-08-20 | St Microelectronics Srl | Metodo per realizzare strutture isolanti |
| US6656811B2 (en) * | 2001-12-21 | 2003-12-02 | Texas Instruments Incorporated | Carbide emitter mask etch stop |
| US7012007B1 (en) * | 2003-09-09 | 2006-03-14 | Advanced Micro Device, Inc. | Strained silicon MOSFET having improved thermal conductivity and method for its fabrication |
| US7015111B2 (en) * | 2003-10-28 | 2006-03-21 | Micron Technology, Inc. | Use of selective oxidation to form asymmetrical oxide features during the manufacture of a semiconductor device |
| US20070096107A1 (en) * | 2005-11-03 | 2007-05-03 | Brown Dale M | Semiconductor devices with dielectric layers and methods of fabricating same |
| US20080054270A1 (en) * | 2006-09-05 | 2008-03-06 | Yoshiyuki Suda | Semiconductor memory device and the production method |
| US8269931B2 (en) | 2009-09-14 | 2012-09-18 | The Aerospace Corporation | Systems and methods for preparing films using sequential ion implantation, and films formed using same |
| US8946864B2 (en) | 2011-03-16 | 2015-02-03 | The Aerospace Corporation | Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same |
| US9324579B2 (en) | 2013-03-14 | 2016-04-26 | The Aerospace Corporation | Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates |
| JP2020533800A (ja) | 2017-09-13 | 2020-11-19 | ユニバーシティ・オブ・テクノロジー・シドニーＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｔｅｃｈｎｏｌｏｇｙ Ｓｙｄｎｅｙ | 電気的分離構造及びプロセス |
| CN112423774A (zh) | 2018-05-15 | 2021-02-26 | L·H·L·特兰 | 用于治疗轻度认知障碍、抑郁和心理障碍的治疗剂组成及使用方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3662458A (en) * | 1969-06-20 | 1972-05-16 | Westinghouse Electric Corp | Electrical contact for silicon carbide members |
| JPS5987831A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | 半導体装置の製造方法 |
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
-
1988
- 1988-10-12 JP JP63254898A patent/JP2670563B2/ja not_active Expired - Fee Related
-
1989
- 1989-10-11 DE DE68927032T patent/DE68927032D1/de not_active Expired - Lifetime
- 1989-10-11 EP EP89118919A patent/EP0363944B1/en not_active Expired - Lifetime
- 1989-10-12 US US07/420,465 patent/US4994413A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5135885A (en) * | 1989-03-27 | 1992-08-04 | Sharp Corporation | Method of manufacturing silicon carbide fets |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| US9559252B2 (en) | 2005-02-23 | 2017-01-31 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0363944B1 (en) | 1996-08-28 |
| DE68927032D1 (de) | 1996-10-02 |
| US4994413A (en) | 1991-02-19 |
| EP0363944A1 (en) | 1990-04-18 |
| JP2670563B2 (ja) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| US3931674A (en) | Self aligned CCD element including two levels of electrodes and method of manufacture therefor | |
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH0821613B2 (ja) | Ｍｏｓ装置の分離構造の製造方法 | |
| JPH0352224B2 (ja) | ||
| US5525535A (en) | Method for making doped well and field regions on semiconductor substrates for field effect transistors using liquid phase deposition of oxides | |
| JP3223693B2 (ja) | バイポーラ素子 | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH0298939A (ja) | 半導体装置の製造方法 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JPS5952878A (ja) | 半導体装置の製造方法 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH0358430A (ja) | 半導体装置及びその製造方法 | |
| RU2234162C2 (ru) | Способ изготовления автомасштабируемого биполярного транзистора | |
| JPH0235458B2 (ja) | ||
| JPS63314845A (ja) | 半導体集積回路装置 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS62299049A (ja) | 半導体装置の製造方法 | |
| JPS58175843A (ja) | 半導体集積回路の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |