ITMI20010339A1 - Metodo per realizzare strutture isolanti - Google Patents
Metodo per realizzare strutture isolanti Download PDFInfo
- Publication number
- ITMI20010339A1 ITMI20010339A1 IT2001MI000339A ITMI20010339A ITMI20010339A1 IT MI20010339 A1 ITMI20010339 A1 IT MI20010339A1 IT 2001MI000339 A IT2001MI000339 A IT 2001MI000339A IT MI20010339 A ITMI20010339 A IT MI20010339A IT MI20010339 A1 ITMI20010339 A1 IT MI20010339A1
- Authority
- IT
- Italy
- Prior art keywords
- layer
- silicon carbide
- insulating structures
- oxide layer
- making insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 43
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 27
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Processing Of Terminals (AREA)
Description
Domanda di brevetto per invenzione industriale dal titolo:
"Metodo per realizzare strutture isolanti."
DESCRIZIONE
Campo di applicazione
La presente invenzione fa riferimento ad un metodo per realizzare strutture isolanti, in particolare in un substrato di carburo di silicio.
Più specificatamente l'invenzione si riferisce ad un metodo per realizzare strutture isolanti in uno strato di carburo di silicio comprendente le seguenti fasi:
- depositare uno strato schermante sullo strato di carburo di silicio;
- aprire delle aperture in detto strato schermante per esporre porzioni dello strato di carburo di silicio.
L'invenzione fa altresì riferimento ad una struttura d'isolamento.
L'invenzione riguarda in particolare, ma non esclusivamente, un metodo per realizzare strutture isolanti in strati di carburo di silicio e la descrizione che segue è fatta con riferimento a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.
Arte nota
Come è ben noto, il carburo di silicio è un materiale estremamente resistente agli attacchi chimici. Risulta molto difficile rimuovere una porzione di carburo di silicio con le normali tecniche di attacco chimico che si usano nei processi standard della realizzazione dei circuiti integrati realizzati in silicio.
Un primo metodo della tecnica nota per effettuare la fase di attacco di tali strati prevede l'utilizzo di una soluzione al fluoro che utilizza plasmi particolarmente densi.
Pur vantaggioso sotto vari aspetti, questo primo metodo presenta vari inconvenienti, in particolare è necessario l'uso di uno strato schermante (hard mask) per definire le aree da rimuovere. La definizione di tale strato schermante presenta notevoli problemi di risoluzione e complica l'intero processo di attacco del carburo di silicio.
Il problema tecnico che sta alla base della presente invenzione è quello di escogitare un metodo per realizzare strutture isolanti in strati di carburo di silicio che sia compatibile con le tecniche standard di realizzazione di dispositivi microelettronici e avente caratteristiche funzionali tali da consentire di superare le limitazioni che tuttora limitano i metodi dell'arte nota.
Sommario dell' invenzione
L'idea di soluzione che sta alla base della presente invenzione è quella di "danneggiare" l'area dello strato di carburo di silicio che si vuole rimuovere, modificando la struttura reticolare dello strato di carburo di silicio stesso mediante una impiantazione ionica e consentire così una più efficiente e rapida rimozione di tali strati.
Sulla base di tale idea di soluzione il problema tecnico è risolto da un metodo del tipo precedentemente indicato e definito dalla parte caratterizzante della rivendicazione 1.
Le caratteristiche ed i vantaggi del metodo secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un suo esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati.
Breve descrizione dei disegni
In tali disegni:
- le figure da 1 a 6 mostrano una prima forma di realizzazione del metodo secondo l'invenzione;
- le figure da 7 a 13 mostrano una seconda forma di realizzazione del metodo secondo l'invenzione;
- le figure da 14 a 20 mostrano una terza forma di realizzazione del metodo secondo l'invenzione
- la figura 21 è un diagramma che riporta la crescita di uno strato di ossido di SiC in funzione del tempo.
Descrizione dettagliata
Con riferimento alle figure da 1 a 6, viene illustrata una prima forma di realizzazione di un metodo per realizzare strutture isolanti secondo l'invenzione.
Le fasi di processo e le strutture descritte di seguito non formano un flusso completo di processo per la fabbricazione di circuiti integrati. La presente invenzione può essere messa in pratica insieme alle tecniche di fabbricazione dei circuiti integrati attualmente usate nel settore, e il metodo descritto si limita a quelle fasi del processo che sono necessarie per la comprensione della presente invenzione.
Le figure che rappresentano sezioni trasversali di porzioni di un circuito integrato durante la fabbricazione non sono disegnate in scala, ma sono invece disegnate in modo da illustrare le caratteristiche importanti dell’invenzione.
Sulla superficie di substrato 1 di carburo di silicio (SiC) è formato uno strato schermante 2 di materiale fotosensibile (resit) o di metallizzazione, ad esempio di ossido di silicio.
Mediante tecniche note fotolitografiche e successivi attacchi nello strato schermante 2 vengono realizzate delle aperture 2a in modo da esporre la porzione di substrato dove realizzare regioni 3a d'isolamento (trench).
Secondo l'invenzione, viene effettuata una fase di impiantazione ionica di ioni pesanti o di droganti su tutta la superficie del chip. In questo modo in corrispondenza di regioni impiantate 3 nel substrato 1 e lasciate esposte dallo strato schermante 2, la fase di impinatazione ionica di ioni "danneggia " il substrato 1 in particolare modificandone la struttura reticolare Si-C.
Vantaggiosamente, con il metodo secondo l'invenzione variando i parametri della fase di impiantazione, quale energia e dosaggio, è possibile modificare la profondità delle regioni 3 soggette al "danno".
Rimosso lo strato schermante 2 da tutta la superficie del substrato 1 viene quindi effettuata una fase di ossidazione di tutto il substrato 1.
Sulla superficie del chip si forma uno strato di ossido 4. Come è noto, inoltre durante il trattamento termico anche una porzione superficiale del substrato 1 si trasforma nello strato di ossido 4.
In particolare, in corrispondenza delle regioni 3 lo strato di ossido 4 presenta una prima porzione 5 un primo spessore, mentre sul restante substrato 1 lo strato di ossido 4 presenta una seconda porzione 6 un secondo spessore inferiore al primo spessore. Questa differenza è dovuta alle variazioni della struttura reticolare nelle regioni 3 impiantate generate dalla fase di impiantazione ionica e che provocano un aumento del tasso di ossidazione dello strato di carburo di silicio e quindi un ispessimento dello strato di ossido 4.
E' opportuno rimarcare il fatto che l'ossidazione termica del carburo di silicio è un processo estremamente lento come illustrato in figura 21. In tale figura è riportato lo spessore dell'ossido cresciuto su SiC in funzione del tempo e per diverse temperature di ossidazione. Vantaggiosamente, secondo l'invenzione, all'impianto di ioni nel substrato 1 SiC, la velocità di ossidazione risulta notevolmente aumentata.
Ad esempio, nel caso di una impiantazione di ioni di silicio a 1 Mev e con un concentrazione di 5 e 15 e un processo di ossidazione realizzato a 1150 °C per due ore in ambiente O2, a fronte di uno spessore di ossido di 500nm sulla porzione non danneggiata, lo spessore del strato di ossido sulle regioni 3 è di 2,5 μm.
In queste condizioni la profondità dello strato di ossido nel substrato è di 1 μm utilizzando una tecnica a fluoro convenzionale all' 1%.
Effettuata una fase di rimozione dello strato di ossido sia dalla superficie del substrato 1 che dalle regioni 3, risultano definite in profondità nel substrato 1 regioni 3A d'isolamento (trench).
Vantaggiosamente, secondo l'invenzione, la realizzazione delle strutture isolanti e relative regioni di trincea avviene per attacco dello strato di ossido di silicio, invece del carburo di silicio.
Per realizzare le regioni di trench 3A è quindi possibile utilizzare delle fasi di rimozione standard, quali quelle usate nei processi noti di realizzazione dei circuiti integrati.
Il metodo secondo l'invenzione risulta particolarmente vantaggioso per realizzare il trench di isolamento di un diodo ottenuto mediante crescita epitassiale.
Con riferimento alle figure da 7 a 13 viene di seguito descritta questa seconda applicazione del metodo secondo l'invenzione.
Nella struttura mostrata in tali figure, gli elementi identici a quelli della struttura delle figure precedenti, sono denotati con gli stessi numeri di riferimento.
Sulla superficie di substrato 1 di carburo di silicio viene formato un primo strato epitassiale 7 drogato con impurità di tipo N con una concentrazione di drogante relativamente bassa ed un secondo strato epitassiale 8 drogato con impurità di tipo P con una concentrazione di drogante relativamente alta. Vantaggiosamente, questo secondo strato 8 ha uno spessore minore rispetto al primo strato 7.
Su questo secondo strato epitassiale 8 è formato uno strato schermante 2 di materiale fotosensibile (resit) o di metallizzazione, o ossido di silicio.
Mediante tecniche note fotolitografiche e successivi attacchi lo strato schermante 2 viene inciso e in parte rimosso in modo da esporre porzioni di substrato dove realizzare le regioni 3 d'isolamento.
Vantaggiosamente, viene effettuata una impiantazione ionica su tutta la superfìcie del chip. In particolare, nella porzione di substrato dove realizzare l'isolamento vengono impiantati ioni pesanti. In tali regioni 3 la struttura dello strato 8 subisce un "danneggiamento" a causa dell' impiantazione.
Rimosso lo strato schermante 2 da tutta la superfìcie del substrato 1 viene quindi effettuata una fase di ossidazione di tutto il substrato 1.
Si forma così uno strato di ossido 4 che, in corrispondenza delle regioni 3, presenta una prima porzione 5 di un primo spessore, mentre in corrispondenza dello strato epitassiale 8, presenta un seconda porzione 6 un secondo spessore inferiore al primo spessore.
In queste condizioni la profondità della prima porzione dello strato di ossido 4 è maggiore di quella del secondo strato epitassiale 8. Il secondo strato 8 rimane quindi isolato superficialmente dal bordo della struttura, per formare l'anodo del diodo.
Vantaggiosamente, questo strato di ossido 4 può essere completamente rimosso e sostituito con un materiale isolante opportuno.
Viene quindi effettuata una apertura 4a nello strato di ossido 4 per esporre almeno una porzione dello strato 8.
Il processo di fabbricazione del diodo viene quindi completato con la formazione di strati 10 di metallizzazione convenzionali.
Il metodo secondo l'invenzione può essere inoltre utilizzato per realizzare strutture di bordo. Nel seguito per semplicità di esposizione, viene illustrato il metodo di realizzazione di una struttura di isolamento di un diodo ottenuto come illustrato in precedenza, con riferimento alle figure da 7 a 13.
In particolare il processo di fabbricazione di tale struttura di bordo viene descritto a partire dalla fine della fase di figura 11 corrispondente alla figura 14, in quest'ultima essendo in particolare illustrata la sola porzione perimetrale dello strato 8, come illustrato nelle figure da 14 a 20.
Con riferimento alla figura 15, lo strato 4 di strato di ossido viene completamente rimosso formando un trench 4A. Successivamente viene formata una maschera 9 denominata ring mask, sul bordo del chip e viene quindi effettuata una fase di impiantazione su tutto il chip.
Vantaggiosamente, tale impianto viene realizzato con un angolo di inclinazione tale da realizzare una regione impiantata 1 1 che si estende sia sul fondo che sulla parete laterale del trench 4A.
Dopo aver rimosso la ring mask 9, secondo l'invenzione viene effettuato un trattamento ossidante su tutto il chip, che permette di ottenere uno strato di ossido 12 che realizza l'isolamento di bordo del diodo.
In conclusione, il metodo secondo l'invenzione consente di realizzare delle strutture isolanti o trench negli strati di carburi di silicio, mediante tecniche standard dei processi di realizzazione dei circuiti integrati. In particolare, danneggiando mediante impiantazione di ioni pesanti o di ioni droganti, porzioni di uno strato di carburo di silicio, il metodo secondo l'invenzione migliora il tasso di ossidazione dello strato di carburo di silicio. Il processo di rimozione dello strato di carburo così ossidato risulta quindi perfettamente compatibile con le tecniche di rimozione dei circuiti integrati standard, rendendo così più rapide e efficienti le operazioni di rimozione.
Claims (6)
- RIVENDICAZIONI 1. Metodo per realizzare strutture isolanti in uno strato (1, 8) di carburo di silicio comprendente le seguenti fasi: - depositare uno strato schermante (2) sullo strato (1, 8) di carburo di silicio; - aprire delle aperture (2a) in detto strato schermante (2) per esporre porzioni dello strato (1, 8) di carburo di silicio; caratterizzato dal fatto di comprendere inoltre le fasi di - impiantazione ionica su tutta la superfìcie del chip; - trattamento termico su tutta la superfìcie dello strato (1, 8) di silicio di carburo in modo da formare uno strato (4) di ossido, avente una prima porzione (5) di un primo spessore in corrispondenza di detta almeno una regione (3) ed una seconda porzione (6) di un secondo spessore in corrispondenza di detto strato di carburo di silicio (1, 8).
- 2. Metodo per realizzare strutture isolanti secondo la rivendicazione 1 caratterizzato dal fatto di comprendere l'ulteriore fase di: - attacco di detto strato (4) di ossido, per formare regioni di isolamento (3A) in corrispondenza di detta prima porzione (5) di detto strato di ossido (4).
- 3. Metodo per realizzare strutture isolanti secondo la rivendicazione 1 caratterizzato dal fatto che detto strato schermante (2) viene rimosso completamente prima di detta fase di trattamento termico.
- 4. Metodo per realizzare strutture isolanti secondo una qualsiasi delle rivendicazione precedenti caratterizzato dal fatto che durante detta fase di impiantazione vengono impiantati ioni pesanti.
- 5. Metodo per realizzare strutture isolanti secondo una qualsiasi delle rivendicazione precedenti caratterizzato dal fatto che durante detta fase di impiantazione vengono impiantati ioni droganti.
- 6. Struttura di isolamento ottenuta dal metodo secondo una qualsiasi delle rivendicazioni precedenti.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT2001MI000339A ITMI20010339A1 (it) | 2001-02-20 | 2001-02-20 | Metodo per realizzare strutture isolanti |
EP02003714A EP1237185A3 (en) | 2001-02-20 | 2002-02-19 | A method for manufacturing isolating structures |
US10/079,925 US6762112B2 (en) | 2001-02-20 | 2002-02-20 | Method for manufacturing isolating structures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT2001MI000339A ITMI20010339A1 (it) | 2001-02-20 | 2001-02-20 | Metodo per realizzare strutture isolanti |
Publications (1)
Publication Number | Publication Date |
---|---|
ITMI20010339A1 true ITMI20010339A1 (it) | 2002-08-20 |
Family
ID=11446939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT2001MI000339A ITMI20010339A1 (it) | 2001-02-20 | 2001-02-20 | Metodo per realizzare strutture isolanti |
Country Status (3)
Country | Link |
---|---|
US (1) | US6762112B2 (it) |
EP (1) | EP1237185A3 (it) |
IT (1) | ITMI20010339A1 (it) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2888665B1 (fr) * | 2005-07-18 | 2007-10-19 | St Microelectronics Crolles 2 | Procede de realisation d'un transistor mos et circuit integre correspondant |
US7808029B2 (en) * | 2006-04-26 | 2010-10-05 | Siliconix Technology C.V. | Mask structure for manufacture of trench type semiconductor device |
US8084811B2 (en) * | 2009-10-08 | 2011-12-27 | Monolithic Power Systems, Inc. | Power devices with super junctions and associated methods manufacturing |
US20150050358A1 (en) * | 2013-08-15 | 2015-02-19 | Regents Of The University Of Minnesota | Implant support composition and methods of use |
US10727649B2 (en) * | 2018-09-21 | 2020-07-28 | Argo AI, LLC | Monolithic series-connected edge-emitting-laser array and method of fabrication |
JP2022043997A (ja) | 2020-09-04 | 2022-03-16 | エスティーマイクロエレクトロニクス エス.アール.エル. | 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2670563B2 (ja) * | 1988-10-12 | 1997-10-29 | 富士通株式会社 | 半導体装置の製造方法 |
US5270244A (en) * | 1993-01-25 | 1993-12-14 | North Carolina State University At Raleigh | Method for forming an oxide-filled trench in silicon carbide |
KR100312568B1 (ko) * | 1996-04-18 | 2003-06-19 | 마쯔시다덴기산교 가부시키가이샤 | Sic 소자 및 그 제조방법 |
-
2001
- 2001-02-20 IT IT2001MI000339A patent/ITMI20010339A1/it unknown
-
2002
- 2002-02-19 EP EP02003714A patent/EP1237185A3/en not_active Withdrawn
- 2002-02-20 US US10/079,925 patent/US6762112B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1237185A2 (en) | 2002-09-04 |
US6762112B2 (en) | 2004-07-13 |
EP1237185A3 (en) | 2003-07-30 |
US20030003680A1 (en) | 2003-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4104090A (en) | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation | |
JP2009087997A (ja) | 半導体ウエハおよびその製造方法 | |
TW200818310A (en) | Method for fabricating semiconductor device including recess gate | |
JP2007184570A (ja) | 半導体素子及びその製造方法 | |
JP2003303956A (ja) | 炭化けい素半導体素子およびその製造方法 | |
JP2006086519A (ja) | 半導体装置の製造方法 | |
JP6871562B2 (ja) | 炭化珪素半導体素子およびその製造方法 | |
WO2003034484A2 (en) | A method for forming a layered semiconductor structure and corresponding structure | |
ITMI20010339A1 (it) | Metodo per realizzare strutture isolanti | |
ITTO990454A1 (it) | Procedimento per la realizzazione di una fetta di materiale semicon-duttore comprendente regioni di potenza dielettricamente isolate | |
TWI229371B (en) | Method for manufacturing semiconductor device | |
ITTO20000319A1 (it) | Procedimento per la fabbricazione di strutture di giunzione a sacche profonde. | |
CN106206724B (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
KR100468674B1 (ko) | 반도체장치의소자분리방법 | |
JP2005019614A (ja) | 半導体装置の製造方法 | |
JPH01199447A (ja) | 感光性記録材料の処理方法 | |
CN111128725A (zh) | 一种igbt器件制备方法 | |
JPH02203549A (ja) | 半導体装置の製造方法 | |
JPS58161342A (ja) | 半導体装置の製造方法 | |
KR980006044A (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
JP5066936B2 (ja) | Soiウエーハの製造方法 | |
KR100925136B1 (ko) | 다공성 Si 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(SOI)/실리콘-온-낫싱 (SON)복합 구조물의 형성 | |
KR0151260B1 (ko) | 필드산화막 형성방법 |