KR980006044A - 반도체 소자의 소자분리막 제조방법 - Google Patents
반도체 소자의 소자분리막 제조방법 Download PDFInfo
- Publication number
- KR980006044A KR980006044A KR1019960023251A KR19960023251A KR980006044A KR 980006044 A KR980006044 A KR 980006044A KR 1019960023251 A KR1019960023251 A KR 1019960023251A KR 19960023251 A KR19960023251 A KR 19960023251A KR 980006044 A KR980006044 A KR 980006044A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- nitride film
- field
- ion implantation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000926 separation method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract 14
- 230000003647 oxidation Effects 0.000 claims abstract 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims 19
- 239000000758 substrate Substances 0.000 claims 11
- 150000002500 ions Chemical class 0.000 claims 7
- 229920002120 photoresistant polymer Polymers 0.000 claims 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 4
- 230000001590 oxidative effect Effects 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 239000007943 implant Substances 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 필드 산화막 형성전에 Ge이온을 고농도로 이온주입하여 비교적 저온에서도 실리콘의 산화속도를 빠르게 함으로써 산소의 측면확산은 최대로 억제함과 동시에 원하는 산화막 두께를 얻을 수 있으며, 종래 LOCOS 기술에 비해 산화 시간을 크게 단축시킬수 있고 디자인룰이 좁은 공간에서도 산화가 쉽게 되기 때문에 필드 산화막의 두께가 얇아지는 현상을 개선시킬수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도는 본 발명의 제1 실시에에 따른 반도체 소자의 소자분리막 제조 공정단계를 도시한 단면도.
제3b도는 본 발명의 제1 실시에에 따른 반도체 소자의 소자분리막 제조 공정단계를 도시한 단면도.
제3c도는 본 발명의 제1 실시에에 따른 반도체 소자의 소자분리막 제조 공정단계를 도시한 단면도.
제3d도는 본 발명의 제1 실시에에 따른 반도체 소자의 소자분리막 제조 공정단계를 도시한 단면도.
Claims (21)
- 반도체 기판을 산화시켜 패드 산화막을 형성하는 단계와, 상기 패드 산화막 상부에 질화막을 증착하는 단계와, 상기 질화막 상부에 감광막을 도포하여 노광 및 현상공정을 통해 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로하여 포토/식각 공정을 통해 필드영역의 질화막을 식각하는 단계와, 필드 영역의 반도체 기판에 Ge이온을 선택적으로 이온주입하는 단계와, 필드산화를 실시하여 필드 산화막을 형성하는 단계와, 질화막과 패드산화막을 제거한 후 최종 필드산화막을 얻는 단계로 구성되는 것을 특징으로 하는 소자분리막 제조방법.
- 제1항에 있어서, 상기 Ge이온주입은 감광막을 제거하기전 또는 후에 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 Ge이온주입 도우즈는 단결정 실콘이 비정질화 되도록 9×이상으로 하며, 이온주입 에너지는 원하는 비정질화층 두께가 형성되도록 자유롭게 조정하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 필드산화 온도는 700~1100℃에서 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 반도체 기판을 산화시켜 패드 산화막을 형성하는 단계와, 상기 패드 산화막 상부에 질화막을 증착하는 단계와, 상기 질화막 상부에 감광막을 도포하여 노광 및 현상공정을 통해 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 포토/식각 공정을 통해 필드영역의 질화막을 식각하는 단계와, 반도체 기판을 소정 깊이로 리세스하는 단계와, 반도체 기판의 필드영역에 Ge을 선택적으로 이온주입하는 단계와, 필드산화를 실시하여 필드산화막을 형성하는 단계와, 상기 질화막과 패드 산화막을 차례로 제거한 후 최종 필드산화막을 얻는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제5항에 있어서, 상기 실리콘 리세스 깊이는 100~600Å로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제5항에 있어서, 상기 Ge이온주입은 감광막을 제거하기전 또는 후에 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제5항에 있어서, 상기 Ge이온주입 도우즈는 단결정 실리콘이 비정질화 되도록 9×이상으로 하며, 이온주입 에너지는 원하는 비정질화층 두께가 형성되도록 자유롭게 조정하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제5항에 있어서, 상기 Ge 이온주입시 실리콘 홈의 측벽(S)은 Ge이 이온주입되지 않도록 하고, 홈의 바닥(B)부위에만 Ge이 이온주입 되도록 이온주입 각도는 경사없이 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제5항에 있어서, 상기 필드 산화 온도는 700~1100℃에서 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 반도체 기판을 산화시켜 패드 산화막을 형성하는 단계와, 상기 패드산화막 상부에 질화막을 증착하는 단계와, 상기 질화막 상부에 감광막을 도포하여 노광 및 현상공정을 통해 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로하여 포토/식각 공정을 통해 필드영역의 질화막을 식각하는 단계와, 상기 감광막을 제거한 후 질화막측벽에 질화막 스페이서를 형성하는 단계와, 반도체 기판을 소정깊이로 리세스하는 단게와, 필드영역의 반도체 기판에 Ge을 선택적으로 이온주입하는 단계와, 필드산화를 실시하여 필드 산화막을 형성하는 단계와, 상기 질화막과 질화막 스페이서 및 패드 산화막을 차례로 제거한 후 최종 필드 산화막을 얻는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제11항에 있어서, 실리콘 리세스 깊이는 100~600Å깊이로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제11항에 있어서, 상기 Ge이온주입 도우즈는 단결정 실리콘이 비정질화 되도록 9×이상으로 하며, 이온주입 에너지는 원하는 비정질화층 두께가 형성되도록 자유롭게 조정하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제11항에 있어서, 상기 Ge이온주입시 실리콘 홈의 측벽은 Ge이 이온주입되지 않도록 하고, 홈의 바닥 부위에만 Ge이 이온주입 되도록 이온주입 각도없이 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제11항에 있어서, 상기 필드 산화 온도는 700~1100℃에서 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 반도체 기판을 산화시켜 패드 산화막을 형성하는 단계와, 상기 패드 산화막 상부에 질화막을 증착하는 단계와, 상기 질화막 상부에 감광막을 도포한후 노광 및 현상공정으로해 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로하여 하부 필드 영역의 질화막을 식각하는 단계와, 감광막을 제거한 후 상기 질화막 측벽에 질화막 스페이서를 형성하는 단계와, 열적인 산화방법으로 소정 두께의 산화막을 성장시킨 후 소정용액으로 상기 산화막을 제거하여 둥근형태로 반도체 기판을 리세스하는 단계와, 필드영역의 반도체 기판에 Ge을 선택적으로 이온주입하는 단계와, 필드산화를 실시하여 필드 산화막을 형성하는 단계와, 상기 질화막을 제거한 후 최종 필드 산화막을 얻는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제16항에 있어서, 상기 열적인 산화방법에 의해 성장된 산화막 두께는 200~500Å인 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제16항에 있어서, 상기 열적인 산화방법에 의해 성장된 산화막을 제거하는 용액은 HF계열의 용액을 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제16항에 있어서, 상기 Ge이온주입 도우즈는 단결정 실리콘이 비정질화되도록 9×이상으로 하며, 이온주입 에너지는 원하는 비정질화층 두께가 형성되도록 자유롭게 조정하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제16항에 있어서, 상기 Ge이온주입시 이온주입 각도는 경사없이 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
- 제16항에 있어서, 상기 필드 산화 온도는 700~1100℃에서 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023251A KR100203898B1 (ko) | 1996-06-24 | 1996-06-24 | 반도체 소자의 소자분리막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023251A KR100203898B1 (ko) | 1996-06-24 | 1996-06-24 | 반도체 소자의 소자분리막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006044A true KR980006044A (ko) | 1998-03-30 |
| KR100203898B1 KR100203898B1 (ko) | 1999-06-15 |
Family
ID=19463048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023251A KR100203898B1 (ko) | 1996-06-24 | 1996-06-24 | 반도체 소자의 소자분리막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100203898B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100871982B1 (ko) * | 2005-10-13 | 2008-12-03 | 동부일렉트로닉스 주식회사 | 플래시 메모리 셀 및 그 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100881412B1 (ko) * | 2002-10-24 | 2009-02-05 | 매그나칩 반도체 유한회사 | 반도체 소자의 격리 방법 |
| KR100745967B1 (ko) | 2006-07-28 | 2007-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
1996
- 1996-06-24 KR KR1019960023251A patent/KR100203898B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100871982B1 (ko) * | 2005-10-13 | 2008-12-03 | 동부일렉트로닉스 주식회사 | 플래시 메모리 셀 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100203898B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006086519A (ja) | 半導体装置の製造方法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JPH05160355A (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| KR980006044A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| TWI230431B (en) | Method for forming isolation region in semiconductor device | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPH03139826A (ja) | 半導体装置の製造方法 | |
| JPH03142856A (ja) | 半導体装置の製造方法 | |
| JP2871535B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPS58190040A (ja) | 半導体装置の製造方法 | |
| KR20030048959A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100209767B1 (ko) | 반도체장치의 소자격리방법 | |
| JPS63186423A (ja) | 半導体装置の製造方法 | |
| KR930006137B1 (ko) | 반도체소자의 소자격리방법 | |
| JPS62298157A (ja) | 半導体装置の製造方法 | |
| JPH0432246A (ja) | 半導体装置の製造方法 | |
| JPS63110746A (ja) | 素子分離領域の形成方法 | |
| JPS6288335A (ja) | 半導体装置における素子間分離方法 | |
| JPS58182A (ja) | 半導体装置 | |
| JPS63278328A (ja) | 半導体容量素子の製造方法 | |
| JPS63202935A (ja) | 素子分離領域の形成方法 | |
| JPS63202934A (ja) | 素子分離領域の形成方法 | |
| KR980012273A (ko) | 반도체 소자의 분리 방법 | |
| JPS61268038A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |