KR100209767B1 - 반도체장치의 소자격리방법 - Google Patents
반도체장치의 소자격리방법 Download PDFInfo
- Publication number
- KR100209767B1 KR100209767B1 KR1019900021459A KR900021459A KR100209767B1 KR 100209767 B1 KR100209767 B1 KR 100209767B1 KR 1019900021459 A KR1019900021459 A KR 1019900021459A KR 900021459 A KR900021459 A KR 900021459A KR 100209767 B1 KR100209767 B1 KR 100209767B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field oxide
- trench
- photoresist
- field
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
액티브영역의 축소됨을 방지하도록 매립형 필드 산화막을 형성한 반도체장치의 소자격리방법에 관한 것으로, 반도체기판의 필드영역에 소정깊이의 트랜치를 형성한 후 채널스톱을 위한 이온주입을 실행하는 공정과, 전면에 필드산화막을 성장시키고 포토레지스트를 도포한 후 필드산화막을 평탄화하여 트랜치에만 필드산화막을 남기게 하는 공정으로 이루어진다.
매립형 필드산화막의 형성으로 버드 비크 형상에 의한 액티브 영역 축소를 방지할 수 있게 되어 집적도 향상을 도모할 수 있으며, 또한 단차가 개선되어 추후 공정의 문제점을 해결할 수 있는 이점이 있다.
Description
제1도(a)-(f)는 종래의 반도체 장치의 소자격리를 설명하기 위한 공정도.
제2도(a)-(h)는 본 발명에 따른 반도체장치의 소자격리를 설명하기 위한 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12,14 : 포토레지스트
13 : 필드산화막 13a : 매립형 필드산화막
본 발명은 반도체장치의 제조공정에 관한 것으로, 특히 액티브 영역의 축소됨을 방지하도록 매립형 필드산화막을 형성한 반도체 장치의 소자격리방법에 관한 것이다.
종래에는, 제1도(a)-(f)에 도시한 바와같이 반도체기판(1)상에 초기산화막(2), 질화막(3)을 형성한후 (제1도(a)), 포토레지스트(4)를 이용한 사진식각공정으로 필드영역상의 질화막(3)을 제거한다(제1도(b)(c)).
그다음, 채널 스톱을 위한 붕소를 이온주입하고 포토레지스트(4)를 제거하고 필드 영역상에 필드 산화막(5)을 형성한 후 액티브 영역상의 질화막(3)을 제거하여 반도체장치의 소자분리를 행하였다(제1도 (d)-(f)).
그러나 이와같은 반도체장치의 소자격리방법은 필드영역의 필드 산화막 형성시 버드비크(Bird's Beak) 형상의 형성으로 액티브 영역의 유효부분이 축소되며 단차로하여 추후 공정진행에 문제점이 발생되었다.
본 발명은 이와같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 버드 비크 형상으로 인한 액티브영역의 축소를 방지하고 단차를 없애기 위해 매립형 필드 산화막을 형성하는 반도체장치의 소자격리방법을 제공하는 것이다.
이와같은 목적을 달성하기 위한 본 발명의 특징은, 반도체기판의 필드영역에 소정깊이의 트랜치를 형성한 후 채널스톱을 위한 이온주입을 실행하는 공정과, 전면에 필드산화막을 성장시키고 포토레지스트를 도포한 후 필드산화막을 평탄화하여 트랜치에만 필드산화막을 남기게 하는 공정으로 이루어진 반도체 장치의 소자격리방법에 있다.
이하, 본 발명을 첨부 도면에 의하여 상세히 설명한다.
제2도(a)-(h)는 본 발명에 따른 반도체장치의 소자격리를 설명하기 위한 공정도이다.
제2도(a)-(d)에 도시한 바와같이 반도체기판(11)상에 포토레지스트(12)를 이용한 사진식각공정으로 필드영역에 3000-3500정도의 트랜치를 형성한 후 포토레지스트(12)를 마스크로 사용하여 필드영역에 채널스톱을 위한 붕소를 이온 주입한다. 그다음, 제2도(e)-(h)에 도시한 바와같이 포토레지스트(12)를 제거하고 전면에 고열확산로에서 필드산화막(13)을 3000-7000정도로 성장시키고 포토레지스트(14)를 도포한 후 포토레지스트(14)와 필드산화막(13)간의 식각선택비가 1:1로 되게하여 필드산화막(13)을 3000-7000정도로 식각하면 트랜치에만 필드산화막(13a)이 남게되어 본 발명에 따른 매립형 필드산화막(13a)이 완성된다.
이상 설명한 바와같이, 본 발명에 따르면 매립형 필드산화막의 형성으로 버드 비크 형상에 의한 액티브 영역 축소를 방지할 수 있게 되어 집적도 향상을 도모할 수 있으며, 또한 단차가 개선되어 추후 공정의 문제점을 해결할 수 있는 이점이 있다.
Claims (2)
- 반도체 기판의 필드영역에 소정깊이의 트랜치를 형성한 후, 채널 스톱을 위한 이온주입을 실행하는 공정과, 열산화 공정으로 상기 트랜치를 포함한 기판상에 필드산화막을 성장시키는 공정과, 상기 필드산화막상에 포토레지스트를 도포하는 공정과, 상기 포토레지스트와 상기 필드산화막의 식각선택비를 일치시켜 상기 필드산화막의 평탄화를 통해 상기 트랜치내에만 필드산화막을 남기는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법.
- 제1항에 있어서, 상기 반도체 기판의 필드영역의 트랜치 깊이는 3000~3500이며, 상기 필드산화막의 성장두께는 3000~7000으로 조절하는 것을 특징으로 하는 반도체장치의 소자격리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021459A KR100209767B1 (ko) | 1990-12-22 | 1990-12-22 | 반도체장치의 소자격리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021459A KR100209767B1 (ko) | 1990-12-22 | 1990-12-22 | 반도체장치의 소자격리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013673A KR920013673A (ko) | 1992-07-29 |
| KR100209767B1 true KR100209767B1 (ko) | 1999-07-15 |
Family
ID=19308172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900021459A KR100209767B1 (ko) | 1990-12-22 | 1990-12-22 | 반도체장치의 소자격리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209767B1 (ko) |
-
1990
- 1990-12-22 KR KR1019900021459A patent/KR100209767B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013673A (ko) | 1992-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175123A (en) | High-pressure polysilicon encapsulated localized oxidation of silicon | |
| US6297132B1 (en) | Process to control the lateral doping profile of an implanted channel region | |
| JPS6175540A (ja) | 集積回路の製法 | |
| JPS6175541A (ja) | 集積回路の製造方法 | |
| KR19990055121A (ko) | 반도체 소자 제조 방법 | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| US5554562A (en) | Advanced isolation scheme for deep submicron technology | |
| KR100209767B1 (ko) | 반도체장치의 소자격리방법 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| US5849626A (en) | Method for forming isolation region of semiconductor device | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| KR100468674B1 (ko) | 반도체장치의소자분리방법 | |
| US6281093B1 (en) | Method to reduce trench cone formation in the fabrication of shallow trench isolations | |
| KR960015595B1 (ko) | 반도체 장치의 소자격리 방법 | |
| KR930010096B1 (ko) | 반도체 장치의 소자격리방법 | |
| KR100393962B1 (ko) | 반도체소자의제조방법 | |
| KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
| KR100324339B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0131717B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| KR100192540B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR0151225B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR980006044A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR0157856B1 (ko) | 초대규모 집적회로 씨모스 트랜지스터 제조방법 | |
| KR930008645B1 (ko) | 반도체 소자 격리방법 | |
| KR100320797B1 (ko) | 반도체소자의필드산화막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070321 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |