JPS63110746A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS63110746A JPS63110746A JP25890786A JP25890786A JPS63110746A JP S63110746 A JPS63110746 A JP S63110746A JP 25890786 A JP25890786 A JP 25890786A JP 25890786 A JP25890786 A JP 25890786A JP S63110746 A JPS63110746 A JP S63110746A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- oxide film
- layer
- polymer
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920000642 polymer Polymers 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 7
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に素子分離
領域として、シリコン基板上に溝を堀シ、この溝を多結
晶シリコンで埋めこむことにより形成する素子分離技術
に関する。
領域として、シリコン基板上に溝を堀シ、この溝を多結
晶シリコンで埋めこむことにより形成する素子分離技術
に関する。
従来、シリコン基板上に溝を堀り、この溝の底面にチャ
ンネルストッパ用の高濃度不純物層を形成するには、単
に溝形成時のシリコン酸化膜をマスクとしてイオン注入
を行っていた。
ンネルストッパ用の高濃度不純物層を形成するには、単
に溝形成時のシリコン酸化膜をマスクとしてイオン注入
を行っていた。
上述した従来のイオン注入によるチャンネルストッパの
形成では、シリコン基板上の溝側壁へもイオン注入され
るという欠点がある。
形成では、シリコン基板上の溝側壁へもイオン注入され
るという欠点がある。
上記問題点に対し本発明では、シリコン基板上に溝を形
成する場合、ポリマーを形成するガスを用いた反応性イ
オンエツチングにより溝を形成し、つぎに、この溝の底
面にイオン注入によりチャンネルストッパ用の高濃度不
純物層を形成し、それから前記溝を多結晶シリコンで埋
めて素子分離領域を形成している。したがって、本発明
では、溝形成のエツチング中に溝側壁がポリマーで覆わ
れるので、イオン注入の際溝側壁にイオン注入されるこ
とがなく、溝底面にのみ選択的にチャンネルストッパが
形成される。
成する場合、ポリマーを形成するガスを用いた反応性イ
オンエツチングにより溝を形成し、つぎに、この溝の底
面にイオン注入によりチャンネルストッパ用の高濃度不
純物層を形成し、それから前記溝を多結晶シリコンで埋
めて素子分離領域を形成している。したがって、本発明
では、溝形成のエツチング中に溝側壁がポリマーで覆わ
れるので、イオン注入の際溝側壁にイオン注入されるこ
とがなく、溝底面にのみ選択的にチャンネルストッパが
形成される。
つぎに本発明を実施例により説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に説
明するための断面図である。まず第１図（ａ）のように
、元のＰ型シリコン基板１の上に８層２を形成し、さら
にその上にＮエピタキシャル層３を成長させる。つぎに
同図ｔｂ）のように、Ｎ−エピタキシャル層３の上に熱
酸化膜４を形成し、溝を形成する部分の酸化膜を除去し
たパターニングを行う。つぎに同図（Ｃ）のように、パ
ターニングされた酸化膜４をマスクにして、ポリマーを
形成するガス、例えば、ＣＢｒＦ５ガスを用い、元のシ
リコン基板１に達する溝５を反応性イオンエツチングに
よシ形成する。この際、溝５の側壁にポリマー６が形成
される。よって、仙］壁がポリマー６で°榎わｎた溝５
にＢイオン７をイオン注入し、溝底面にのみチャンネル
ストツバのＮ層８を形成する。それから、酸化膜４とポ
リマー６を除去し、第１図（ｄ）のように、溝内壁およ
び基板表面を１００ＯＡ程度の薄いシリコン酸化膜９で
覆った後、多結晶シリコン１゜をＣＶＤ法で埋め込み、
エッチバックして、埋込み上面を平坦にして、素子分離
領域を形成する。
明するための断面図である。まず第１図（ａ）のように
、元のＰ型シリコン基板１の上に８層２を形成し、さら
にその上にＮエピタキシャル層３を成長させる。つぎに
同図ｔｂ）のように、Ｎ−エピタキシャル層３の上に熱
酸化膜４を形成し、溝を形成する部分の酸化膜を除去し
たパターニングを行う。つぎに同図（Ｃ）のように、パ
ターニングされた酸化膜４をマスクにして、ポリマーを
形成するガス、例えば、ＣＢｒＦ５ガスを用い、元のシ
リコン基板１に達する溝５を反応性イオンエツチングに
よシ形成する。この際、溝５の側壁にポリマー６が形成
される。よって、仙］壁がポリマー６で°榎わｎた溝５
にＢイオン７をイオン注入し、溝底面にのみチャンネル
ストツバのＮ層８を形成する。それから、酸化膜４とポ
リマー６を除去し、第１図（ｄ）のように、溝内壁およ
び基板表面を１００ＯＡ程度の薄いシリコン酸化膜９で
覆った後、多結晶シリコン１゜をＣＶＤ法で埋め込み、
エッチバックして、埋込み上面を平坦にして、素子分離
領域を形成する。
以上説明した様に本発明は、シリコン基板に溝を形成し
、素子分離を行う時に必要なチャンネルストッパ層の形
成に対し、シリコン溝側壁をエツチング中に形成される
ポリマーにより覆うことにより、シリコン溝側壁にイオ
ン注入されることなく選択的にチャンネルストッパ層を
形成できる効果がある。
、素子分離を行う時に必要なチャンネルストッパ層の形
成に対し、シリコン溝側壁をエツチング中に形成される
ポリマーにより覆うことにより、シリコン溝側壁にイオ
ン注入されることなく選択的にチャンネルストッパ層を
形成できる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順の断面図である。 １・・・・・・元のＰ型シリコン基板、２・・・・・・
Ｎ層、３・・・・・・Ｎエピタキシャル成長層、４・・
・・・・熱酸化膜、５・・・・・・溝、６・・・・・・
ポリマー層、７・・・・・・Ｂイオン、８・・・・・・
Ｎチャンネルストッパ、９・・・・・・熱酸化膜、１０
・・・・・・多結晶シリコン。 箭１図
めの工程順の断面図である。 １・・・・・・元のＰ型シリコン基板、２・・・・・・
Ｎ層、３・・・・・・Ｎエピタキシャル成長層、４・・
・・・・熱酸化膜、５・・・・・・溝、６・・・・・・
ポリマー層、７・・・・・・Ｂイオン、８・・・・・・
Ｎチャンネルストッパ、９・・・・・・熱酸化膜、１０
・・・・・・多結晶シリコン。 箭１図
Claims (1)
- 元のＰ型シリコン基板上にＮ＾＋層を形成し、その上に
Ｎ＾−層をエピタキシャル成長させたシリコン基板上に
シリコン酸化膜を形成した後パターニングする工程と、
ポリマーを形成するガスを用いた反応性イオンエッチン
グにより前記シリコン酸化膜をマスクにして前記シリコ
ン基板にＰ型層まで達する溝を形成する工程と、前記溝
側壁に付着したポリマーおよび前記シリコン酸化膜をマ
スクとしたイオン注入により前記溝の底面にチャンネル
ストッパ用のＰ＾＋層を形成する工程と、前記ポリマー
およびシリコン酸化膜を除去後溝内壁を酸化して酸化膜
を形成する工程と、多結晶シリコンを用いて前記溝を埋
める工程とを含むことを特徴とする素子分離領域の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258907A JPH079931B2 (ja) | 1986-10-29 | 1986-10-29 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258907A JPH079931B2 (ja) | 1986-10-29 | 1986-10-29 | 素子分離領域の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110746A true JPS63110746A (ja) | 1988-05-16 |
| JPH079931B2 JPH079931B2 (ja) | 1995-02-01 |
Family
ID=17326685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61258907A Expired - Lifetime JPH079931B2 (ja) | 1986-10-29 | 1986-10-29 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079931B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801083A (en) * | 1997-10-20 | 1998-09-01 | Chartered Semiconductor Manufacturing, Ltd. | Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners |
| JP2015002279A (ja) * | 2013-06-17 | 2015-01-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194257A (en) * | 1981-05-26 | 1982-11-29 | Ibm | Dry etching process |
| JPS592362A (ja) * | 1982-06-28 | 1984-01-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とその製造方法 |
| JPS5967635A (ja) * | 1982-07-06 | 1984-04-17 | テキサス・インスツルメンツ・インコ−ポレイテツド | シリコンの異方性エツチングの為のプラズマエツチング用化学組成 |
| JPS60161632A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1986
- 1986-10-29 JP JP61258907A patent/JPH079931B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194257A (en) * | 1981-05-26 | 1982-11-29 | Ibm | Dry etching process |
| JPS592362A (ja) * | 1982-06-28 | 1984-01-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とその製造方法 |
| JPS5967635A (ja) * | 1982-07-06 | 1984-04-17 | テキサス・インスツルメンツ・インコ−ポレイテツド | シリコンの異方性エツチングの為のプラズマエツチング用化学組成 |
| JPS60161632A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801083A (en) * | 1997-10-20 | 1998-09-01 | Chartered Semiconductor Manufacturing, Ltd. | Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners |
| JP2015002279A (ja) * | 2013-06-17 | 2015-01-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079931B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006714B1 (ko) | 반도체 장치의 제조 방법 | |
| US4910165A (en) | Method for forming epitaxial silicon on insulator structures using oxidized porous silicon | |
| US5017999A (en) | Method for forming variable width isolation structures | |
| US6331470B1 (en) | Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions | |
| JPS63110746A (ja) | 素子分離領域の形成方法 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JPH01199447A (ja) | 感光性記録材料の処理方法 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| JPH04312927A (ja) | 半導体装置，およびその製造方法 | |
| JPS62213258A (ja) | 半導体装置の製造方法 | |
| KR100234718B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2701881B2 (ja) | 半導体の分離領域 | |
| JPH034514A (ja) | ウエハの製造方法 | |
| JPH0423828B2 (ja) | ||
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 | |
| JPH09162192A (ja) | 半導体装置およびその製造方法 | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPS61268038A (ja) | 半導体装置の製造方法 | |
| JPS594048A (ja) | 半導体装置の製造方法 | |
| JPS61177743A (ja) | 半導体装置の製造方法 | |
| JPH05343416A (ja) | 半導体装置の製造方法 | |
| JPH0254556A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0254562A (ja) | 半導体装置の製造方法 | |
| JPH0555362A (ja) | 半導体集積回路装置の製造方法 |