JPH0254556A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分舒） この発明は半導体集積回路装置の製造方法に係わり、特
に素子分離技術に関するものである。

（従来の技術） 近年、半導体集積回路装置の高性能化を図る目的で、素
子の微細化の度合を高める工夫が種々の方法で成されて
いる。半導体集積回路装置を作製する重要技術の一つに
挙げられる素子分離技術に関しても例外ではなく、種々
の技術的改良が加えられ、半導体集積回路装置の高性能
化に寄与している。

最近の素子分離技術は、基板面に対して垂直に半導体材
料をエツチングできる異方性エツチング技術（以下ＲＩ
Ｅ技術と呼ぶ）を用いた溝堀りと、ＣＶＤ酸化膜や多結
晶シリコンによる溝の埋め戻し及び平坦化を組み合わせ
たトレンチ分離技術が、素子分離の最先端技術としての
主流になっている。

トレンチ分離技術による素子分離構造を採用した高性能
バイポーラトランジスタの一例を第２図（Ａ）、（Ｂ）
ｐ（Ｃ）に示す。第２図（Ａ）は当該トランジスタを上
から見た図であり、同図における８−Ｙ部位の断面を第
２図（Ｂ）に示す。第２図（Ｃ）は、第２図（Ｂ）に至
る途中工程を示し、トレンチ分離技術による素子分離が
終了した状態を表わす。

これら第２図（Ａ）、（Ｂ）、（Ｃ）において、１１は
Ｐ基板、１２ばＮ＋埋込拡散層、１３はＮエピタキシャ
ル層、１４はＰ＋拡散層、１５，１６は埋込酸化物、１
７はＮ＋拡散層、１８はＰ＋拡散層、１９はＰ拡散層、
２０はＮ＋拡散層、２１はコレクタ電極、２２はエミッ
タ電極、２３はベースｆｌｉ極である。

第２図（Ｂ）において、エミッタ電極２２に接続された
Ｎ＋拡散ｒ８２０がエミッタとして、またＮ＋拡散層２
０を取り囲むＰ拡散層１９がベースとして動作する。Ｐ
拡散層１９はＰ＋拡散層１８とベース電極２３により外
部へ取り出されろ。一方、コレクタは、Ｎエピタキシャ
ル層１３．Ｎ＋埋込拡散層１２．Ｎ“拡ｒＰＩＦｉ１７
及びコレクタ電極２１により外部へ取り出される。また
、この第２図（Ｂ）に示すトランジスタは、他の素子と
の分離を埋込酸化物１５により行い、更にコレクタ・ベ
ース間の分離を埋込酸化物１６により実現している。コ
レクタ・ペース間の分離に用いろ埋込酸化物１６は、第
２図（Ａ）及び第２図（Ｂ）より明らかなように、素子
間分離用の埋込酸化物１５より浅い溝に形成されている
。

第２図（Ｃ）は、前述の如く、第２図（Ｂ）の構造を得
るなめの途中工程、すなわち、トレンチ分離技術を用い
た素子分離が終了した状態を示しており、この第２図（
Ｃ）の状態を実現する従来の製造方法を、以下工程順に
第３図を用いて説明する。

まず、Ｐ基板１１の表面部にＮ＋埋込拡散層１２を形成
する（第３図（Ａ））。

次いで、その上にＮエピタキシャル層１３を成長させた
後、その上にＣＶＤ法により酸化膜２４を生成させる（
第３図（Ｂ））。

次に、公知のホトリソ技術を用いて酸化膜２４上にレジ
ストパターン２５を形成し、そのレジストパターン２５
をマスクにして酸化膜ｚ４の−Ｎをエツチング除去する
ことによ゛す、該酸化膜２４に開口部２６を形成する。

そして、その酸化膜２４をマスクにして開口部２６を通
してＲＩＥ技術を用いて概ね垂直な１回目のエツチング
をＮエピタキシャル層１３に施すことにより、該Ｎエピ
タキシャル層１３の素子間分離領域用の深い溝を形成す
る位置に溝２７を形成する。（第３図（Ｃ））次に、酸
化膜２４上にレジストパターン２８を公知のホトリソグ
ラフィ技術を用いて作り直した後、該レジストパターン
２８をマスクに酸化膜２４の一部をエツチング除去する
ことにより、該酸化膜２４に浅いコレクタ・ベース間分
離領域を形成する位置で開口部２９を形成する。この時
、前述の溝２７はレジストが完全に充填されるようにし
て、開口部２９の形成時にはその形状が変化しないよう
にする。（第３図（Ｄ）） この後、レジストパターン２８を除去した後、酸化膜２
４をマスクにして開口部２６．２９を通してＲＩＥ技術
を用いて概ね垂直な２回目のエツチングをＮエピタキシ
ャルＮＪ１３．Ｎ＋埋込拡散后１２およびＰ基板１１に
対して施し、これらに浅い溝３０と、前記溝２７を深く
して深い溝２７を形成する。深い溝２７は将来素子間分
離領域となり、浅い溝３０は将来コレクタ・ベース間分
離領域となる。（第３図（Ｅ）） 最後に、素子間分離のためのチャンネルストッパーとな
るＰ′″拡散層１４を深い溝２７の底部に形成した後、
溝２７，３０の内部を埋込酸化物１５゜１６で埋め戻し
、浅い溝によろコレクタ・ベース間分離と深い溝による
素子間分離を同時に実現したトレンチ分離構造を得る（
第３図（Ｆ））。

（発明が解決しようとする課題） しかしながら、以上説明した従来のトレンチ分離構造実
現のための製造方法では、以下に述べろ問題点があった
。

即ち、コレクタ・ペース間の浅い分離構造と、素子間の
深い分ｎ構造を同時に得ろため、ＲＩＥ技術によるシリ
コンのエツチングを２回に分割すろ必要があや、また、
２回のシリコンエツチングの際に用いろ酸化膜マスクの
パターニングのために２回ホトリソ工程が必要となり、
これらにより工程数が増加し、且つ複雑になるという第
１の問題点がある。更に、前記の２回のホトリソ時に合
わせずれが発生する恐れがあるので、深い分離構造と浅
い分離構造間の距離が一定にならないという第２の問題
点がある。

そして、第１の問題点は半導体集積回路装置の生産性を
悪化させ、良品歩留りの低下を招くことになり、第２の
問題点は素子性能の低下若しくは素子性能の向上に限界
を与えろ一大阻害要因となる。

この発明は、以上述べた従来技術に認められる第１の問
題点及び第２の問題点を除去し、生産性に優れ、且つ高
歩留り、高性能素子を実現する新規な素子分離技術を有
する半導体集積回路装置の製造方法を提供することを目
的とする。

（課題を解決するための手段） この発明では、半導体基板表面の浅い分離領域を形成す
る位置に酸化膜パターンを形成した後、その半導体基板
上に半導体層をエピタキシャル成長させ、その半導体層
の表面に、前記酸化膜パターン上の部分と、その他の１
部分における深い分離領域形成部分を除いてマスクをパ
ターン形成し、そのマスクを用いて前記半導体層および
半導体基板をエツチングすることにより、これらの浅い
分離領域形成部分および深い分離領域形成部分に、前記
酸化膜パターンで止まった浅い溝と、酸化膜パターンよ
り深い位置まで達した深い溝を形成し、それらの溝を埋
込材料で埋込むことにより、浅い分離領域と深い分離領
域を形成する。

（作　　用） 半導体基板表面の一部に酸化膜パターンを形成した後、
その半導体基板上に半導体層をエピタキシャル成長させ
、その半導体層の表面からエツチングで溝を形成すると
、前記酸化膜パターンが存在する部分においては、該酸
化膜パターンがエツチングストッパとして作用するので
、該酸化膜パターン部分で止まる浅い溝が形成され、そ
の他の部分においては、酸化膜パターンより深い位置マ
で達した深い溝が形成される。すなわち、１回のエツチ
ングで浅い溝と深い溝が同時に形成されるのであり、こ
の溝を埋込材料で埋込むことにより、浅い分離領域と深
い分ａ領域が形成される。

（実　施　例） 以下、この発明の一実施例を第１図を参照して説明する
。

まず、比抵抗が１０〜２０Ω・師でボロンドープのＰ型
シリコン材料よりなるＰ基板４１の表面部に、公知の方
法例えばイオン注入法を用いて、不純物濃度がＩ　Ｘ　
１０”　〜Ｉ　Ｘ　１０”　ａｔｏｍｓ／ｃｄで、厚み
が約１μｍの砒素（Ａｓ）原子を含むＮ＋埋込拡散層４
２を形成する。次いで、Ｎ＋埋込拡散層４２の表面を熱
酸化して１０００人程度０厚みの酸化膜を形成した後、
公知のホトリソ技術を用いて酸化膜のホトリソパターニ
ングを行うことにより、Ｎ＋埋込拡散層４２表面の浅い
分離領域を形成する位置に酸化膜パターン４３を得ろ。

ここでの酸化膜の生成手段としては前に述べた熱酸化以
外にＣＶＤ法を用いても良い。（第１図（Ａ））次に、
シラン（ＳｉＨ４）にホスフィン（ＰＨ，）を所定量混
合させたガスを高温の水素（Ｒ２）中で反応させ、熱分
解させることにより、Ｎ＋埋込拡散層４２を有するＰ基
板４１上に、比抵抗が１Ω・ｅｍ。

厚みが１μｍのＮエピタキシャル層４４を成長させろ。

この時、酸化膜パターン４３の上部のみポリシリコン層
４５が成長し、他の領域はシングルシリコン層（単結晶
シリコンＲ）が成長する。

（第１図（Ｂ）） 次に、ジクロルシラン（ＳｉＨ２Ｃ１２）と亜酸化窒素
（Ｎ２０）を用いた高温ＣＶＤにより、厚みが約１μｍ
の酸化膜４６をＮエピタキシャルＲ４４上に生成させる
。さらに、その上に公知のホトリソ技術を用いてレジス
トパターン４７を作製した後、該レジストパターン４７
をマスクとして前述の酸化膜４６の一部をエツチング除
去し開口部４８ａ、４８ｂを形成することによゆ、浅い
分離領域を形成する部分に相当するポリシリコン層４５
の表面と、Ｎエピタキシャル層４４の深い分離領域を形
成する部分０表面を露出させる。（第１図（Ｃ））次５
１でルジストパターン４７を除去した後、酸イヒ膜４６
をマスク（こして開口部４８ａ、４８ｂを通してＲＩＥ
技術によりポリシリコン層４５およびＮエピタキシャル
ＮＩ４４をエツチングする〇この時、エツチング条件と
しては、５ｉＣ１４（四塩化シリコン）を用い、高周波
出力は１３．５６ＭＨｚで４００Ｗ、ガス圧力は５Ｐａ
（パスカル）で、エツチング時間は２０分間乃至４０分
間である。このエツチングを行うと、開口部４８ｂに対
応するＮエピタキシャル層４４の深い分離領域形成部分
においては、Ｎ＋埋込拡散層４２を貫通してＰ基板４１
に達する深さ３μｍ乃至４μｍの深いＦｎ４９が形成さ
れるが、浅い分離領域形成部分に相当するポリシリコン
層４５の部分においては、該ポリシリコン層４５下部の
酸化膜パターン４３が前出のエツチング条件においてエ
ツチングレートが極めて低くエツチングストッパとして
作用するので、酸化膜パターン４３部分で止まった浅い
溝５０が形成される。すなわち、この実施例においては
、深い溝４９と浅い溝５０の、深さの異なる溝を１回の
エツチングで形成することができる。（第１図（Ｄ））
次いで、深いＦ１４４９の底部にボロン原子をイオン注
入することにより、Ｐ“拡散Ｒ５１を形成した後、埋込
酸化物５２，５３により溝４９．５０を充填して目的と
する素子分離構造を得ろ。浅い溝５０に充填した埋込酸
化物５０の領域が将来コレクタ・ベース間の分離領域と
なり、深い溝４９に充填した埋込酸化物５２の領域が将
来素子間分離領域となる。（第１図（Ｅ）） なお、埋込酸化物５２，５３の代わりとして、溝４９，
５０内面に熱酸化などの方法で酸化膜を形成した後、そ
の内側にポリシリコンを充填して分離領域としても良い
。

（発明の効果） 以上詳細に説明したように、この発明の方法によれば、
酸化膜パターンを埋込んでおけば、その部分においては
前記酸化膜パターンがエツチングのストッパとして作用
して浅い溝となるということを利用して、深い分離領域
形成用の深い溝と、浅い分離領域形成用の浅い溝を１回
のエツチングで同時に形成できる。また、エツチングが
１回になれば・該エツチングのためのマスクの形成も１
回で済むＯそして、これらにより、この発明の方法によ
れば、工程が簡単になり、生産性が優れ、かつ良品歩留
りを高めろことができ、さらには深い分離領域と浅い分
離領域間の距離が常に一定となるので、高精度・高性能
の素子を高い歩留りで形成することができろ。

【図面の簡単な説明】

第１図はこの発明の半導体集積回路装置の製造方法の一
実施例を示す工程断面図、第２図はトレンチ分離技術に
よる素子分離構造を採用した高性能バイポーラトランジ
スタの一例を示す平面図および断面図、第３図はトレン
チ分離技術を用いた素子分離の従来の製造方法を示す工
程断面図である。 ４１・・・Ｐ基板、４３・・酸化膜パターン、４４・・
・Ｎエピタキシャル層、４５・・・ポリシリコン層、４
６・・酸化膜、４８ａ、４８ｂ・・・開口部、４９゜５
０　・・溝、　５２，５３ 埋込酸化物。 本発明の製造方法 本発明の製造方法

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基板表面の浅い分離領域を形成する位置に
   酸化膜パターンを形成する工程と、 （ｂ）その酸化膜パターンを有する前記半導体基板の表
   面上に半導体層をエピタキシャル成長させる工程と、 （ｃ）その半導体層の表面に、前記酸化膜パターン上の
   部分と、その他の部分における深い分離領域形成部分を
   除いてマスクをパターン形成する工程と、 （ｄ）そのマスクを用いて前記半導体層および半導体基
   板をエッチングすることにより、これらの浅い分離領域
   形成部分および深い分離領域形成部分に、前記酸化膜パ
   ターンで止まった浅い溝と、酸化膜パターンより深い位
   置まで達した深い溝を形成する工程と、 （ｅ）それらの溝を埋込材料で埋込むことにより、浅い
   分離領域と深い分離領域を形成する工程とを具備してな
   る半導体集積回路装置の製造方法。