JPH0254556A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0254556A JPH0254556A JP20380088A JP20380088A JPH0254556A JP H0254556 A JPH0254556 A JP H0254556A JP 20380088 A JP20380088 A JP 20380088A JP 20380088 A JP20380088 A JP 20380088A JP H0254556 A JPH0254556 A JP H0254556A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- etching
- isolation region
- film pattern
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000002955 isolation Methods 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分舒)
この発明は半導体集積回路装置の製造方法に係わり、特
に素子分離技術に関するものである。
に素子分離技術に関するものである。
(従来の技術)
近年、半導体集積回路装置の高性能化を図る目的で、素
子の微細化の度合を高める工夫が種々の方法で成されて
いる。半導体集積回路装置を作製する重要技術の一つに
挙げられる素子分離技術に関しても例外ではなく、種々
の技術的改良が加えられ、半導体集積回路装置の高性能
化に寄与している。
子の微細化の度合を高める工夫が種々の方法で成されて
いる。半導体集積回路装置を作製する重要技術の一つに
挙げられる素子分離技術に関しても例外ではなく、種々
の技術的改良が加えられ、半導体集積回路装置の高性能
化に寄与している。
最近の素子分離技術は、基板面に対して垂直に半導体材
料をエツチングできる異方性エツチング技術(以下RI
E技術と呼ぶ)を用いた溝堀りと、CVD酸化膜や多結
晶シリコンによる溝の埋め戻し及び平坦化を組み合わせ
たトレンチ分離技術が、素子分離の最先端技術としての
主流になっている。
料をエツチングできる異方性エツチング技術(以下RI
E技術と呼ぶ)を用いた溝堀りと、CVD酸化膜や多結
晶シリコンによる溝の埋め戻し及び平坦化を組み合わせ
たトレンチ分離技術が、素子分離の最先端技術としての
主流になっている。
トレンチ分離技術による素子分離構造を採用した高性能
バイポーラトランジスタの一例を第2図(A)、(B)
p(C)に示す。第2図(A)は当該トランジスタを上
から見た図であり、同図における8−Y部位の断面を第
2図(B)に示す。第2図(C)は、第2図(B)に至
る途中工程を示し、トレンチ分離技術による素子分離が
終了した状態を表わす。
バイポーラトランジスタの一例を第2図(A)、(B)
p(C)に示す。第2図(A)は当該トランジスタを上
から見た図であり、同図における8−Y部位の断面を第
2図(B)に示す。第2図(C)は、第2図(B)に至
る途中工程を示し、トレンチ分離技術による素子分離が
終了した状態を表わす。
これら第2図(A)、(B)、(C)において、11は
P基板、12ばN+埋込拡散層、13はNエピタキシャ
ル層、14はP+拡散層、15,16は埋込酸化物、1
7はN+拡散層、18はP+拡散層、19はP拡散層、
20はN+拡散層、21はコレクタ電極、22はエミッ
タ電極、23はベースfli極である。
P基板、12ばN+埋込拡散層、13はNエピタキシャ
ル層、14はP+拡散層、15,16は埋込酸化物、1
7はN+拡散層、18はP+拡散層、19はP拡散層、
20はN+拡散層、21はコレクタ電極、22はエミッ
タ電極、23はベースfli極である。
第2図(B)において、エミッタ電極22に接続された
N+拡散r820がエミッタとして、またN+拡散層2
0を取り囲むP拡散層19がベースとして動作する。P
拡散層19はP+拡散層18とベース電極23により外
部へ取り出されろ。一方、コレクタは、Nエピタキシャ
ル層13.N+埋込拡散層12.N“拡rPIFi17
及びコレクタ電極21により外部へ取り出される。また
、この第2図(B)に示すトランジスタは、他の素子と
の分離を埋込酸化物15により行い、更にコレクタ・ベ
ース間の分離を埋込酸化物16により実現している。コ
レクタ・ペース間の分離に用いろ埋込酸化物16は、第
2図(A)及び第2図(B)より明らかなように、素子
間分離用の埋込酸化物15より浅い溝に形成されている
。
N+拡散r820がエミッタとして、またN+拡散層2
0を取り囲むP拡散層19がベースとして動作する。P
拡散層19はP+拡散層18とベース電極23により外
部へ取り出されろ。一方、コレクタは、Nエピタキシャ
ル層13.N+埋込拡散層12.N“拡rPIFi17
及びコレクタ電極21により外部へ取り出される。また
、この第2図(B)に示すトランジスタは、他の素子と
の分離を埋込酸化物15により行い、更にコレクタ・ベ
ース間の分離を埋込酸化物16により実現している。コ
レクタ・ペース間の分離に用いろ埋込酸化物16は、第
2図(A)及び第2図(B)より明らかなように、素子
間分離用の埋込酸化物15より浅い溝に形成されている
。
第2図(C)は、前述の如く、第2図(B)の構造を得
るなめの途中工程、すなわち、トレンチ分離技術を用い
た素子分離が終了した状態を示しており、この第2図(
C)の状態を実現する従来の製造方法を、以下工程順に
第3図を用いて説明する。
るなめの途中工程、すなわち、トレンチ分離技術を用い
た素子分離が終了した状態を示しており、この第2図(
C)の状態を実現する従来の製造方法を、以下工程順に
第3図を用いて説明する。
まず、P基板11の表面部にN+埋込拡散層12を形成
する(第3図(A))。
する(第3図(A))。
次いで、その上にNエピタキシャル層13を成長させた
後、その上にCVD法により酸化膜24を生成させる(
第3図(B))。
後、その上にCVD法により酸化膜24を生成させる(
第3図(B))。
次に、公知のホトリソ技術を用いて酸化膜24上にレジ
ストパターン25を形成し、そのレジストパターン25
をマスクにして酸化膜z4の−Nをエツチング除去する
ことによ゛す、該酸化膜24に開口部26を形成する。
ストパターン25を形成し、そのレジストパターン25
をマスクにして酸化膜z4の−Nをエツチング除去する
ことによ゛す、該酸化膜24に開口部26を形成する。
そして、その酸化膜24をマスクにして開口部26を通
してRIE技術を用いて概ね垂直な1回目のエツチング
をNエピタキシャル層13に施すことにより、該Nエピ
タキシャル層13の素子間分離領域用の深い溝を形成す
る位置に溝27を形成する。(第3図(C))次に、酸
化膜24上にレジストパターン28を公知のホトリソグ
ラフィ技術を用いて作り直した後、該レジストパターン
28をマスクに酸化膜24の一部をエツチング除去する
ことにより、該酸化膜24に浅いコレクタ・ベース間分
離領域を形成する位置で開口部29を形成する。この時
、前述の溝27はレジストが完全に充填されるようにし
て、開口部29の形成時にはその形状が変化しないよう
にする。(第3図(D)) この後、レジストパターン28を除去した後、酸化膜2
4をマスクにして開口部26.29を通してRIE技術
を用いて概ね垂直な2回目のエツチングをNエピタキシ
ャルNJ13.N+埋込拡散后12およびP基板11に
対して施し、これらに浅い溝30と、前記溝27を深く
して深い溝27を形成する。深い溝27は将来素子間分
離領域となり、浅い溝30は将来コレクタ・ベース間分
離領域となる。(第3図(E)) 最後に、素子間分離のためのチャンネルストッパーとな
るP′″拡散層14を深い溝27の底部に形成した後、
溝27,30の内部を埋込酸化物15゜16で埋め戻し
、浅い溝によろコレクタ・ベース間分離と深い溝による
素子間分離を同時に実現したトレンチ分離構造を得る(
第3図(F))。
してRIE技術を用いて概ね垂直な1回目のエツチング
をNエピタキシャル層13に施すことにより、該Nエピ
タキシャル層13の素子間分離領域用の深い溝を形成す
る位置に溝27を形成する。(第3図(C))次に、酸
化膜24上にレジストパターン28を公知のホトリソグ
ラフィ技術を用いて作り直した後、該レジストパターン
28をマスクに酸化膜24の一部をエツチング除去する
ことにより、該酸化膜24に浅いコレクタ・ベース間分
離領域を形成する位置で開口部29を形成する。この時
、前述の溝27はレジストが完全に充填されるようにし
て、開口部29の形成時にはその形状が変化しないよう
にする。(第3図(D)) この後、レジストパターン28を除去した後、酸化膜2
4をマスクにして開口部26.29を通してRIE技術
を用いて概ね垂直な2回目のエツチングをNエピタキシ
ャルNJ13.N+埋込拡散后12およびP基板11に
対して施し、これらに浅い溝30と、前記溝27を深く
して深い溝27を形成する。深い溝27は将来素子間分
離領域となり、浅い溝30は将来コレクタ・ベース間分
離領域となる。(第3図(E)) 最後に、素子間分離のためのチャンネルストッパーとな
るP′″拡散層14を深い溝27の底部に形成した後、
溝27,30の内部を埋込酸化物15゜16で埋め戻し
、浅い溝によろコレクタ・ベース間分離と深い溝による
素子間分離を同時に実現したトレンチ分離構造を得る(
第3図(F))。
(発明が解決しようとする課題)
しかしながら、以上説明した従来のトレンチ分離構造実
現のための製造方法では、以下に述べろ問題点があった
。
現のための製造方法では、以下に述べろ問題点があった
。
即ち、コレクタ・ペース間の浅い分離構造と、素子間の
深い分n構造を同時に得ろため、RIE技術によるシリ
コンのエツチングを2回に分割すろ必要があや、また、
2回のシリコンエツチングの際に用いろ酸化膜マスクの
パターニングのために2回ホトリソ工程が必要となり、
これらにより工程数が増加し、且つ複雑になるという第
1の問題点がある。更に、前記の2回のホトリソ時に合
わせずれが発生する恐れがあるので、深い分離構造と浅
い分離構造間の距離が一定にならないという第2の問題
点がある。
深い分n構造を同時に得ろため、RIE技術によるシリ
コンのエツチングを2回に分割すろ必要があや、また、
2回のシリコンエツチングの際に用いろ酸化膜マスクの
パターニングのために2回ホトリソ工程が必要となり、
これらにより工程数が増加し、且つ複雑になるという第
1の問題点がある。更に、前記の2回のホトリソ時に合
わせずれが発生する恐れがあるので、深い分離構造と浅
い分離構造間の距離が一定にならないという第2の問題
点がある。
そして、第1の問題点は半導体集積回路装置の生産性を
悪化させ、良品歩留りの低下を招くことになり、第2の
問題点は素子性能の低下若しくは素子性能の向上に限界
を与えろ一大阻害要因となる。
悪化させ、良品歩留りの低下を招くことになり、第2の
問題点は素子性能の低下若しくは素子性能の向上に限界
を与えろ一大阻害要因となる。
この発明は、以上述べた従来技術に認められる第1の問
題点及び第2の問題点を除去し、生産性に優れ、且つ高
歩留り、高性能素子を実現する新規な素子分離技術を有
する半導体集積回路装置の製造方法を提供することを目
的とする。
題点及び第2の問題点を除去し、生産性に優れ、且つ高
歩留り、高性能素子を実現する新規な素子分離技術を有
する半導体集積回路装置の製造方法を提供することを目
的とする。
(課題を解決するための手段)
この発明では、半導体基板表面の浅い分離領域を形成す
る位置に酸化膜パターンを形成した後、その半導体基板
上に半導体層をエピタキシャル成長させ、その半導体層
の表面に、前記酸化膜パターン上の部分と、その他の1
部分における深い分離領域形成部分を除いてマスクをパ
ターン形成し、そのマスクを用いて前記半導体層および
半導体基板をエツチングすることにより、これらの浅い
分離領域形成部分および深い分離領域形成部分に、前記
酸化膜パターンで止まった浅い溝と、酸化膜パターンよ
り深い位置まで達した深い溝を形成し、それらの溝を埋
込材料で埋込むことにより、浅い分離領域と深い分離領
域を形成する。
る位置に酸化膜パターンを形成した後、その半導体基板
上に半導体層をエピタキシャル成長させ、その半導体層
の表面に、前記酸化膜パターン上の部分と、その他の1
部分における深い分離領域形成部分を除いてマスクをパ
ターン形成し、そのマスクを用いて前記半導体層および
半導体基板をエツチングすることにより、これらの浅い
分離領域形成部分および深い分離領域形成部分に、前記
酸化膜パターンで止まった浅い溝と、酸化膜パターンよ
り深い位置まで達した深い溝を形成し、それらの溝を埋
込材料で埋込むことにより、浅い分離領域と深い分離領
域を形成する。
(作 用)
半導体基板表面の一部に酸化膜パターンを形成した後、
その半導体基板上に半導体層をエピタキシャル成長させ
、その半導体層の表面からエツチングで溝を形成すると
、前記酸化膜パターンが存在する部分においては、該酸
化膜パターンがエツチングストッパとして作用するので
、該酸化膜パターン部分で止まる浅い溝が形成され、そ
の他の部分においては、酸化膜パターンより深い位置マ
で達した深い溝が形成される。すなわち、1回のエツチ
ングで浅い溝と深い溝が同時に形成されるのであり、こ
の溝を埋込材料で埋込むことにより、浅い分離領域と深
い分a領域が形成される。
その半導体基板上に半導体層をエピタキシャル成長させ
、その半導体層の表面からエツチングで溝を形成すると
、前記酸化膜パターンが存在する部分においては、該酸
化膜パターンがエツチングストッパとして作用するので
、該酸化膜パターン部分で止まる浅い溝が形成され、そ
の他の部分においては、酸化膜パターンより深い位置マ
で達した深い溝が形成される。すなわち、1回のエツチ
ングで浅い溝と深い溝が同時に形成されるのであり、こ
の溝を埋込材料で埋込むことにより、浅い分離領域と深
い分a領域が形成される。
(実 施 例)
以下、この発明の一実施例を第1図を参照して説明する
。
。
まず、比抵抗が10〜20Ω・師でボロンドープのP型
シリコン材料よりなるP基板41の表面部に、公知の方
法例えばイオン注入法を用いて、不純物濃度がI X
10” 〜I X 10” atoms/cdで、厚み
が約1μmの砒素(As)原子を含むN+埋込拡散層4
2を形成する。次いで、N+埋込拡散層42の表面を熱
酸化して1000人程度0厚みの酸化膜を形成した後、
公知のホトリソ技術を用いて酸化膜のホトリソパターニ
ングを行うことにより、N+埋込拡散層42表面の浅い
分離領域を形成する位置に酸化膜パターン43を得ろ。
シリコン材料よりなるP基板41の表面部に、公知の方
法例えばイオン注入法を用いて、不純物濃度がI X
10” 〜I X 10” atoms/cdで、厚み
が約1μmの砒素(As)原子を含むN+埋込拡散層4
2を形成する。次いで、N+埋込拡散層42の表面を熱
酸化して1000人程度0厚みの酸化膜を形成した後、
公知のホトリソ技術を用いて酸化膜のホトリソパターニ
ングを行うことにより、N+埋込拡散層42表面の浅い
分離領域を形成する位置に酸化膜パターン43を得ろ。
ここでの酸化膜の生成手段としては前に述べた熱酸化以
外にCVD法を用いても良い。(第1図(A))次に、
シラン(SiH4)にホスフィン(PH,)を所定量混
合させたガスを高温の水素(R2)中で反応させ、熱分
解させることにより、N+埋込拡散層42を有するP基
板41上に、比抵抗が1Ω・em。
外にCVD法を用いても良い。(第1図(A))次に、
シラン(SiH4)にホスフィン(PH,)を所定量混
合させたガスを高温の水素(R2)中で反応させ、熱分
解させることにより、N+埋込拡散層42を有するP基
板41上に、比抵抗が1Ω・em。
厚みが1μmのNエピタキシャル層44を成長させろ。
この時、酸化膜パターン43の上部のみポリシリコン層
45が成長し、他の領域はシングルシリコン層(単結晶
シリコンR)が成長する。
45が成長し、他の領域はシングルシリコン層(単結晶
シリコンR)が成長する。
(第1図(B))
次に、ジクロルシラン(SiH2C12)と亜酸化窒素
(N20)を用いた高温CVDにより、厚みが約1μm
の酸化膜46をNエピタキシャルR44上に生成させる
。さらに、その上に公知のホトリソ技術を用いてレジス
トパターン47を作製した後、該レジストパターン47
をマスクとして前述の酸化膜46の一部をエツチング除
去し開口部48a、48bを形成することによゆ、浅い
分離領域を形成する部分に相当するポリシリコン層45
の表面と、Nエピタキシャル層44の深い分離領域を形
成する部分0表面を露出させる。(第1図(C))次5
1でルジストパターン47を除去した後、酸イヒ膜46
をマスク(こして開口部48a、48bを通してRIE
技術によりポリシリコン層45およびNエピタキシャル
NI44をエツチングする〇この時、エツチング条件と
しては、5iC14(四塩化シリコン)を用い、高周波
出力は13.56MHzで400W、ガス圧力は5Pa
(パスカル)で、エツチング時間は20分間乃至40分
間である。このエツチングを行うと、開口部48bに対
応するNエピタキシャル層44の深い分離領域形成部分
においては、N+埋込拡散層42を貫通してP基板41
に達する深さ3μm乃至4μmの深いFn49が形成さ
れるが、浅い分離領域形成部分に相当するポリシリコン
層45の部分においては、該ポリシリコン層45下部の
酸化膜パターン43が前出のエツチング条件においてエ
ツチングレートが極めて低くエツチングストッパとして
作用するので、酸化膜パターン43部分で止まった浅い
溝50が形成される。すなわち、この実施例においては
、深い溝49と浅い溝50の、深さの異なる溝を1回の
エツチングで形成することができる。(第1図(D))
次いで、深いF1449の底部にボロン原子をイオン注
入することにより、P“拡散R51を形成した後、埋込
酸化物52,53により溝49.50を充填して目的と
する素子分離構造を得ろ。浅い溝50に充填した埋込酸
化物50の領域が将来コレクタ・ベース間の分離領域と
なり、深い溝49に充填した埋込酸化物52の領域が将
来素子間分離領域となる。(第1図(E)) なお、埋込酸化物52,53の代わりとして、溝49,
50内面に熱酸化などの方法で酸化膜を形成した後、そ
の内側にポリシリコンを充填して分離領域としても良い
。
(N20)を用いた高温CVDにより、厚みが約1μm
の酸化膜46をNエピタキシャルR44上に生成させる
。さらに、その上に公知のホトリソ技術を用いてレジス
トパターン47を作製した後、該レジストパターン47
をマスクとして前述の酸化膜46の一部をエツチング除
去し開口部48a、48bを形成することによゆ、浅い
分離領域を形成する部分に相当するポリシリコン層45
の表面と、Nエピタキシャル層44の深い分離領域を形
成する部分0表面を露出させる。(第1図(C))次5
1でルジストパターン47を除去した後、酸イヒ膜46
をマスク(こして開口部48a、48bを通してRIE
技術によりポリシリコン層45およびNエピタキシャル
NI44をエツチングする〇この時、エツチング条件と
しては、5iC14(四塩化シリコン)を用い、高周波
出力は13.56MHzで400W、ガス圧力は5Pa
(パスカル)で、エツチング時間は20分間乃至40分
間である。このエツチングを行うと、開口部48bに対
応するNエピタキシャル層44の深い分離領域形成部分
においては、N+埋込拡散層42を貫通してP基板41
に達する深さ3μm乃至4μmの深いFn49が形成さ
れるが、浅い分離領域形成部分に相当するポリシリコン
層45の部分においては、該ポリシリコン層45下部の
酸化膜パターン43が前出のエツチング条件においてエ
ツチングレートが極めて低くエツチングストッパとして
作用するので、酸化膜パターン43部分で止まった浅い
溝50が形成される。すなわち、この実施例においては
、深い溝49と浅い溝50の、深さの異なる溝を1回の
エツチングで形成することができる。(第1図(D))
次いで、深いF1449の底部にボロン原子をイオン注
入することにより、P“拡散R51を形成した後、埋込
酸化物52,53により溝49.50を充填して目的と
する素子分離構造を得ろ。浅い溝50に充填した埋込酸
化物50の領域が将来コレクタ・ベース間の分離領域と
なり、深い溝49に充填した埋込酸化物52の領域が将
来素子間分離領域となる。(第1図(E)) なお、埋込酸化物52,53の代わりとして、溝49,
50内面に熱酸化などの方法で酸化膜を形成した後、そ
の内側にポリシリコンを充填して分離領域としても良い
。
(発明の効果)
以上詳細に説明したように、この発明の方法によれば、
酸化膜パターンを埋込んでおけば、その部分においては
前記酸化膜パターンがエツチングのストッパとして作用
して浅い溝となるということを利用して、深い分離領域
形成用の深い溝と、浅い分離領域形成用の浅い溝を1回
のエツチングで同時に形成できる。また、エツチングが
1回になれば・該エツチングのためのマスクの形成も1
回で済むOそして、これらにより、この発明の方法によ
れば、工程が簡単になり、生産性が優れ、かつ良品歩留
りを高めろことができ、さらには深い分離領域と浅い分
離領域間の距離が常に一定となるので、高精度・高性能
の素子を高い歩留りで形成することができろ。
酸化膜パターンを埋込んでおけば、その部分においては
前記酸化膜パターンがエツチングのストッパとして作用
して浅い溝となるということを利用して、深い分離領域
形成用の深い溝と、浅い分離領域形成用の浅い溝を1回
のエツチングで同時に形成できる。また、エツチングが
1回になれば・該エツチングのためのマスクの形成も1
回で済むOそして、これらにより、この発明の方法によ
れば、工程が簡単になり、生産性が優れ、かつ良品歩留
りを高めろことができ、さらには深い分離領域と浅い分
離領域間の距離が常に一定となるので、高精度・高性能
の素子を高い歩留りで形成することができろ。
第1図はこの発明の半導体集積回路装置の製造方法の一
実施例を示す工程断面図、第2図はトレンチ分離技術に
よる素子分離構造を採用した高性能バイポーラトランジ
スタの一例を示す平面図および断面図、第3図はトレン
チ分離技術を用いた素子分離の従来の製造方法を示す工
程断面図である。 41・・・P基板、43・・酸化膜パターン、44・・
・Nエピタキシャル層、45・・・ポリシリコン層、4
6・・酸化膜、48a、48b・・・開口部、49゜5
0 ・・溝、 52,53 埋込酸化物。 本発明の製造方法 本発明の製造方法
実施例を示す工程断面図、第2図はトレンチ分離技術に
よる素子分離構造を採用した高性能バイポーラトランジ
スタの一例を示す平面図および断面図、第3図はトレン
チ分離技術を用いた素子分離の従来の製造方法を示す工
程断面図である。 41・・・P基板、43・・酸化膜パターン、44・・
・Nエピタキシャル層、45・・・ポリシリコン層、4
6・・酸化膜、48a、48b・・・開口部、49゜5
0 ・・溝、 52,53 埋込酸化物。 本発明の製造方法 本発明の製造方法
Claims (1)
- 【特許請求の範囲】 (a)半導体基板表面の浅い分離領域を形成する位置に
酸化膜パターンを形成する工程と、 (b)その酸化膜パターンを有する前記半導体基板の表
面上に半導体層をエピタキシャル成長させる工程と、 (c)その半導体層の表面に、前記酸化膜パターン上の
部分と、その他の部分における深い分離領域形成部分を
除いてマスクをパターン形成する工程と、 (d)そのマスクを用いて前記半導体層および半導体基
板をエッチングすることにより、これらの浅い分離領域
形成部分および深い分離領域形成部分に、前記酸化膜パ
ターンで止まった浅い溝と、酸化膜パターンより深い位
置まで達した深い溝を形成する工程と、 (e)それらの溝を埋込材料で埋込むことにより、浅い
分離領域と深い分離領域を形成する工程とを具備してな
る半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20380088A JPH0254556A (ja) | 1988-08-18 | 1988-08-18 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20380088A JPH0254556A (ja) | 1988-08-18 | 1988-08-18 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0254556A true JPH0254556A (ja) | 1990-02-23 |
Family
ID=16479948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20380088A Pending JPH0254556A (ja) | 1988-08-18 | 1988-08-18 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0254556A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
US5397731A (en) * | 1993-06-30 | 1995-03-14 | Nec Corporation | Method of manufacturing semiconductor integrated circuit device |
-
1988
- 1988-08-18 JP JP20380088A patent/JPH0254556A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
US5504033A (en) * | 1992-08-26 | 1996-04-02 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
US5397731A (en) * | 1993-06-30 | 1995-03-14 | Nec Corporation | Method of manufacturing semiconductor integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5432120A (en) | Method for producing a laterally limited single-crystal region with selective epitaxy and the employment thereof for manufacturing a bipolar transistor as well as a MOS transistor | |
JP2008124451A (ja) | 単結晶ベースを有するヘテロ接合バイポーラ・トランジスタ及び関連する方法 | |
US3956033A (en) | Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector | |
JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
US6352901B1 (en) | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions | |
JP3172031B2 (ja) | 半導体装置の製造方法 | |
JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
JPH0254556A (ja) | 半導体集積回路装置の製造方法 | |
JPH05283520A (ja) | 半導体装置の製造方法 | |
JPS60241230A (ja) | 半導体装置 | |
JPS60208843A (ja) | 半導体装置の製造方法 | |
JPH05121537A (ja) | 半導体装置の製造方法 | |
JP2575206B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
JP3166729B2 (ja) | 半導体装置の製造方法 | |
JPS62213258A (ja) | 半導体装置の製造方法 | |
JPS60244036A (ja) | 半導体装置とその製造方法 | |
JPS6064444A (ja) | 半導体装置の製造方法 | |
KR940005705B1 (ko) | 바이폴라 집적회로의 선택적 단결정층 성장방법 | |
JP3106487B2 (ja) | 半導体装置の製造方法 | |
US6830988B1 (en) | Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide | |
JPS63110746A (ja) | 素子分離領域の形成方法 | |
JPS594048A (ja) | 半導体装置の製造方法 | |
JPS6088468A (ja) | 半導体集積装置の製造方法 | |
JPS61248556A (ja) | 半導体装置の製造方法 |