KR940005705B1 - 바이폴라 집적회로의 선택적 단결정층 성장방법 - Google Patents

바이폴라 집적회로의 선택적 단결정층 성장방법 Download PDF

Info

Publication number
KR940005705B1
KR940005705B1 KR1019860000332A KR860000332A KR940005705B1 KR 940005705 B1 KR940005705 B1 KR 940005705B1 KR 1019860000332 A KR1019860000332 A KR 1019860000332A KR 860000332 A KR860000332 A KR 860000332A KR 940005705 B1 KR940005705 B1 KR 940005705B1
Authority
KR
South Korea
Prior art keywords
layer
forming
oxide film
trench
oxide layer
Prior art date
Application number
KR1019860000332A
Other languages
English (en)
Other versions
KR870006631A (ko
Inventor
장상환
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019860000332A priority Critical patent/KR940005705B1/ko
Publication of KR870006631A publication Critical patent/KR870006631A/ko
Application granted granted Critical
Publication of KR940005705B1 publication Critical patent/KR940005705B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

바이폴라 집적회로의 선택적 단결정층 성장방법
제 1 도는 종래의 바이폴라 집적회로의 단면 구조도
제 2 도의 (a) 내지 (b)는 본 방법 발명의 제조공정순을 나타내는 바이폴라 집적회로의 단면구조도
본 발명은 바이폴라 집적회로 제조공정에 있어, 각 활성영역(Active Region)간의 격리영역(Isolation Region)을 좁혀 집적도를 향상시키도록 한 바이폴라 집적회로의 선택적 단결정층 성장방법에 관한 것이다.
종래의 바이폴라 집적회로의 에피택셜 형성방법에 의한 전기적 격리(Junction Isolation)는 제 1 도에 나타낸 바와 같이 n-에피택셜층 위치에 붕소(Boron)를 확산시켜 각 소자간을 격리시키게 되는데, 이 경우에 붕소가 에피택셜층을 완전히 관통하여 P-기판(Substrate)까지 확산이 잘 이루어졌는지를 확인해야만 하는 공정상 번거로움이 뒤따랐을 뿐만 아니라 격리를 위하는 붕소(P+)를 미리 침전(Pre-deposition)시킨 후에 드라이브인을 해야만 하는데 이때에 수직환산(Vertical diffusion)은 물론 측면확산(Lateral diffusion)도 일어나게 되므로 격리영역은 상당히 저하되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 감안하여 격리영역을 최대한으로 좁혀 집적도를 향상시킬 수 있도록 선택적 단결정층 성장방법에 관한 것으로서, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제 2도의 (a) 내지 (i)에서는 본 방법 발명에 의한 제조공정순을 나타내고 있는 것으로서, (a)에서와 같이 P형 불순물로 도우핑(Doping)된 P형 실리콘 기판(1)상에 두께 5000Å의 산화막(SiO2)(2)을 형성한 후에 포토레지스트(Photo Resist)(도면에는 도시되지 않음)를 입힌다.
이후에 (b)에 도시한 바와 같이 1차 마스크(Mask)로 활성영역과 활성영역간의 거리가 2㎛ 정도가 되도록 활성영역을 정의하고, 활성영역의 산화막(2)을 선택적으로 제거한다.
(c)에서와 같이 활성영역의 P형 실리콘 기판(1)을 깊이가 2-2.5㎛로서 에칭하며 트렌치(Trench)를 형성하고 포토레지스트를 다음에 스탭 커버리지(Step Coverage)를 양호하게 하기 위하여 TEOS(Tetraethoxysilane)(Si(OC2H5)4)로서 산화막층(3)을 (d)에서와 같이 전면에 적층하고 (e)에서와 같이 포토레지스트를 이용하여 2차 마스크로 활성영역내의 매몰층(Buried Bayer) 형성영역을 정의하여 매몰층 형성영역의 산화막층(3)을 선택적으로 제거한다.
이어서 (f), (g)에 나타낸 바와 같이 산화막층(3)이 제거된 부위에 비소(Arsenic)(약칭 AS)를 주입하여 매몰층(4)을 형성하고, 선택 분리된 2차 산화막층(3)을 이방성 드라이 에칭(Dry Etching)하여 측벽에만 산화막층(3)이 남도록 한다.
이때에 에칭된 P형 실리콘 기판의 수직면에 있는 산화막층(3)은 그대로 남고, 더어얼 산화막층(2)도 에칭되지 않는다.
상기 열거한 바와 같은 공정이 끝난후에 (h)에서와 같이 n형 에피택셜층(5)을 성장시키면 소망하고자 하는 에칭된 P형 실리콘 기판(1) 영역위와 산화막층(2) 위에 모두
그리고 (i)에서와 같이 산화막층(2)과 산화막층(2) 위의 폴리실리콘을 제거하여 평탄화를 이룬다.
이상에서와 같이 본 방법 발명은 선택적으로 활성영역에서만 에피택셜을 성장시키므로서 격리영역을 최대한으로 좁혀 집적도를 향상시킴은 물론 패턴쉬프트(Pattern Shift)의 문제점도 해결할 수가 있는 것이어서, 최대규모 집적회로(VLSI)의 제조공정상에 매우 적합한 것이다.

Claims (1)

  1. P형 반도체 기판상에 제 1 산화막을 형성하고 활성영역의 제 1 산화막을 선택적으로 제거하는 공정과, 활성영역의 기판을 2-2.5㎛로 식각하여 트렌치(Trench)를 형성하고, 전면에 제 2 산화막을 형성하는 공정과, 상기 트렌치 바닥의 제 2 산화막을 선택적으로 제거하고 n형 이온주입하여 매몰층을 형성하는 공정과, 제 2 산화막을 이방성 에치하여 트렌치 측벽에 측벽 산화막을 형성하는 공정과, 트렌치내에 기판과 동일 높이로 n형 에피택셜층을 형성하는 공정과, 제 1 산화막을 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 바이폴라 집적회로의 선택적 단결정층 성장방법.
KR1019860000332A 1986-01-20 1986-01-20 바이폴라 집적회로의 선택적 단결정층 성장방법 KR940005705B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860000332A KR940005705B1 (ko) 1986-01-20 1986-01-20 바이폴라 집적회로의 선택적 단결정층 성장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860000332A KR940005705B1 (ko) 1986-01-20 1986-01-20 바이폴라 집적회로의 선택적 단결정층 성장방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR2019850016595 Division 1985-12-11

Publications (2)

Publication Number Publication Date
KR870006631A KR870006631A (ko) 1987-07-13
KR940005705B1 true KR940005705B1 (ko) 1994-06-23

Family

ID=26627568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860000332A KR940005705B1 (ko) 1986-01-20 1986-01-20 바이폴라 집적회로의 선택적 단결정층 성장방법

Country Status (1)

Country Link
KR (1) KR940005705B1 (ko)

Also Published As

Publication number Publication date
KR870006631A (ko) 1987-07-13

Similar Documents

Publication Publication Date Title
US4318751A (en) Self-aligned process for providing an improved high performance bipolar transistor
US4319932A (en) Method of making high performance bipolar transistor with polysilicon base contacts
US4333227A (en) Process for fabricating a self-aligned micrometer bipolar transistor device
US6020246A (en) Forming a self-aligned epitaxial base bipolar transistor
US6780725B2 (en) Method for forming a semiconductor device including forming vertical npn and pnp transistors by exposing the epitaxial layer, forming a monocrystal layer and adjusting the impurity concentration in the epitaxial layer
EP0039411A2 (en) Process for fabricating an integrated PNP and NPN transistor structure
US4997775A (en) Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
US4728624A (en) Selective epitaxial growth structure and isolation
US4303933A (en) Self-aligned micrometer bipolar transistor device and process
US3956033A (en) Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector
US6352901B1 (en) Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions
US5488002A (en) Method for manufacturing self-aligned bipolar transistors using double diffusion
US6699741B1 (en) Single poly bipolar transistor and method that uses a selectively epitaxially grown highly-boron-doped silicon layer as a diffusion source for an extrinsic base region
US4026736A (en) Integrated semiconductor structure with combined dielectric and PN junction isolation including fabrication method therefor
US4669179A (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
KR940005705B1 (ko) 바이폴라 집적회로의 선택적 단결정층 성장방법
US4583282A (en) Process for self-aligned buried layer, field guard, and isolation
US4574469A (en) Process for self-aligned buried layer, channel-stop, and isolation
JPH05283520A (ja) 半導体装置の製造方法
KR900003616B1 (ko) 반도체장치의 제조방법
JPH06318602A (ja) 半導体装置及び半導体装置の製造方法
KR100209765B1 (ko) 바이모스 제조방법
JPH07183370A (ja) 半導体装置の製造方法
KR100194691B1 (ko) 반도체 장치 및 그 제조 방법
KR940005734B1 (ko) Cmos 소자 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 12

EXPY Expiration of term