JPS6064444A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6064444A JPS6064444A JP17133883A JP17133883A JPS6064444A JP S6064444 A JPS6064444 A JP S6064444A JP 17133883 A JP17133883 A JP 17133883A JP 17133883 A JP17133883 A JP 17133883A JP S6064444 A JPS6064444 A JP S6064444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- diffusion
- type
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はバイポーラ集積回路の製造において高集積度
を得るための製造方法に関するもので、特に縦形ＰＮＰ
トランジスタ’ｆｒＰ形基板上に形成するのに使用さ
れる。
を得るための製造方法に関するもので、特に縦形ＰＮＰ
トランジスタ’ｆｒＰ形基板上に形成するのに使用さ
れる。
バイポーラ集積回路において、Ｐ形基板に縦形ＰＮＰト
ランジスタを形成する縦来の方法を第１図ないし第４図
により説明する。
ランジスタを形成する縦来の方法を第１図ないし第４図
により説明する。
Ｐ形基板１に分離用のＮ＋埋め込み拡散音おこないＮ＋
埋め込み層２（以下Ｎ＋層２という）を形成する（第１
図〕。この不純物としては通常ヒ素又はアンチモン等が
使用される。次にＮ＋層層内内縦形ＰＮＰ）ランジスタ
のコレクタのアクセプタ源となるＰ形（普通ボロン〕不
純物を拡散する。この埋め込みアクセプタ源領域６（以
下Ａ源領域６という）はＮ＋層２のＮ形不純物濃度の方
が前記Ｐ形不純物拡散による不純物濃度より高いのでＡ
源領域３の導電形はＮ形のままである（第２図）。その
後エピタキシャル成長をおこなうと拡散の速いＰ形不純
物が領域６より自動的にエピタキシャル成長層４（以下
エビ層４という〕中に拡散して進入し、エビ層４内にＰ
＋形埋め込み拡散領域５（以−ＦＰ＋層５という〕が形
成される（第６図）。このＰ＋）砦５は縦形ＰＮＰ ）
ランジスタのコレクタとなる。次に表面よりＰ＋形不純
物を拡散し、コレ久りを電気的に表面にとり出すコレク
タ取出し領域６を形成する（第４図）。その後エミッタ
拡散、べ一ス表面濃度上昇拡散を行い電極をつけて完成
する。
埋め込み層２（以下Ｎ＋層２という）を形成する（第１
図〕。この不純物としては通常ヒ素又はアンチモン等が
使用される。次にＮ＋層層内内縦形ＰＮＰ）ランジスタ
のコレクタのアクセプタ源となるＰ形（普通ボロン〕不
純物を拡散する。この埋め込みアクセプタ源領域６（以
下Ａ源領域６という）はＮ＋層２のＮ形不純物濃度の方
が前記Ｐ形不純物拡散による不純物濃度より高いのでＡ
源領域３の導電形はＮ形のままである（第２図）。その
後エピタキシャル成長をおこなうと拡散の速いＰ形不純
物が領域６より自動的にエピタキシャル成長層４（以下
エビ層４という〕中に拡散して進入し、エビ層４内にＰ
＋形埋め込み拡散領域５（以−ＦＰ＋層５という〕が形
成される（第６図）。このＰ＋）砦５は縦形ＰＮＰ ）
ランジスタのコレクタとなる。次に表面よりＰ＋形不純
物を拡散し、コレ久りを電気的に表面にとり出すコレク
タ取出し領域６を形成する（第４図）。その後エミッタ
拡散、べ一ス表面濃度上昇拡散を行い電極をつけて完成
する。
前記の通りず層２、Ａ源領域６の作成はウニ・・−プロ
セスの最も早い段階に行なわれるためにエピタキシャル
成長、アイソレーション等装置製作工程における熱処理
を皆通過することになる。このためＮ＋層２のＮ形不純
物としてはヒ素、アンチモン等拡散係数の小さい不純物
を用い各工程の熱処理を通過“する除のＮ形不純物の拡
散を少なくしている。次のＡ源領域６はその後のエピタ
キシャル成長工程において、Ｎ＋層２の上のエビ層４内
にＰ＋層５を作るための不純物拡散源となるもので、Ｐ
形不純物としては拡散係数がＮ＋層２のＮ形不純物より
ほぼ１桁大きい不純物（例えばボロン）が使用される。
セスの最も早い段階に行なわれるためにエピタキシャル
成長、アイソレーション等装置製作工程における熱処理
を皆通過することになる。このためＮ＋層２のＮ形不純
物としてはヒ素、アンチモン等拡散係数の小さい不純物
を用い各工程の熱処理を通過“する除のＮ形不純物の拡
散を少なくしている。次のＡ源領域６はその後のエピタ
キシャル成長工程において、Ｎ＋層２の上のエビ層４内
にＰ＋層５を作るための不純物拡散源となるもので、Ｐ
形不純物としては拡散係数がＮ＋層２のＮ形不純物より
ほぼ１桁大きい不純物（例えばボロン）が使用される。
したがってこのビ層５は以後の装置製作工程の熱処理に
よって大きく拡散されてしまう。特に横方向の拡散があ
ることは装置の縮少化。
よって大きく拡散されてしまう。特に横方向の拡散があ
ることは装置の縮少化。
高集積化に大きな障害となっている。−例としてエビ層
４の厚さを約６μｍとする場合以後の各工程でＰ形不純
物がどの程度横方向に拡散されるかを第５図に示す。横
方向圧１１＃ｄはＡ源領域６のマスク２１（酸化膜）の
開口辺を通るＡ−Ａ線を基準と１し、Ａ源領域６又はＰ
＋層５の端辺までの距離を示す。ｄの値は埋め込みＡ源
拡散、エピタキシャル成長、又はコレクタ取り出し拡散
等の工程の熱処理を受けるたびに増加し最後では６．６
μｍとなる（第１表参照つ。
４の厚さを約６μｍとする場合以後の各工程でＰ形不純
物がどの程度横方向に拡散されるかを第５図に示す。横
方向圧１１＃ｄはＡ源領域６のマスク２１（酸化膜）の
開口辺を通るＡ−Ａ線を基準と１し、Ａ源領域６又はＰ
＋層５の端辺までの距離を示す。ｄの値は埋め込みＡ源
拡散、エピタキシャル成長、又はコレクタ取り出し拡散
等の工程の熱処理を受けるたびに増加し最後では６．６
μｍとなる（第１表参照つ。
Ｐ１層５はＮ＋４２によりＰ形基板１と分離されている
がｄの値が過大となるとＰ＋層５は基板１と短絡する。
がｄの値が過大となるとＰ＋層５は基板１と短絡する。
これを防ぐためＮＴＪ２のマスク６１の寸法はＡ源領域
６のマスク２１の寸法よりかなり広く取らざるを得ない
。
６のマスク２１の寸法よりかなり広く取らざるを得ない
。
Ｐ＋形埋め込み拡散領域５（Ｐ＋層５）が装置製造工程
中の熱処理によって横方向に大きく拡散されるのを防止
し、これにより縦形ＰＮＰ トランジスタ形成のため必
要な領域面積を綿少し、もって高集積度の半導体装置を
製造する方法を提供する。
中の熱処理によって横方向に大きく拡散されるのを防止
し、これにより縦形ＰＮＰ トランジスタ形成のため必
要な領域面積を綿少し、もって高集積度の半導体装置を
製造する方法を提供する。
縦形ＰＮＰトランジスタを含むバイホーラ集積回路の製
造において、縦形ＰＮＰトランジスタのビ形埋め込み拡
散予定領域の周辺に微細加工に適した反応性イオンエツ
チング法により狭い幅の溝を掘った後、溝に包囲された
内部領域全面にＰ＋形不純物の拡散をおこない、この領
域内に公知の方法により縦形ＰＮＰ ）ランジスタを形
成することを特徴とする半導体装置の製造方法である。
造において、縦形ＰＮＰトランジスタのビ形埋め込み拡
散予定領域の周辺に微細加工に適した反応性イオンエツ
チング法により狭い幅の溝を掘った後、溝に包囲された
内部領域全面にＰ＋形不純物の拡散をおこない、この領
域内に公知の方法により縦形ＰＮＰ ）ランジスタを形
成することを特徴とする半導体装置の製造方法である。
第７図と第８図の図面にもとづき説明する。縦形ＰＮＰ
トランジスタのＰ＋形埋め込み拡散予定領域（設計によ
り決定され、コレクタ領域となる。本発明ではＰ＋形埋
め込み拡散領域５（Ｐ＋層５）に等しい〕の周辺に溝２
２を堀ったのち、溝に包囲された領域に縦形ＰＮＰトラ
ンジスタのアクセプタ源となるＡ源領域６ｆ：拡散によ
り形成する。次にエピタキシャル成長をおこなうとエビ
層４の内部にＰ＋層５が形成される。この場合溝が残っ
ているため横方向へのＰ形不純物の拡散は阻止され、Ｐ
＋層５の横方向の面積は押えられる。Ｐ＋層５は縦形ト
ランジスタのコレクタ領域となる部分であり、以後の工
程中の熱処理によってもＰ＋層５は溝のため横方向には
広がらず、これにより装置面Ｇ’ｉの縮小化が達成され
る。
トランジスタのＰ＋形埋め込み拡散予定領域（設計によ
り決定され、コレクタ領域となる。本発明ではＰ＋形埋
め込み拡散領域５（Ｐ＋層５）に等しい〕の周辺に溝２
２を堀ったのち、溝に包囲された領域に縦形ＰＮＰトラ
ンジスタのアクセプタ源となるＡ源領域６ｆ：拡散によ
り形成する。次にエピタキシャル成長をおこなうとエビ
層４の内部にＰ＋層５が形成される。この場合溝が残っ
ているため横方向へのＰ形不純物の拡散は阻止され、Ｐ
＋層５の横方向の面積は押えられる。Ｐ＋層５は縦形ト
ランジスタのコレクタ領域となる部分であり、以後の工
程中の熱処理によってもＰ＋層５は溝のため横方向には
広がらず、これにより装置面Ｇ’ｉの縮小化が達成され
る。
第６図ないし第９図の図面にもとづいて実施例を説明す
る。第６図においてＰ形シリコ／基板１にＮ＋層２の埋
め込みを行なう。Ｎ形不純物はヒ素又はアンチモン等を
用いる。その後酸化膜２１を厚さ２．５μ７１１程度つ
けるｃ、（例としては熱酸化膜５０００ Ａ、 ｃ Ｖ
Ｄ酸化膜２ ｐｍ ）。レジスト膜６２を塗布し次に
Ｐ１形埋込み拡散予定領域（Ｐ＋層５と同じ）を包囲す
る巾の狭い溝（代表的には幅２μ２ｎ）のレジストパタ
ーン２２′をホトエツチング法により形成する。これを
マスクとし、例えばＣ１ｉ”４と１層２燻合ガス中の反
応性イオンエツチング（ｌ（ｅａｃ Ｌ ｉｖｃＩｏｎ
Ｅｔｃｈｉｎｇ、以後ＲＩＥという）により酸化膜２
１ヲ除去し開口部２２′ヲ設ける。以上の工程において
Ｐ＋形埋込み拡散予定領域の面積は横方向の拡散の無い
ことを考慮して設計される縦形ＰＮＰ）ランジスタのコ
レクタ層横方向面積とほぼ等しい面積とする。したがっ
てｖ層２の横方向面積も従来の場合に比し縮少されてい
る。
る。第６図においてＰ形シリコ／基板１にＮ＋層２の埋
め込みを行なう。Ｎ形不純物はヒ素又はアンチモン等を
用いる。その後酸化膜２１を厚さ２．５μ７１１程度つ
けるｃ、（例としては熱酸化膜５０００ Ａ、 ｃ Ｖ
Ｄ酸化膜２ ｐｍ ）。レジスト膜６２を塗布し次に
Ｐ１形埋込み拡散予定領域（Ｐ＋層５と同じ）を包囲す
る巾の狭い溝（代表的には幅２μ２ｎ）のレジストパタ
ーン２２′をホトエツチング法により形成する。これを
マスクとし、例えばＣ１ｉ”４と１層２燻合ガス中の反
応性イオンエツチング（ｌ（ｅａｃ Ｌ ｉｖｃＩｏｎ
Ｅｔｃｈｉｎｇ、以後ＲＩＥという）により酸化膜２
１ヲ除去し開口部２２′ヲ設ける。以上の工程において
Ｐ＋形埋込み拡散予定領域の面積は横方向の拡散の無い
ことを考慮して設計される縦形ＰＮＰ）ランジスタのコ
レクタ層横方向面積とほぼ等しい面積とする。したがっ
てｖ層２の横方向面積も従来の場合に比し縮少されてい
る。
第７図において開口部２２′のエツチングが終了した後
ガスをかえてシリコン基板をＲＩＥ法によりエツチング
し、上記開口部２２′の直下のシリコン基板内に例えば
深さ８μｍ１幅２μｍの溝２２ｆ：形成する。このＲＩ
Ｅの条件の代表例は塩素ガス刀ＳＣＣＭ 、水素ガス
６ ＳＣＣＭ 、圧力３ Ｐａ 、 ＲＦ電力５００
Ｗ 、 ＲＦ ＝ １３．５６ ＭＨｚである。このＲ
ＩＥにより同時にレジスト膜６２はエツチングされ、又
酸化膜２１もエツチングされるが酸化膜２１は約５００
０人残すことができる。次に溝２２に包囲された領域の
酸化膜のみ除去しＢＳＧ膜２６（ホウ素・シリケートガ
ラス膜）？：つけポロンの拡散を行なう。ポロンの拡散
は１２００℃１時間で表面濃度は５×１０ｃ１１−３で
ある。拡散の深さは例えば第７図のように基板表面より
Ｎ＋層２の破線で示す深さ壕でであり、この領域をＡ源
領域６とする。この開溝２２の底面もＢ Ｓ Ｇ ２３
がつけられるのでその周辺にＡ源領域６′ができる。以
上の工程において溝を堀るのは、この後数次にわたる熱
処理に際してＡ源領域６が横方向に広がるのを阻止する
ためのものである。
ガスをかえてシリコン基板をＲＩＥ法によりエツチング
し、上記開口部２２′の直下のシリコン基板内に例えば
深さ８μｍ１幅２μｍの溝２２ｆ：形成する。このＲＩ
Ｅの条件の代表例は塩素ガス刀ＳＣＣＭ 、水素ガス
６ ＳＣＣＭ 、圧力３ Ｐａ 、 ＲＦ電力５００
Ｗ 、 ＲＦ ＝ １３．５６ ＭＨｚである。このＲ
ＩＥにより同時にレジスト膜６２はエツチングされ、又
酸化膜２１もエツチングされるが酸化膜２１は約５００
０人残すことができる。次に溝２２に包囲された領域の
酸化膜のみ除去しＢＳＧ膜２６（ホウ素・シリケートガ
ラス膜）？：つけポロンの拡散を行なう。ポロンの拡散
は１２００℃１時間で表面濃度は５×１０ｃ１１−３で
ある。拡散の深さは例えば第７図のように基板表面より
Ｎ＋層２の破線で示す深さ壕でであり、この領域をＡ源
領域６とする。この開溝２２の底面もＢ Ｓ Ｇ ２３
がつけられるのでその周辺にＡ源領域６′ができる。以
上の工程において溝を堀るのは、この後数次にわたる熱
処理に際してＡ源領域６が横方向に広がるのを阻止する
ためのものである。
したがって溝２２の深さはＡ源領域６内のボロンの今後
の拡散を考燻して決定しなけ五ばならない。
の拡散を考燻して決定しなけ五ばならない。
本実施例の代表値は８μｍで充分であった。溝の加工に
は微細加工ができアンダー力、トのほとんど無い、異方
性エツチング可能なＲＩＥ法による必要がある。また団
層２のＮ形不純物濃度の方が新しく拡散されたボロンの
濃度よりも高いのでＡ源領域６の導電形はＮ形のままで
ある。
は微細加工ができアンダー力、トのほとんど無い、異方
性エツチング可能なＲＩＥ法による必要がある。また団
層２のＮ形不純物濃度の方が新しく拡散されたボロンの
濃度よりも高いのでＡ源領域６の導電形はＮ形のままで
ある。
第８図にもとづき説明する。その後表面のＢ ＳＧ膜２
６および酸化膜２１を除去したのちエピタキシャル成長
をおこないＮ形のエビ層４を形成する。
６および酸化膜２１を除去したのちエピタキシャル成長
をおこないＮ形のエビ層４を形成する。
代表的にはエビ層４の厚さは約６μ７ｎである。Ａ源領
域６のＰ形不純物のボロンの拡散係数はＮ＋層２ＯＮ形
不純物のヒ素又はアンチモンの拡散係数よりほぼ１桁大
きいのでＡ源領域６のポロンは自動的にエビ層４中に拡
散進入し、エビ層４内にビ形埋め込み層５（Ｐ＋層５）
が形成される。Ａ源領域６のボロンは溝２２のため横方
向に拡散されないのでＰ＋層５の面は溝２２に囲まれた
面に限定される。
域６のＰ形不純物のボロンの拡散係数はＮ＋層２ＯＮ形
不純物のヒ素又はアンチモンの拡散係数よりほぼ１桁大
きいのでＡ源領域６のポロンは自動的にエビ層４中に拡
散進入し、エビ層４内にビ形埋め込み層５（Ｐ＋層５）
が形成される。Ａ源領域６のボロンは溝２２のため横方
向に拡散されないのでＰ＋層５の面は溝２２に囲まれた
面に限定される。
一方エビタキシャル成長により溝２２は埋められていく
が最後まで最初の８μｍの深さは保たれｆｃままである
。また溝２２の底部のＢＳＧ拡散によるＡ源領域６′は
エピタキシャル成長時に広がり及びＡ諒領域６のポロン
のｔ層２の下方へのしみ出し６″によって、Ｒ２２に埋
めていったエビ層はＮ形シリコンよりＰ形シリコンに変
化する。この変化は差支えない。
が最後まで最初の８μｍの深さは保たれｆｃままである
。また溝２２の底部のＢＳＧ拡散によるＡ源領域６′は
エピタキシャル成長時に広がり及びＡ諒領域６のポロン
のｔ層２の下方へのしみ出し６″によって、Ｒ２２に埋
めていったエビ層はＮ形シリコンよりＰ形シリコンに変
化する。この変化は差支えない。
次に第９図にもとづき説明する。続いて酸化膜１１、ポ
リシリコン付着１０ヲおこない溝２２を埋めた後、ＲＩ
Ｅによって表面の酸化膜とポリシリコン膜を除去する。
リシリコン付着１０ヲおこない溝２２を埋めた後、ＲＩ
Ｅによって表面の酸化膜とポリシリコン膜を除去する。
その後コレクタ取出し領域６の拡散、エミッタ領域９の
拡散、ベースの高濃度領域７の拡散を行なった後表面に
酸化膜２１′を設は電極１２をつけて完成する。
拡散、ベースの高濃度領域７の拡散を行なった後表面に
酸化膜２１′を設は電極１２をつけて完成する。
従来はＮ１層２の内部にＰ＋層５を埋め込む場合、を層
２のマスク６１０寸法をＡ源領域６のマスク２１の寸法
より片側そ△−１０μｍ（第５１Ｊ（ａ））大きくとっ
ている。
２のマスク６１０寸法をＡ源領域６のマスク２１の寸法
より片側そ△−１０μｍ（第５１Ｊ（ａ））大きくとっ
ている。
Ｐ＋領域６の周囲に幅２μｍ程度の溝２２ヲつくること
により△：２〜４μｍ程度にまで縮少させることができ
る。即ちｔ層２の横方向の寸法を片側で６〜８μｍ縮少
することが可能となり、集積度を高くできる。
により△：２〜４μｍ程度にまで縮少させることができ
る。即ちｔ層２の横方向の寸法を片側で６〜８μｍ縮少
することが可能となり、集積度を高くできる。
第１図ないし第４図は従来技術をプロセスの流れに従っ
て説明するもので第１図はＮ＋埋め込み拡散、第２図は
コレクタのアクセプタ源であるＡ源領域６の埋め込み、
第６図はエピタキシャル成長。 第４図はコレクタ取出し拡散のそれぞれプロセス終了後
の状態を示す。第５図は従来技術におけるＡ源領域６と
ビ形埋込み拡散領域の横方向への拡散程度とＶ埋込み層
との関係を示すもので同図（ａ）はＮ＋埋め込み層、同
図（ｂ）はＡ源領域乙の埋め込み。 同図（Ｃ）はエピクキンヤル成長のそれぞれのプロセス
後の各層の関係位置を示す。 第６図ないし第９図は本発明をプロセスの流れに従って
説明するもので第６図はＰ＋形埋込み拡散予定領域の周
辺に溝を堀るためのマスク形成、第７図はＲＩ Ｅ法に
、１ｌｌｌ溝を作成後Ｐ＋埋め込み拡散、第８図はエピ
タキシャル成長、および第９図は完成のそれぞれのプロ
セス通過後の状態を示す。 １・・・Ｐ形シリコ／基板、２・・・Ｎ←埋め込み層（
Ｎ”一層）、６・・・埋込みアクセプタ諒領域（Ａ源領
域９４・・・エピタキシャル成長層（エビ層〕、５・・
・ヒ形埋め込み拡散領域（ビ形埋め込み拡散予定領域と
同じ。Ｐ＋層。コレクタ領域）、６・・コレクタ取出し
領域、８・・ベース領域、９・・・エミッタ領域、２１
．２１’・・・酸化膜、２２・・・溝。
て説明するもので第１図はＮ＋埋め込み拡散、第２図は
コレクタのアクセプタ源であるＡ源領域６の埋め込み、
第６図はエピタキシャル成長。 第４図はコレクタ取出し拡散のそれぞれプロセス終了後
の状態を示す。第５図は従来技術におけるＡ源領域６と
ビ形埋込み拡散領域の横方向への拡散程度とＶ埋込み層
との関係を示すもので同図（ａ）はＮ＋埋め込み層、同
図（ｂ）はＡ源領域乙の埋め込み。 同図（Ｃ）はエピクキンヤル成長のそれぞれのプロセス
後の各層の関係位置を示す。 第６図ないし第９図は本発明をプロセスの流れに従って
説明するもので第６図はＰ＋形埋込み拡散予定領域の周
辺に溝を堀るためのマスク形成、第７図はＲＩ Ｅ法に
、１ｌｌｌ溝を作成後Ｐ＋埋め込み拡散、第８図はエピ
タキシャル成長、および第９図は完成のそれぞれのプロ
セス通過後の状態を示す。 １・・・Ｐ形シリコ／基板、２・・・Ｎ←埋め込み層（
Ｎ”一層）、６・・・埋込みアクセプタ諒領域（Ａ源領
域９４・・・エピタキシャル成長層（エビ層〕、５・・
・ヒ形埋め込み拡散領域（ビ形埋め込み拡散予定領域と
同じ。Ｐ＋層。コレクタ領域）、６・・コレクタ取出し
領域、８・・ベース領域、９・・・エミッタ領域、２１
．２１’・・・酸化膜、２２・・・溝。
Claims (1)
- １ 縦形ＰＮＰトランジスタを含むノくイボーラ集積回
路の製造において、縦形ＰＮＰ）ランジスタのＰ＋形埋
め込み拡散予定領域の周辺に反応性イオンエツチングに
より溝を作成した後、溝に包囲された領域内に縦形ＰＮ
Ｐ トランジスタを形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17133883A JPS6064444A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17133883A JPS6064444A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6064444A true JPS6064444A (ja) | 1985-04-13 |
Family
ID=15921367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17133883A Pending JPS6064444A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4761385A (en) * | 1987-02-10 | 1988-08-02 | Motorola, Inc. | Forming a trench capacitor |
-
1983
- 1983-09-19 JP JP17133883A patent/JPS6064444A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4761385A (en) * | 1987-02-10 | 1988-08-02 | Motorola, Inc. | Forming a trench capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6083346A (ja) | 半導体集積回路装置 | |
| JPS59217364A (ja) | 半導体装置の製法 | |
| JPH02246330A (ja) | 半導体装置の製造方法 | |
| JPS6064444A (ja) | 半導体装置の製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JP3143993B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS594046A (ja) | 半導体装置及びその製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH01100941A (ja) | 半導体装置の製造方法 | |
| JPH0254556A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60126847A (ja) | 半導体装置の製造方法 | |
| JPH0338742B2 (ja) | ||
| JP2575206B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH02234453A (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH01291461A (ja) | 半導体装置，およびその製造方法 | |
| JP2004087599A (ja) | 半導体装置及びその製造方法 | |
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPS5941851A (ja) | 半導体装置の製造方法 | |
| JPH01243526A (ja) | 半導体装置の製造方法 | |
| JPS60257572A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPS62245649A (ja) | 半導体装置及びその製造方法 |