JPS6064444A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6064444A JPS6064444A JP17133883A JP17133883A JPS6064444A JP S6064444 A JPS6064444 A JP S6064444A JP 17133883 A JP17133883 A JP 17133883A JP 17133883 A JP17133883 A JP 17133883A JP S6064444 A JPS6064444 A JP S6064444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- diffusion
- type
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はバイポーラ集積回路の製造において高集積度
を得るための製造方法に関するもので、特に縦形PNP
トランジスタ’frP形基板上に形成するのに使用さ
れる。
を得るための製造方法に関するもので、特に縦形PNP
トランジスタ’frP形基板上に形成するのに使用さ
れる。
バイポーラ集積回路において、P形基板に縦形PNPト
ランジスタを形成する縦来の方法を第1図ないし第4図
により説明する。
ランジスタを形成する縦来の方法を第1図ないし第4図
により説明する。
P形基板1に分離用のN+埋め込み拡散音おこないN+
埋め込み層2(以下N+層2という)を形成する(第1
図〕。この不純物としては通常ヒ素又はアンチモン等が
使用される。次にN+層層内内縦形PNP)ランジスタ
のコレクタのアクセプタ源となるP形(普通ボロン〕不
純物を拡散する。この埋め込みアクセプタ源領域6(以
下A源領域6という)はN+層2のN形不純物濃度の方
が前記P形不純物拡散による不純物濃度より高いのでA
源領域3の導電形はN形のままである(第2図)。その
後エピタキシャル成長をおこなうと拡散の速いP形不純
物が領域6より自動的にエピタキシャル成長層4(以下
エビ層4という〕中に拡散して進入し、エビ層4内にP
+形埋め込み拡散領域5(以−FP+層5という〕が形
成される(第6図)。このP+)砦5は縦形PNP )
ランジスタのコレクタとなる。次に表面よりP+形不純
物を拡散し、コレ久りを電気的に表面にとり出すコレク
タ取出し領域6を形成する(第4図)。その後エミッタ
拡散、べ一ス表面濃度上昇拡散を行い電極をつけて完成
する。
埋め込み層2(以下N+層2という)を形成する(第1
図〕。この不純物としては通常ヒ素又はアンチモン等が
使用される。次にN+層層内内縦形PNP)ランジスタ
のコレクタのアクセプタ源となるP形(普通ボロン〕不
純物を拡散する。この埋め込みアクセプタ源領域6(以
下A源領域6という)はN+層2のN形不純物濃度の方
が前記P形不純物拡散による不純物濃度より高いのでA
源領域3の導電形はN形のままである(第2図)。その
後エピタキシャル成長をおこなうと拡散の速いP形不純
物が領域6より自動的にエピタキシャル成長層4(以下
エビ層4という〕中に拡散して進入し、エビ層4内にP
+形埋め込み拡散領域5(以−FP+層5という〕が形
成される(第6図)。このP+)砦5は縦形PNP )
ランジスタのコレクタとなる。次に表面よりP+形不純
物を拡散し、コレ久りを電気的に表面にとり出すコレク
タ取出し領域6を形成する(第4図)。その後エミッタ
拡散、べ一ス表面濃度上昇拡散を行い電極をつけて完成
する。
前記の通りず層2、A源領域6の作成はウニ・・−プロ
セスの最も早い段階に行なわれるためにエピタキシャル
成長、アイソレーション等装置製作工程における熱処理
を皆通過することになる。このためN+層2のN形不純
物としてはヒ素、アンチモン等拡散係数の小さい不純物
を用い各工程の熱処理を通過“する除のN形不純物の拡
散を少なくしている。次のA源領域6はその後のエピタ
キシャル成長工程において、N+層2の上のエビ層4内
にP+層5を作るための不純物拡散源となるもので、P
形不純物としては拡散係数がN+層2のN形不純物より
ほぼ1桁大きい不純物(例えばボロン)が使用される。
セスの最も早い段階に行なわれるためにエピタキシャル
成長、アイソレーション等装置製作工程における熱処理
を皆通過することになる。このためN+層2のN形不純
物としてはヒ素、アンチモン等拡散係数の小さい不純物
を用い各工程の熱処理を通過“する除のN形不純物の拡
散を少なくしている。次のA源領域6はその後のエピタ
キシャル成長工程において、N+層2の上のエビ層4内
にP+層5を作るための不純物拡散源となるもので、P
形不純物としては拡散係数がN+層2のN形不純物より
ほぼ1桁大きい不純物(例えばボロン)が使用される。
したがってこのビ層5は以後の装置製作工程の熱処理に
よって大きく拡散されてしまう。特に横方向の拡散があ
ることは装置の縮少化。
よって大きく拡散されてしまう。特に横方向の拡散があ
ることは装置の縮少化。
高集積化に大きな障害となっている。−例としてエビ層
4の厚さを約6μmとする場合以後の各工程でP形不純
物がどの程度横方向に拡散されるかを第5図に示す。横
方向圧11#dはA源領域6のマスク21(酸化膜)の
開口辺を通るA−A線を基準と1し、A源領域6又はP
+層5の端辺までの距離を示す。dの値は埋め込みA源
拡散、エピタキシャル成長、又はコレクタ取り出し拡散
等の工程の熱処理を受けるたびに増加し最後では6.6
μmとなる(第1表参照つ。
4の厚さを約6μmとする場合以後の各工程でP形不純
物がどの程度横方向に拡散されるかを第5図に示す。横
方向圧11#dはA源領域6のマスク21(酸化膜)の
開口辺を通るA−A線を基準と1し、A源領域6又はP
+層5の端辺までの距離を示す。dの値は埋め込みA源
拡散、エピタキシャル成長、又はコレクタ取り出し拡散
等の工程の熱処理を受けるたびに増加し最後では6.6
μmとなる(第1表参照つ。
P1層5はN+42によりP形基板1と分離されている
がdの値が過大となるとP+層5は基板1と短絡する。
がdの値が過大となるとP+層5は基板1と短絡する。
これを防ぐためNTJ2のマスク61の寸法はA源領域
6のマスク21の寸法よりかなり広く取らざるを得ない
。
6のマスク21の寸法よりかなり広く取らざるを得ない
。
P+形埋め込み拡散領域5(P+層5)が装置製造工程
中の熱処理によって横方向に大きく拡散されるのを防止
し、これにより縦形PNP トランジスタ形成のため必
要な領域面積を綿少し、もって高集積度の半導体装置を
製造する方法を提供する。
中の熱処理によって横方向に大きく拡散されるのを防止
し、これにより縦形PNP トランジスタ形成のため必
要な領域面積を綿少し、もって高集積度の半導体装置を
製造する方法を提供する。
縦形PNPトランジスタを含むバイホーラ集積回路の製
造において、縦形PNPトランジスタのビ形埋め込み拡
散予定領域の周辺に微細加工に適した反応性イオンエツ
チング法により狭い幅の溝を掘った後、溝に包囲された
内部領域全面にP+形不純物の拡散をおこない、この領
域内に公知の方法により縦形PNP )ランジスタを形
成することを特徴とする半導体装置の製造方法である。
造において、縦形PNPトランジスタのビ形埋め込み拡
散予定領域の周辺に微細加工に適した反応性イオンエツ
チング法により狭い幅の溝を掘った後、溝に包囲された
内部領域全面にP+形不純物の拡散をおこない、この領
域内に公知の方法により縦形PNP )ランジスタを形
成することを特徴とする半導体装置の製造方法である。
第7図と第8図の図面にもとづき説明する。縦形PNP
トランジスタのP+形埋め込み拡散予定領域(設計によ
り決定され、コレクタ領域となる。本発明ではP+形埋
め込み拡散領域5(P+層5)に等しい〕の周辺に溝2
2を堀ったのち、溝に包囲された領域に縦形PNPトラ
ンジスタのアクセプタ源となるA源領域6f:拡散によ
り形成する。次にエピタキシャル成長をおこなうとエビ
層4の内部にP+層5が形成される。この場合溝が残っ
ているため横方向へのP形不純物の拡散は阻止され、P
+層5の横方向の面積は押えられる。P+層5は縦形ト
ランジスタのコレクタ領域となる部分であり、以後の工
程中の熱処理によってもP+層5は溝のため横方向には
広がらず、これにより装置面G’iの縮小化が達成され
る。
トランジスタのP+形埋め込み拡散予定領域(設計によ
り決定され、コレクタ領域となる。本発明ではP+形埋
め込み拡散領域5(P+層5)に等しい〕の周辺に溝2
2を堀ったのち、溝に包囲された領域に縦形PNPトラ
ンジスタのアクセプタ源となるA源領域6f:拡散によ
り形成する。次にエピタキシャル成長をおこなうとエビ
層4の内部にP+層5が形成される。この場合溝が残っ
ているため横方向へのP形不純物の拡散は阻止され、P
+層5の横方向の面積は押えられる。P+層5は縦形ト
ランジスタのコレクタ領域となる部分であり、以後の工
程中の熱処理によってもP+層5は溝のため横方向には
広がらず、これにより装置面G’iの縮小化が達成され
る。
第6図ないし第9図の図面にもとづいて実施例を説明す
る。第6図においてP形シリコ/基板1にN+層2の埋
め込みを行なう。N形不純物はヒ素又はアンチモン等を
用いる。その後酸化膜21を厚さ2.5μ711程度つ
けるc、(例としては熱酸化膜5000 A、 c V
D酸化膜2 pm )。レジスト膜62を塗布し次に
P1形埋込み拡散予定領域(P+層5と同じ)を包囲す
る巾の狭い溝(代表的には幅2μ2n)のレジストパタ
ーン22′をホトエツチング法により形成する。これを
マスクとし、例えばC1i”4と1層2燻合ガス中の反
応性イオンエツチング(l(eac L ivcIon
Etching、以後RIEという)により酸化膜2
1ヲ除去し開口部22′ヲ設ける。以上の工程において
P+形埋込み拡散予定領域の面積は横方向の拡散の無い
ことを考慮して設計される縦形PNP)ランジスタのコ
レクタ層横方向面積とほぼ等しい面積とする。したがっ
てv層2の横方向面積も従来の場合に比し縮少されてい
る。
る。第6図においてP形シリコ/基板1にN+層2の埋
め込みを行なう。N形不純物はヒ素又はアンチモン等を
用いる。その後酸化膜21を厚さ2.5μ711程度つ
けるc、(例としては熱酸化膜5000 A、 c V
D酸化膜2 pm )。レジスト膜62を塗布し次に
P1形埋込み拡散予定領域(P+層5と同じ)を包囲す
る巾の狭い溝(代表的には幅2μ2n)のレジストパタ
ーン22′をホトエツチング法により形成する。これを
マスクとし、例えばC1i”4と1層2燻合ガス中の反
応性イオンエツチング(l(eac L ivcIon
Etching、以後RIEという)により酸化膜2
1ヲ除去し開口部22′ヲ設ける。以上の工程において
P+形埋込み拡散予定領域の面積は横方向の拡散の無い
ことを考慮して設計される縦形PNP)ランジスタのコ
レクタ層横方向面積とほぼ等しい面積とする。したがっ
てv層2の横方向面積も従来の場合に比し縮少されてい
る。
第7図において開口部22′のエツチングが終了した後
ガスをかえてシリコン基板をRIE法によりエツチング
し、上記開口部22′の直下のシリコン基板内に例えば
深さ8μm1幅2μmの溝22f:形成する。このRI
Eの条件の代表例は塩素ガス刀SCCM 、水素ガス
6 SCCM 、圧力3 Pa 、 RF電力500
W 、 RF = 13.56 MHzである。このR
IEにより同時にレジスト膜62はエツチングされ、又
酸化膜21もエツチングされるが酸化膜21は約500
0人残すことができる。次に溝22に包囲された領域の
酸化膜のみ除去しBSG膜26(ホウ素・シリケートガ
ラス膜)?:つけポロンの拡散を行なう。ポロンの拡散
は1200℃1時間で表面濃度は5×10c11−3で
ある。拡散の深さは例えば第7図のように基板表面より
N+層2の破線で示す深さ壕でであり、この領域をA源
領域6とする。この開溝22の底面もB S G 23
がつけられるのでその周辺にA源領域6′ができる。以
上の工程において溝を堀るのは、この後数次にわたる熱
処理に際してA源領域6が横方向に広がるのを阻止する
ためのものである。
ガスをかえてシリコン基板をRIE法によりエツチング
し、上記開口部22′の直下のシリコン基板内に例えば
深さ8μm1幅2μmの溝22f:形成する。このRI
Eの条件の代表例は塩素ガス刀SCCM 、水素ガス
6 SCCM 、圧力3 Pa 、 RF電力500
W 、 RF = 13.56 MHzである。このR
IEにより同時にレジスト膜62はエツチングされ、又
酸化膜21もエツチングされるが酸化膜21は約500
0人残すことができる。次に溝22に包囲された領域の
酸化膜のみ除去しBSG膜26(ホウ素・シリケートガ
ラス膜)?:つけポロンの拡散を行なう。ポロンの拡散
は1200℃1時間で表面濃度は5×10c11−3で
ある。拡散の深さは例えば第7図のように基板表面より
N+層2の破線で示す深さ壕でであり、この領域をA源
領域6とする。この開溝22の底面もB S G 23
がつけられるのでその周辺にA源領域6′ができる。以
上の工程において溝を堀るのは、この後数次にわたる熱
処理に際してA源領域6が横方向に広がるのを阻止する
ためのものである。
したがって溝22の深さはA源領域6内のボロンの今後
の拡散を考燻して決定しなけ五ばならない。
の拡散を考燻して決定しなけ五ばならない。
本実施例の代表値は8μmで充分であった。溝の加工に
は微細加工ができアンダー力、トのほとんど無い、異方
性エツチング可能なRIE法による必要がある。また団
層2のN形不純物濃度の方が新しく拡散されたボロンの
濃度よりも高いのでA源領域6の導電形はN形のままで
ある。
は微細加工ができアンダー力、トのほとんど無い、異方
性エツチング可能なRIE法による必要がある。また団
層2のN形不純物濃度の方が新しく拡散されたボロンの
濃度よりも高いのでA源領域6の導電形はN形のままで
ある。
第8図にもとづき説明する。その後表面のB SG膜2
6および酸化膜21を除去したのちエピタキシャル成長
をおこないN形のエビ層4を形成する。
6および酸化膜21を除去したのちエピタキシャル成長
をおこないN形のエビ層4を形成する。
代表的にはエビ層4の厚さは約6μ7nである。A源領
域6のP形不純物のボロンの拡散係数はN+層2ON形
不純物のヒ素又はアンチモンの拡散係数よりほぼ1桁大
きいのでA源領域6のポロンは自動的にエビ層4中に拡
散進入し、エビ層4内にビ形埋め込み層5(P+層5)
が形成される。A源領域6のボロンは溝22のため横方
向に拡散されないのでP+層5の面は溝22に囲まれた
面に限定される。
域6のP形不純物のボロンの拡散係数はN+層2ON形
不純物のヒ素又はアンチモンの拡散係数よりほぼ1桁大
きいのでA源領域6のポロンは自動的にエビ層4中に拡
散進入し、エビ層4内にビ形埋め込み層5(P+層5)
が形成される。A源領域6のボロンは溝22のため横方
向に拡散されないのでP+層5の面は溝22に囲まれた
面に限定される。
一方エビタキシャル成長により溝22は埋められていく
が最後まで最初の8μmの深さは保たれfcままである
。また溝22の底部のBSG拡散によるA源領域6′は
エピタキシャル成長時に広がり及びA諒領域6のポロン
のt層2の下方へのしみ出し6″によって、R22に埋
めていったエビ層はN形シリコンよりP形シリコンに変
化する。この変化は差支えない。
が最後まで最初の8μmの深さは保たれfcままである
。また溝22の底部のBSG拡散によるA源領域6′は
エピタキシャル成長時に広がり及びA諒領域6のポロン
のt層2の下方へのしみ出し6″によって、R22に埋
めていったエビ層はN形シリコンよりP形シリコンに変
化する。この変化は差支えない。
次に第9図にもとづき説明する。続いて酸化膜11、ポ
リシリコン付着10ヲおこない溝22を埋めた後、RI
Eによって表面の酸化膜とポリシリコン膜を除去する。
リシリコン付着10ヲおこない溝22を埋めた後、RI
Eによって表面の酸化膜とポリシリコン膜を除去する。
その後コレクタ取出し領域6の拡散、エミッタ領域9の
拡散、ベースの高濃度領域7の拡散を行なった後表面に
酸化膜21′を設は電極12をつけて完成する。
拡散、ベースの高濃度領域7の拡散を行なった後表面に
酸化膜21′を設は電極12をつけて完成する。
従来はN1層2の内部にP+層5を埋め込む場合、を層
2のマスク610寸法をA源領域6のマスク21の寸法
より片側そ△−10μm(第51J(a))大きくとっ
ている。
2のマスク610寸法をA源領域6のマスク21の寸法
より片側そ△−10μm(第51J(a))大きくとっ
ている。
P+領域6の周囲に幅2μm程度の溝22ヲつくること
により△:2〜4μm程度にまで縮少させることができ
る。即ちt層2の横方向の寸法を片側で6〜8μm縮少
することが可能となり、集積度を高くできる。
により△:2〜4μm程度にまで縮少させることができ
る。即ちt層2の横方向の寸法を片側で6〜8μm縮少
することが可能となり、集積度を高くできる。
第1図ないし第4図は従来技術をプロセスの流れに従っ
て説明するもので第1図はN+埋め込み拡散、第2図は
コレクタのアクセプタ源であるA源領域6の埋め込み、
第6図はエピタキシャル成長。 第4図はコレクタ取出し拡散のそれぞれプロセス終了後
の状態を示す。第5図は従来技術におけるA源領域6と
ビ形埋込み拡散領域の横方向への拡散程度とV埋込み層
との関係を示すもので同図(a)はN+埋め込み層、同
図(b)はA源領域乙の埋め込み。 同図(C)はエピクキンヤル成長のそれぞれのプロセス
後の各層の関係位置を示す。 第6図ないし第9図は本発明をプロセスの流れに従って
説明するもので第6図はP+形埋込み拡散予定領域の周
辺に溝を堀るためのマスク形成、第7図はRI E法に
、1lll溝を作成後P+埋め込み拡散、第8図はエピ
タキシャル成長、および第9図は完成のそれぞれのプロ
セス通過後の状態を示す。 1・・・P形シリコ/基板、2・・・N←埋め込み層(
N”一層)、6・・・埋込みアクセプタ諒領域(A源領
域94・・・エピタキシャル成長層(エビ層〕、5・・
・ヒ形埋め込み拡散領域(ビ形埋め込み拡散予定領域と
同じ。P+層。コレクタ領域)、6・・コレクタ取出し
領域、8・・ベース領域、9・・・エミッタ領域、21
.21’・・・酸化膜、22・・・溝。
て説明するもので第1図はN+埋め込み拡散、第2図は
コレクタのアクセプタ源であるA源領域6の埋め込み、
第6図はエピタキシャル成長。 第4図はコレクタ取出し拡散のそれぞれプロセス終了後
の状態を示す。第5図は従来技術におけるA源領域6と
ビ形埋込み拡散領域の横方向への拡散程度とV埋込み層
との関係を示すもので同図(a)はN+埋め込み層、同
図(b)はA源領域乙の埋め込み。 同図(C)はエピクキンヤル成長のそれぞれのプロセス
後の各層の関係位置を示す。 第6図ないし第9図は本発明をプロセスの流れに従って
説明するもので第6図はP+形埋込み拡散予定領域の周
辺に溝を堀るためのマスク形成、第7図はRI E法に
、1lll溝を作成後P+埋め込み拡散、第8図はエピ
タキシャル成長、および第9図は完成のそれぞれのプロ
セス通過後の状態を示す。 1・・・P形シリコ/基板、2・・・N←埋め込み層(
N”一層)、6・・・埋込みアクセプタ諒領域(A源領
域94・・・エピタキシャル成長層(エビ層〕、5・・
・ヒ形埋め込み拡散領域(ビ形埋め込み拡散予定領域と
同じ。P+層。コレクタ領域)、6・・コレクタ取出し
領域、8・・ベース領域、9・・・エミッタ領域、21
.21’・・・酸化膜、22・・・溝。
Claims (1)
- 1 縦形PNPトランジスタを含むノくイボーラ集積回
路の製造において、縦形PNP)ランジスタのP+形埋
め込み拡散予定領域の周辺に反応性イオンエツチングに
より溝を作成した後、溝に包囲された領域内に縦形PN
P トランジスタを形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17133883A JPS6064444A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17133883A JPS6064444A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6064444A true JPS6064444A (ja) | 1985-04-13 |
Family
ID=15921367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17133883A Pending JPS6064444A (ja) | 1983-09-19 | 1983-09-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6064444A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4761385A (en) * | 1987-02-10 | 1988-08-02 | Motorola, Inc. | Forming a trench capacitor |
-
1983
- 1983-09-19 JP JP17133883A patent/JPS6064444A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4761385A (en) * | 1987-02-10 | 1988-08-02 | Motorola, Inc. | Forming a trench capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6083346A (ja) | 半導体集積回路装置 | |
JPS59217364A (ja) | 半導体装置の製法 | |
JPH02246330A (ja) | 半導体装置の製造方法 | |
JPS6064444A (ja) | 半導体装置の製造方法 | |
JPS60241261A (ja) | 半導体装置およびその製造方法 | |
JP3143993B2 (ja) | 半導体装置の製造方法 | |
JPS60244036A (ja) | 半導体装置とその製造方法 | |
JPS594046A (ja) | 半導体装置及びその製造方法 | |
JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
JPH01100941A (ja) | 半導体装置の製造方法 | |
JPH0254556A (ja) | 半導体集積回路装置の製造方法 | |
JPS60126847A (ja) | 半導体装置の製造方法 | |
JPH0338742B2 (ja) | ||
JP2575206B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH02234453A (ja) | 半導体装置の製造方法 | |
JPS59105367A (ja) | Mos型トランジスタの製造方法 | |
JPH01291461A (ja) | 半導体装置,およびその製造方法 | |
JP2004087599A (ja) | 半導体装置及びその製造方法 | |
JPH04186724A (ja) | 半導体装置の製造方法 | |
JPS5941851A (ja) | 半導体装置の製造方法 | |
JPH01243526A (ja) | 半導体装置の製造方法 | |
JPS60257572A (ja) | 半導体装置の製造方法 | |
JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
JPS61147550A (ja) | 半導体装置の製造方法 | |
JPS62245649A (ja) | 半導体装置及びその製造方法 |