JPH01243526A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンタクトホールやトレンチ等の溝を充填す
る半導体装置の製造方法に関する。

〔発明の概要］ 本発明は、基体に形成した溝を充填する半導体装置の製
造方法において、上記基体上の充填層をイオン注入を利
用して改質し、その被イオン注入層を選択的に除去する
ことにより、溝の内部のみに充填層を精度良く残存させ
る方法である。

〔従来の技術〕

半導体装置の製造技術においては、段差による配線の困
難性を避けるために、コンタクトホールの埋め込みやト
レンチの埋め込み等が行われている。

例えば、コンタクトホールの埋め込みでは、ＬＰ（低圧
）−ＣＶＤ’法によりポリシリコン層がコンタクトホー
ル部分及び基体上に形成される。その後、エッチバック
により基体の表面より上部にあるポリシリコン層が除去
され、コンタクトホールの内部のみにポリシリコン層が
残される。

また、配線の段差を緩和する技術として、配線層の端部
をイオン注入によるダメージを利用して加工する技術も
知られており、このような技術として、特公昭６１−２
９５４０号公報に記載される技術が先行関連技術として
存在する。

〔発明が解決しようとする課題〕

ところが、上述のようにポリシリコン層を形成し、エッ
チバックする方法によって、コンタクトホールを埋め込
む場合には、コンタクトホールの上端部で確実にエツチ
ングを止めることが困難であり、オーバーエツチングと
なった場合では、残ったポリシリコン層とコンタクトホ
ールの上端部との間に段差が生じる。

そこで、本発明は、イオン注入によるダメージを利用し
て加工する技術を応用し、溝内への確実な埋め込みを実
現するような半導体装置の製造方法の提供を目的とする
。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、まず、層間絶縁膜、
導電膜、半導体基板、絶縁基板等の種々の構造体からな
るような基体に溝を形成する。この溝は、コンタクトホ
ール、トレンチ、その他の製造上形成される種々の溝を
含む。続いて上記基体上及び溝内に亘って充填層を形成
する。この充填層は、例えばポリシリコン層であり、他
にシリサイド層や金属層、絶縁層等の材料又はこれらの
組合せとすることもできる。次に、イオン注入を上記基
体上に形成した上記充填層の厚みに対応する領域に行い
、その領域を改質して被イオン注入層を形成する。ここ
で、そのイオン注入は、例えば、基体上の充填層の膜厚
と、その投影飛程（プロジェクトレンジ）が等しくなる
ようなエネルギーとすることができる。充填層の厚みに
対応する領域の必ずしも表面から全域が改質されること
を必要とせず、単に基体上端部近傍の深さの領域が改質
されるものであっても良い。そして、最後に、被イオン
注入層を除去し、上述の技術的な課題を解決する。

〔作用〕

基体上に形成した上記充填層の厚みに対応する領域だけ
を除去することで、段差のない溝の埋め込みが行われる
が、本発明では、ＭＳＭ域にイオン注入を行って、その
結晶性を変化させ、同時に不純物濃度の増加を図り、該
領域と溝内部の領域の各エツチングレートに差を設けて
いる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

本実施例の半導体装置の製造方法は、コンタクトホール
をポリシリコン層で充填する例であり、イオン注入によ
る改質によって、段差のない表面が得られることになる
。以下、本実施例を第１図ａ〜第１図ｄを参照しながら
説明する。

（ａ）　　まず、第１図ａに示すように、シリコン基板
ｌｌ上に形成された基体としての眉間絶縁膜３に、溝と
してのコンタクトホール２を形成する。このコンタクト
ホール２は、眉間絶縁膜３の表面から底部にまで貫通し
て形成される。コンタクトホール２の底部には、例えば
電気的な接続を図るための所要の不純物領域１２が形成
される。

［有］）次に、第１図すに示すように、上記層間絶縁膜
３上および上記コンタクトホール２の内部の全面に亘っ
て、充填層としてのポリシリコンＮ１を例えばＣＶＤ法
により形成する。ポリシリコン層１はコンタクトホール
２の内を充填して形成されると共に、上記層間絶縁膜３
上では膜厚ｄｐを有している。

（Ｃ）　　このようなポリシリコン層１を形成した後、
第１図Ｃに示すように、上記層間絶縁膜３上に形成した
上記ポリシリコン層１の厚みに対応する領域１ａに、イ
オン注入を行って不純物を該領域１ａに導入する。この
イオン注入のドーパントは、例えばＰ”、Ａｒ’等が用
いられ、その投影飛程ＲＰは、上記層間絶縁膜３上の膜
厚ｄｐと略等しいように制御される。

このようなイオン注入によって、上記層間絶縁膜３上の
上記ポリシリコン層１の厚みに対応する領域１ａが改質
される。具体的には、イオン注入によって、ポリシリコ
ン層１の多結晶が該領域１ａで非晶質化し、さらに、そ
の導入された不純物によってエツチングされ易くなる。

このような改質によって、コンタクトホール２の上端部
２ａから上部の領域（すなわち上記被イオン注入層１ａ
）と下部の領域（すなわち溝内部のポリシリコン層１）
では、その性質が異なるものとなる。

（ｄ）　　このようなポリシリコン層１の表面部の改質
を行った後、第１図ｄに示すように、イオン注入された
被イオン注入層１ａをエツチングにより除去する。この
エツチングは、例えば塩素系或いは弗素系のガスを用い
たＲＩＥ（反応性イオンエツチング）法によって行うこ
とができる。このエツチングの際には、上記被イオン注
入Ｎ１　ａと、コンタクトホール２の内部のポリシリコ
ン層１とでは、そのエツチングレートに差があり、この
ため、上記被イオン注入層１ａのみを容易に除去し、眉
間絶縁膜３の表面との段差のないコンタクトホール２の
埋め込みを実現することができる。

なお、上述の実施例では、コンタクトホール２の埋め込
みを例としたが、トレンチキャパシタやトレンチアイソ
レーションの埋め込み、アニール時のキャブ等の種々の
埋め込みに本発明を適用することもできる。また、本発
明は上述の実施例に限定されず、その要旨を逸脱しない
範囲での種々の変更が可能である。

〔発明の効果］ 本発明の半導体装置の製造方法は、上述のように、イオ
ン注入を利用して充填層の改質を行うため、エツチング
を行った場合には、その改質によるエツチングレートの
差から、容易に段差のない溝の埋め込みが実現されるこ
とになる。

【図面の簡単な説明】

第１図ａ〜第１図ｄは本発明の半導体装置の製造方法の
一例を示すそれぞれ工程断面図である。 １・・・ポリシリコン層 ２・・・コンタクトホール ３・・・層間絶縁膜 特許出願人　　　ソニー株式会社 代理人弁理士　小泡　晃（他２名）

Claims (1)

1. 【特許請求の範囲】 　基体に形成した溝内に、該溝を充填する充填層を形成
   する半導体装置の製造方法において、基体に溝を形成す
   る工程と、 上記基体上及び溝内に亘って充填層を形成する工程と、 イオン注入を上記基体上に形成した上記充填層の厚みに
   対応する領域に行い、該領域を改質して被イオン注入層
   を形成する工程と、 上記被イオン注入層を除去する工程からなる半導体装置
   の製造方法。