KR20070016741A - 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법 - Google Patents

반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법 Download PDF

Info

Publication number
KR20070016741A
KR20070016741A KR1020050071684A KR20050071684A KR20070016741A KR 20070016741 A KR20070016741 A KR 20070016741A KR 1020050071684 A KR1020050071684 A KR 1020050071684A KR 20050071684 A KR20050071684 A KR 20050071684A KR 20070016741 A KR20070016741 A KR 20070016741A
Authority
KR
South Korea
Prior art keywords
layer
forming
region
borderless contact
hole
Prior art date
Application number
KR1020050071684A
Other languages
English (en)
Inventor
김성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050071684A priority Critical patent/KR20070016741A/ko
Publication of KR20070016741A publication Critical patent/KR20070016741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기판을 활성 영역과 비활성 영역으로 분리하는 소자 분리막, 상기 소자 분리막과 접하는 활성 영역에 불순물을 주입하여 형성된 불순물 주입 영역, 상기 불순물 주입 영역과 상기 반도체 기판이 접하여 형성된 PN 접합 영역과 소자 분리막 사이에 형성된 식각 정지층, 및 상기 불순물 주입 영역, 상기 식각 정지층, 및 상기 소자 분리막의 소정 영역을 노출시키는 보더리스 컨택(borderless contact) 홀이 형성된 층간 절연막을 포함하는 반도체 소자의 보더리스 컨택 구조체 및 이의 제조방법을 개시한다. 개시된 본 발명에 의하면, 상기 식각 정지층에 의해 상기 불순물 주입 영역에서 보더리스 컨택으로 누설 전류 발생을 방지할 수 있다.
소자 분리막, 보더리스 컨택, 난 오버랩 컨택, 식각 정지층

Description

반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법{A borderless contact structure of semiconductor device and a method of forming the borderless contact structure}
도 1 은 종래 보더리스 컨택 구조체의 단면도이다.
도 2 내지 도 9는 본 발명의 보더리스 컨택 구조체를 형성하는 방법 및 그 결과 형성된 보더리스 컨택 구조체를 나타낸 단면도들이다.
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 보더리스 컨택 구조체 및 그 형성방법에 관한 것이다.
최근 반도체 소자의 고집적화에 따라 컨택의 폭이 줄어들고 있다. 그러나 컨택의 폭을 줄이는 데에는 어느 정도의 한계가 있다. 따라서 컨택과 게이트 전극과의 거리는 유지하면서 컨택의 크기를 줄이지 않기 위해 활성 영역과 비활성 영역에 걸쳐서 형성되는 구조의 난-오버랩 컨택(non-overlap contact) 또는 보더리스 컨택(borderless contact)을 형성하는 방법이 개발되었다.
도 1 은 종래 보더리스 컨택 구조체의 단면도이다.
도 1을 참조하면, p형 반도체 기판(10) 상에 필드 산화막(16)을 위한 트렌치를 형성한다. 상기 트렌치 측면 및 저면에 희생막으로 산화막(12)을 형성하고, 산화막(12) 상에 장벽막으로 질화막(14)을 형성한다. 산화막(12) 및 질화막(14)이 형성된 트렌치를 산화물로 채워 필드 산화막(16)을 형성함으로써 반도체 기판(10)을 활성 영역과 비활성 영역으로 분리한다. 활성 영역상에 도전물질로 이루어진 게이트(18)를 형성한다. 게이트(18)를 마스크로 하여 포스포러스 등의 5족 원소를 주입하여 n웰(20)을 형성한다. 따라서 p형 반도체 기판(10)과 n웰(20)이 접하여 PN 접합 영역(22)이 형성된다. 최근 반도체 소자의 크기가 작아짐에 따라 n웰(20)과 같은 불순물 주입 영역의 깊이는 점점 얕아지고 있다.
상기 결과물에 전면에 식각 정지용 질화막(23) 및 층간 절연막(24)을 순차적으로 형성한다. 보더리스 컨택을 위해 필드 산화막(16) 및 n웰(20) 소정의 영역이 공통으로 노출되도록 층간 절연막(24)을 식각하여 보더리스 컨택 홀을 형성한다. 상기 보더리스 컨택 홀 내부를 도전성 물질로 채워 보더리스 컨택(26)을 형성한다.
상기 보더리스 컨택 홀을 위해 층간 절연막(24)을 식각할 때, 필드 산화막(16)에 리세스(recess)가 발생한다. 이를 방지하고자 식각 정지층용 질화막(23)을 형성하나, 질화막 식각시 산화막은 식각 선택비가 낮아 필드 산화막(16)이 오버 에치되어 필드 산화막(16)에 리세스가 발생되는 문제는 여전히 남게 된다. 필드 산화막(16) 형성 전에, 상기 트렌치 벽면에 장벽막을 형성하더라고 얇고 일정한 두께의 라인(line)형태로 형성함으로써, 상기 식각 정지층용 질화막(23) 식각시 함께 식각되는 문제점이 있다. 반도체 소자의 크기가 작아짐에 따라 불순물 주입 영역이 얕 아져 PN 접합 영역(22)이 반도체 기판 표면에 가까워진다. 따라서 PN 접합 영역(22)과 보더리스 컨택(26)이 직접 접촉하게 되어 누설 전류가 발생하는 문제를 해결하기 위한 새로운 컨택 구조체의 개발이 절실히 요구되고 있다.
본 발명의 목적은 PN 접합 영역에서 누설 전류가 발생되지 않는 보더리스 컨택 구조체를 제공하는 것이다.
또한, 본 발명의 목적은 PN 접합 영역에서 누설 전류가 발생되지 않는 보더리스 컨택 구조체를 용이하게 형서하는 방법을 제공하는 것이다.
본 발명은 반도체 기판을 활성 영역과 비활성 영역으로 분리하는 소자 분리막, 상기 소자 분리막과 접하는 활성 영역에 불순물을 주입하여 형성된 불순물 주입 영역, 상기 불순물 주입 영역과 상기 반도체 기판이 접하여 형성된 PN 접합 영역과 소자 분리막 사이에 형성된 식각 정지층, 및 상기 불순물 주입 영역, 상기 식각 정지층, 및 상기 소자 분리막의 소정 영역을 노출시키는 보더리스 컨택(borderless contact) 홀이 형성된 층간 절연막을 포함하는 반도체 소자의 보더리스 컨택 구조체를 포함한다.
상기 식각 정지층은 상기 불순물 주입 영역에 의한 PN 접합 영역과 상기 보더리스 컨택의 접촉을 방지하기 위한 것이다. 따라서 식각 정지층의 두께는 보더리스 컨택 홀 형성을 위한 층간 절연막 식각 공정시, 소자 분리막의 오버 에치에도 불구하고 상기 식각 정지층은 식각 되지 않는 정도의 소정 두께로 형성되는 것이 바람직하다. 또한, 상기 식각 정지층은 상기 불순물 주입 영역의 깊이와 동일한 깊이로 형성되는 것이 바람직하다. 상기 식각 정지층 홀 형성을 위한 식각 공정으로 손상된 반도체 기판을 보호하기 위한 희생막 및 상기 희생막 상에 형성되어 상기 홀을 덮는 장벽막을 포함할 수 있다.
또한, 본 발명은 반도체 기판을 활성영역과 비활성 영역으로 분리하는 소자 분리막을 형성하는 단계, 상기 활성 영역 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 마스크로 상기 소자 분리막과 접하는 반도체 기판에 불순물을 주입하여 불순물 주입 영역을 형성하는 단계, 상기 불순물 주입 영역과 접하는 상기 소자 분리막 소정의 영역을 노출시키는 제 1 식각 마스크를 형성하는 단계, 상기 제 1 식각 마스크를 이용하여 상기 소자 분리막을 소정의 깊이로 식각하여 홀을 형성하는 단계, 상기 홀을 절연물로 채워 제 1 식각 정지층을 형성하는 단계, 상기 결과물 전면에 층간 절연막을 형성하는 단계, 상기 불순물 주입 영역 및 상기 소자 분리막의 소정 영역 상부에 해당하는 상기 층간 절연막을 노출시키는 제 2 식각 마스크를 형성하는 단계, 및 상기 제 2 식각 마스크를 이용하여 상기 층간 절연막을 식각하여 보더리스 컨택 홀을 형성하는 단계, 상기 보더리스 컨택 홀을 도전물질로 채워 보더리스 컨택을 형성하는 단계를 포함하는 반도체 소자의 보더리스 컨택 구조체 형성방법을 포함한다.
따라서 본 발명은 반도체 기판의 불순물 주입 영역과 소자 분리막 사이에 식각 정지층을 형성함으로써 PN 접합 영역의 누설 전류 발생을 효과적으로 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다.
도 2 내지 도 9는 본 발명의 보더리스 컨택 구조체를 형성하는 방법 및 그 결과 형성된 보더리스 컨택 구조체를 나타낸 단면도들이다.
도 2를 참조하면, 반도체 기판(100)의 활성 영역 및 비활성 영역을 분리한다. 상세하게, 비활성 영역을 위한 반도체 기판(100)이 노출되는 식각 마스크(미도시)를 형성한다. 상기 식각 마스크를 이용하여 반도체 기판(100)을 소정의 깊이로 식각하여 트렌치를 형성한다. 상기 트렌치 벽면을 따라 상기 식각 공정으로 인해 손상된 반도체 기판을 복구하는 희생막(105)을 형성한다. 희생막(105) 상에 불순물의 확산을 방지하는 장벽막(110)을 형성한다. 희생막(105)은 산화물으로 이루어지고, 장벽막(110)은 질화물로 이루어지는 것이 바람직하다. 더욱 바람직하게, 장벽막(110)은 SiO, SiON 등의 물질로 이루어진다. 희생막(105), 및 장벽막(110)은 공정 마진상, 반도체 소자의 특성 등에 따라 생략할 수도 있다. 장벽막(110)이 구비된 트렌치를 산화물로 채원 소자 분리막(115)을 형성한다. 소자 분리막(115)에 의해 반도체 기판(100)을 활성 영역 및 비활성 영역으로 구분되어 진다.
도 3을 참조하면, 상기 활성 영역 상에 통상의 방법으로 게이트 절연막(120) 및 게이트(125)를 순차적으로 형성한다.
도 4를 참조하면, 게이트(125) 측벽에 스페이서(140)를 형성한다. 스페이서(140)는 반도체 기판(100)에 불순물 주입시 마스크로 작용하여 원하는 영역에 불순물이 주입되도록 한다. 이는 숏 채널 효과를 방지한다. 원하는 영역에 불순물이 주입되도록 하기 위해 스페이서를 형성하는 방법 외에 Gox 형성 등 다양한 공지의 기술들이 이용될 수 있다. 게이트 절연막(120), 게이트(125), 및 스페이서(140)를 포함하는 게이트 전극을 마스크로 하여 반도체 기판(100)에 불순물을 주입한다. 따라서 반도체 기판(100) 내에 불순물 주입 영역(130)이 형성되고, 불순물 주입 영역(135)과 반도체 기판(100)이 접하는 PN 접합 영역(135)이 형성된다.
도 5를 참조하면, 이후 형성될 식각 정지층을 위한 소자 분리막(115), 희생막(105), 및 장벽막(110)을 포함하는 영역(w1)이 노출되도록 식각 마스크(미도시)를 형성한다. 상기 식각 마스크를 이용하여 희생막(105) 및 소자 분리막(115)을 소정의 깊이(h1)로 식각한다. 식각 깊이(h1)는 PN 접합 영역(135)이 형성된 깊이와 동일한 것이 바람직하다. 식각 정지층을 위한 소자 분리막(115), 희생막(105), 및 장벽막(110)을 포함하는 영역(w1)은 보더리스 컨택 홀 형성을 위해 식각 공정 수행시, 반도체 기판의 PN 접합 영역(135)까지 제1 식각 정지층이 식각되지 않을 정도로 형성되는 것이 바람직하다. PN 접합 영역(135)의 누설전류 발생을 원천적으로 봉쇄하기 위해서는 비활성 영역과 접하는 보더리스 컨택의 영역의 폭과 동일하게 형성할 수도 있으나, 반도체 소자의 특성에 따라 변경될 수 있음은 명백하다.
희생막(105) 및 장벽막(110)을 형성하지 않는 경우, 불순물 주입 영역(130)과 접하는 소자 분리막(115)의 소정 영역이 노출되는 식각 마스크를 형성하여 상기 식각 마스크를 이용하여 소자 분리막(115)을 소정의 깊이로 식각한다.
도 6을 참고하면, 도 5에서 형성된 상기 식각 마스크를 이용하여 장벽막(110)을 식각한다. 장벽막(110)을 식각한 후, 희생막(105) 및 소자 분리막(115)을 식각하여 홀을 형성할 수도 있다. 따라서 홀을 형성하고, 상기 홀이 형성된 결과물 전면에 희생막(145) 및 장벽막(150)을 형성한다. 희생막(145)은 홀 형성을 위한 식각 공정으로 인해 손상된 반도체 기판(100)을 보호하기 위한 것이다. 장벽막(150)은 상기 홀을 완저히 채울 정도로 형성된다. 희생막(145)은 산화물으로 이루어지고, 장벽막(150)은 질화물로 이루어지는 것이 바람직하다. 더욱 바람직하게, 장벽막(150)은 SiO, SiON 등의 물질로 이루어진다. 희생막(145)의 형성은 반도체 소자의 특성, 공정 마진등으로 인해 생략할 수 있다.
도 7을 참조하면, 상기 홀을 채우는 장벽막(150) 및 희생막(145) 제외한 나머지 장벽막(150) 및 희생막(145)을 제거한다. 따라서 불순물 주입 영역(130)과 소자 분리막(115) 사이에 U자 모양의 핀 또는 스페이서 형태의 제 1 식각 정지층이 형성된다. 제 1 식각 정지층은 PN 접합 영역(135)과 이후 형성될 보더리스 컨택과의 접촉을 방지하는 것이다. 상기 제 1 식각 정지층이 형성된 결과물 전면에 제 2 식각 정지층(155)을 형성하고, 층간 절연막(160)을 형성한다. 제 2 식각 정지층(155) 이후 보더리스 컨택 홀(도 8, 165) 형성을 위한 식각의 깊이를 제어하기 위한 것이다.
도 8을 참조하면, 보더리스 컨택 형성을 위한 층간 절연막(160) 영역(w2)이 노출되도록 식각 마스크(미도시)를 형성한다. 상기 식각 마스크를 이용하여 층간 절연막(160) 및 제 2 식각 정지층(155)을 소정의 깊이(h2)로 식각하여 보더리스 컨택 홀(165)를 형성한다. 따라서 불순물 주입 영역(130)의 일부 및 상기 제 1 식각 정지층이 노출된다.
도 9를 참조하면, 보더리스 컨택 홀(165)의 저면 및 측면에 접착력이 우수한 장벽막(170)을 형성한다. 장벽막(170)이 구비된 보더리스 컨택 홀(165)을 채워 도전층(175)을 형성한다. 따라서 보더리스 컨택을 완성한다. 도전층(175)은 텅스텐 등의 금속물질로 이루어지는 것이 바람직하며, 이 때 장벽막(170)은 티타늄, 티타늄 질화물 등으로 이루어지는 것이 바람직하다.
따라서 PN 접합 영역(135) 및 소자 분리막(115) 사이에 식각 정지층을 소정의 두께로 형성함으로써 보더리스 컨택과 PN 접합 영역(135)이 직접 접촉하는 것을 방지한다. 따라서 PN 접합 영역(135)에서 보더리스 컨택으로 누설 전류가 발생되는 것을 억제한다.
상기 살펴본 바와 같이, 본 발명의 보더리스 컨택 구조체는 PN 접합 영역 및 소자 분리막 사이에 소정의 두께로 형성된 식각 정지층을 포함한다. 상기 식각 정지층이 소정의 두께를 갖는 U자 모양 또는 스페이서 형태 등으로 형성됨으로써 보더리스 컨택 홀을 위한 식각 공정시 오버 에치 되지 않는다. 따라서 본 발명의 보더리스 컨택 구조체는 PN 접합 영역과 보더리스 컨택이 직접 접촉하지 않게 되어 PN 접합 영역의 누설전류 발생을 방지할 수 있다.
또한, 본 발명은 보더리스 컨택 형성방법에 의해 PN 접합 영역에서 누설 전 류가 발생 되지 않는 보더리스 컨택 구조체를 용이하게 형성할 수 있다.
이상, 본 발명을 바람직한 실시예들 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (12)

  1. 반도체 기판을 활성 영역과 비활성 영역으로 분리하는 소자 분리막,
    상기 소자 분리막과 접하는 활성 영역에 불순물을 주입하여 형성된 불순물 주입 영역,
    상기 불순물 주입 영역과 상기 반도체 기판이 접하여 형성된 PN 접합 영역, 및 소자 분리막 사이에 소정의 두께로 형성된 식각 정지층, 및
    상기 불순물 주입 영역, 상기 식각 정지층, 및 상기 소자 분리막의 소정 영역을 노출시키는 보더리스 컨택(borderless contact) 홀이 형성된 층간 절연막을 포함하는 반도체 소자의 보더리스 컨택 구조체.
  2. 제 1 항에 있어서, 상기 식각 정지층은 U자 모형, 및 스페이서 형태로 이루어진 군에서 선택되는 어느 하나의 형태로 형성되는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 구조체.
  3. 제 1 항에 있어서, 상기 식각 정지층은 상기 홀의 벽면을 따라 형성된 희생막 및 상기 희생막이 구비된 홀을 채우는 장벽막을 포함하는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 구조체.
  4. 제 3 항에 있어서, 상기 장벽막은 질소를 포함하는 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 구조체.
  5. 제 4 항에 있어서, 상기 질소를 포함하는 물질은 SiN 및 SiON으로 이루어진 군에 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 보더리스 컨택 구조체.
  6. (a) 반도체 기판을 활성영역과 비활성 영역으로 분리하는 소자 분리막을 형성하는 단계,
    (b) 상기 활성 영역 상에 게이트 전극을 형성하는 단계,
    (c) 상기 게이트 전극을 마스크로 상기 소자 분리막과 접하는 반도체 기판에 불순물을 주입하여 불순물 주입 영역을 형성하는 단계,
    (d) 상기 불순물 주입 영역과 접하는 상기 소자 분리막 소정의 영역을 노출시키는 제 1 식각 마스크를 형성하는 단계,
    (e) 상기 제 1 식각 마스크를 이용하여 상기 소자 분리막을 소정의 깊이로 식각하여 홀을 형성하는 단계,
    (f) 상기 제 1 식각 마스크를 제거하고 상기 홀을 절연물로 채워 제 1 식각 정지층을 형성하는 단계,
    (g) 상기 결과물 전면에 층간 절연막을 형성하는 단계,
    (h) 상기 불순물 주입 영역 및 상기 소자 분리막의 소정 영역 상부에 해당하는 상기 층간 절연막을 노출시키는 제 2 식각 마스크를 형성하는 단계, 및
    (i) 상기 제 2 식각 마스크를 이용하여 상기 층간 절연막을 식각하여 보더리스 컨택 홀을 형성하는 단계,
    (j) 상기 보더리스 컨택 홀을 도전물질로 채워 보더리스 컨택을 형성하는 단계를 포함하는 반도체 소자의 보더리스 컨택 구조체 형성방법.
  7. 제 6 항에 있어서, (a) 단계는 비활성 영역을 위한 반도체 기판이 노출되도록 상기 반도체 기판에 제 3 식각 마스크를 형성하는 단계,
    상기 제 3 식각 마스크를 이용하여 상기 반도체 기판을 소정의 깊이로 식각하여 트렌치를 형성하는 단계,
    상기 트렌치 측면 및 저면에 산화막을 형성하는 단계,
    상기 산화막 상에 질화막을 형성하는 단계, 및
    상기 질화막이 구비된 트렌치 내부를 산화물로 채원 소자 분리막을 형성하는 단계를 포함하고,
    (e) 단계는 상기 제 1 식각 마스크를 이용하여 상기 산화막 및 상기 소자 분리막을 소정의 깊이로 식각하는 단계, 및
    상기 제 1 식각 마스크를 이용하여 상기 질화막을 조정의 깊이로 식각하여 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 형성방법.
  8. 제 6 항에 있어서, (f) 단계는
    상기 홀의 벽면을 따라 희생막을 형성하는 단계,
    상기 희생막 상에 장벽막을 형성하는 단계, 및
    상기 장벽막이 구비된 홀을 절연물질로 채워 제 1 식각 정지층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 형성방법.
  9. 제 8 항에 있어서, 상기 홀의 벽면을 따라 산화물로 이루어진 희생막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 형성방법.
  10. 제 8 항에 있어서, 상기 희생막이 구비된 홀을 질소를 함유하는 절연물로 채워 장벽막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 형성방법.
  11. 제 10 항에 있어서, 상기 희생막이 구비된 홀을 SiN 및 SiON으로 이루어진 그룹에서 선택되는 어느 하나로 채워 장벽막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 보더리스 컨택 형성방법.
  12. 제 6 항에 있어서, (f) 단계 후, 상기 결과물 전면에 제 2 식각 정지층을 형성하는 단계를 더 포함하고,
    (i) 단계는 상기 제 2 식각 마스크를 이용하여 상기 층간 절연막 및 상기 제 2 식각 정지층을 식각하여 보더리스 컨택 홀을 형성하는 단계를 포함하는 것을 특 징으로 하는 반도체 소자의 보더리스 컨택 형성방법.
KR1020050071684A 2005-08-05 2005-08-05 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법 KR20070016741A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071684A KR20070016741A (ko) 2005-08-05 2005-08-05 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071684A KR20070016741A (ko) 2005-08-05 2005-08-05 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법

Publications (1)

Publication Number Publication Date
KR20070016741A true KR20070016741A (ko) 2007-02-08

Family

ID=43650759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071684A KR20070016741A (ko) 2005-08-05 2005-08-05 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법

Country Status (1)

Country Link
KR (1) KR20070016741A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979241B1 (ko) * 2008-04-18 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20150072118A (ko) * 2013-12-19 2015-06-29 엘지디스플레이 주식회사 콘택홀 형성 방법 및 이를 적용한 어레이 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979241B1 (ko) * 2008-04-18 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20150072118A (ko) * 2013-12-19 2015-06-29 엘지디스플레이 주식회사 콘택홀 형성 방법 및 이를 적용한 어레이 기판

Similar Documents

Publication Publication Date Title
KR100673133B1 (ko) 반도체 소자의 제조 방법
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
US7413954B2 (en) Insulated gate semiconductor device and manufacturing method of the same
US20080048253A1 (en) Semiconductor device having a recess channel structure and method for manufacturing the same
KR20070069405A (ko) 반도체소자의 제조방법
KR20070014610A (ko) 반도체 소자의 제조 방법
KR20040069515A (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
KR20070016741A (ko) 반도체 소자의 보더리스 컨택 구조체 및 이의 형성방법
KR100361764B1 (ko) 반도체소자의 소자분리막 형성방법
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
KR20090040989A (ko) 반도체 소자 및 이의 제조 방법
KR100745882B1 (ko) 반도체 소자 및 그의 제조 방법
KR100906648B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20070002644A (ko) 반도체 소자의 형성 방법
KR100636682B1 (ko) 리세스채널을 갖는 반도체소자 및 그 제조방법
KR20070003068A (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR20020072984A (ko) 서로 다른 크기를 갖는 트렌치 격리 구조 및 이를형성하는 방법
KR20080059771A (ko) 반도체장치의 제조방법
JPS5846648A (ja) 半導体装置の製造方法
KR20020056289A (ko) 반도체 소자의 콘택 형성 방법
KR20060000552A (ko) 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
KR100762231B1 (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR101167193B1 (ko) 반도체 소자, 반도체 소자의 소자분리막 형성방법 및 반도체 소자의 제조방법
KR20010073705A (ko) 선택적 에피텍셜 성장을 이용한 반도체 장치의 콘택 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination