JPH04186724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04186724A JPH04186724A JP31966890A JP31966890A JPH04186724A JP H04186724 A JPH04186724 A JP H04186724A JP 31966890 A JP31966890 A JP 31966890A JP 31966890 A JP31966890 A JP 31966890A JP H04186724 A JPH04186724 A JP H04186724A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- diffusion
- emitter
- region
- opening window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 229910052785 arsenic Inorganic materials 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 3
- -1 arsenic ions Chemical class 0.000 abstract description 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
近年、バイポーラトランジスタをはじめとする半導体装
置は、益々高速、高密度性能が要求されている。バイポ
ーラトランジスタにおいては、この性能を向上させるた
めに主にエミツタ幅を微細にし、エミッタ、ベース等の
拡散深さを浅くするという手段がとられている。特に、
エミッタの拡散深さを浅くす・Ｌ７段として多結晶シリ
コン層からの不純物拡散技術は必須のものどな９つつあ
る。
置は、益々高速、高密度性能が要求されている。バイポ
ーラトランジスタにおいては、この性能を向上させるた
めに主にエミツタ幅を微細にし、エミッタ、ベース等の
拡散深さを浅くするという手段がとられている。特に、
エミッタの拡散深さを浅くす・Ｌ７段として多結晶シリ
コン層からの不純物拡散技術は必須のものどな９つつあ
る。
この発明は、多結晶ンリコノ層から不純物を拡散してエ
ミック領域を形成するバイポーラトランジスタの製造方
法に関するものである。
ミック領域を形成するバイポーラトランジスタの製造方
法に関するものである。
従来、多結晶シリコン層からの不純物拡散を利用したｎ
ｐｎ型トランジスクのエミッタ形成方法としては、第３
図（ａ）〜（ｃ）に示すものがあった。
ｐｎ型トランジスクのエミッタ形成方法としては、第３
図（ａ）〜（ｃ）に示すものがあった。
第３図において、１はｐ型基板、２はｎ＋型埋め込みコ
レクタ層、３はｐ＋型分離領域、４はｎ４型コレクタ領
域、５はｎ型エピタキシャル層、６は酸化膜、７はエミ
、ツタ拡散用開口窓、８は不純物を含まない（ノンドー
プ）多結晶シリコン層、９はｐ型ベース領域、１０はホ
トレジスト、１１はｎ＋型エミッタ領域である。
レクタ層、３はｐ＋型分離領域、４はｎ４型コレクタ領
域、５はｎ型エピタキシャル層、６は酸化膜、７はエミ
、ツタ拡散用開口窓、８は不純物を含まない（ノンドー
プ）多結晶シリコン層、９はｐ型ベース領域、１０はホ
トレジスト、１１はｎ＋型エミッタ領域である。
次に、エミッタの形成方法について説明する。
まず、ｎ＋型埋め込みコレクタ層２を形成したｐ型基板
１上にｎ型エピタキシャル層５を形成する。次に、ｐ＋
型分離領域３．ｎ＋型コレクタ領域４． ｐ型ベース領
域９を形成する。次に、全面に酸化膜６を形成した後、
この酸化膜６のエツチングを行ってエミッタ拡散用開口
窓７を開口後、不純物を含まない（５ノンドープ）多結
晶ンリコノ層８を形成する。次いで、多結晶シリコン層
８の全面に不純物である、例えば砒素（Ａｓ）のイオン
注入を行う（第３図（ａ））、次に、多結晶シリコン層
８上にホトレジス１−１０をバクーニノグした後、この
ホトレジスト１０をマスクにしてエミッタ拡散用の多結
晶シリコン領域以外を除去する（第３図（ｂ））。次い
で、ホトレジスト除去後、熱処理を施して多結晶シリコ
ノ層８から砒素の拡散を行い、浅いｎ１型エミツタ領域
１１（ｎ＋型不純物領域）を形成する（第３図（Ｃ））
。
１上にｎ型エピタキシャル層５を形成する。次に、ｐ＋
型分離領域３．ｎ＋型コレクタ領域４． ｐ型ベース領
域９を形成する。次に、全面に酸化膜６を形成した後、
この酸化膜６のエツチングを行ってエミッタ拡散用開口
窓７を開口後、不純物を含まない（５ノンドープ）多結
晶ンリコノ層８を形成する。次いで、多結晶シリコン層
８の全面に不純物である、例えば砒素（Ａｓ）のイオン
注入を行う（第３図（ａ））、次に、多結晶シリコン層
８上にホトレジス１−１０をバクーニノグした後、この
ホトレジスト１０をマスクにしてエミッタ拡散用の多結
晶シリコン領域以外を除去する（第３図（ｂ））。次い
で、ホトレジスト除去後、熱処理を施して多結晶シリコ
ノ層８から砒素の拡散を行い、浅いｎ１型エミツタ領域
１１（ｎ＋型不純物領域）を形成する（第３図（Ｃ））
。
このようにして形成されたエミッタ接合部の拡大図を第
４図に示す。 ・ 〔発明が解決しようとする課題〕 従来の方法による多結晶シリコノ層８からの不純物拡散
では、エミッタ拡散用開口窓７の酸化膜段差のため、第
４図に示すように、エミッタ中央部の多結晶シリコノ膜
厚ｌ＋に較へエミッタ周辺部の多結晶，リコＪＩＩＪ厚
１２か大きくなるため、単結晶シリコン面に到達する砒
素が減少し、形成されるｎ＋型ｘ４ッ々領域１１の濃度
が減少する３。
４図に示す。 ・ 〔発明が解決しようとする課題〕 従来の方法による多結晶シリコノ層８からの不純物拡散
では、エミッタ拡散用開口窓７の酸化膜段差のため、第
４図に示すように、エミッタ中央部の多結晶シリコノ膜
厚ｌ＋に較へエミッタ周辺部の多結晶，リコＪＩＩＪ厚
１２か大きくなるため、単結晶シリコン面に到達する砒
素が減少し、形成されるｎ＋型ｘ４ッ々領域１１の濃度
が減少する３。
したがって、エミッタ接合面が不均一となり、ベース幅
も不均一になるという欠点があった。また、この傾向は
エミッタ輻を微細にする程顕著となる。
も不均一になるという欠点があった。また、この傾向は
エミッタ輻を微細にする程顕著となる。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、拡散用開口窓上の多結晶シリコ
、Ｍ厚が均一になるように形成され、拡散された不純物
領域の接合面が均一である半導体装置の製造方法を提供
することを目的としている。
ためになされたもので、拡散用開口窓上の多結晶シリコ
、Ｍ厚が均一になるように形成され、拡散された不純物
領域の接合面が均一である半導体装置の製造方法を提供
することを目的としている。
この発明に係る半導体装置の製造方法は、基板上に形成
された拡散領域上５シ＝二化膜に、拡散用開口窓を形成
し、この拡散用開口窓内にのみ選択的に、かつ開口酸化
膜厚より薄い膜厚で不純物を含んだ多結晶シリコン層を
形成し、この多結晶シリコン層から不純物を拡散領域内
に拡散して苓純物領域を形成したものである。
された拡散領域上５シ＝二化膜に、拡散用開口窓を形成
し、この拡散用開口窓内にのみ選択的に、かつ開口酸化
膜厚より薄い膜厚で不純物を含んだ多結晶シリコン層を
形成し、この多結晶シリコン層から不純物を拡散領域内
に拡散して苓純物領域を形成したものである。
この発明においては、拡散用開口窓内に均一な膜厚の多
結晶シリコン層が形成されることから、この多結晶シリ
コン層を通して注入されろ不純物イオンの濃度ムラがな
くなり、均一な深さの不純物拡散領域が形成される。
結晶シリコン層が形成されることから、この多結晶シリ
コン層を通して注入されろ不純物イオンの濃度ムラがな
くなり、均一な深さの不純物拡散領域が形成される。
以下、この発明について説明する。
第１図（ａ）〜（ｄ）はこの発明の一実施例を示す工程
断面図である。
断面図である。
次に、形成方法について説明する。
まず、第１図（ａ）に示すように、第３図と同様の工程
を経て酸化膜６にエミッタ拡散用開口窓７を形成した後
、全面にノンドープの多結晶シリコン層８を形成する。
を経て酸化膜６にエミッタ拡散用開口窓７を形成した後
、全面にノンドープの多結晶シリコン層８を形成する。
その後、全面にホＩ− Ｌシスト１０を塗布し、エミッ
タ拡散用開口窓７の部分の酸化膜段差をなくす（第１図
（ｂ））。この時、多結晶シリコン層８の膜厚は従来よ
り厚くシ（≧１、０μｍ）、裏面の段差を緩和する。次
に、反応性イオ，エッチ−・グを行い、ホＩ− Ｌじス
ト１０。
タ拡散用開口窓７の部分の酸化膜段差をなくす（第１図
（ｂ））。この時、多結晶シリコン層８の膜厚は従来よ
り厚くシ（≧１、０μｍ）、裏面の段差を緩和する。次
に、反応性イオ，エッチ−・グを行い、ホＩ− Ｌじス
ト１０。
多結晶シリコ、層８をエラチーブする（第１図（Ｃ））
っこの時、ホトレジスト１０と多結晶シリコン層８の工
・ソチノグレーｊ−がほぼ等しくなるように条件を選択
する。次に、第１図ｆｄ）のように全面に不純物である
、例えば砒素イオンを注入後、熱処理を施してｎ＋型エ
ミッタ領域１１を形成する。このようにして形成したエ
ミッタ接合部は、第２図に拡大して示すように、多結晶
シリコン層８がエミッタ拡散用開口窓７内に均一の厚さ
で形成されることから、ｎ＋型エミッタ領域１１の深さ
も均一に形成される。
っこの時、ホトレジスト１０と多結晶シリコン層８の工
・ソチノグレーｊ−がほぼ等しくなるように条件を選択
する。次に、第１図ｆｄ）のように全面に不純物である
、例えば砒素イオンを注入後、熱処理を施してｎ＋型エ
ミッタ領域１１を形成する。このようにして形成したエ
ミッタ接合部は、第２図に拡大して示すように、多結晶
シリコン層８がエミッタ拡散用開口窓７内に均一の厚さ
で形成されることから、ｎ＋型エミッタ領域１１の深さ
も均一に形成される。
なお、上記実施例ではｎｐｎｌ−ランジスタについて説
明したが、ｐｎｐｌ−ランジスタワ抵抗であってもよい
。また、多結晶ンリコ，ン層８への注入不純物は砒素（
ＡｓＪに限らずリノ（Ｐ）でも上記実施例と同様の効果
を奏する。
明したが、ｐｎｐｌ−ランジスタワ抵抗であってもよい
。また、多結晶ンリコ，ン層８への注入不純物は砒素（
ＡｓＪに限らずリノ（Ｐ）でも上記実施例と同様の効果
を奏する。
また、上記実施例では多結晶シリコン層８と本ｌ・レジ
スト１０をエツチングするよう（こしているが、多結晶
シリコン層８のみをエツチングしても良い。ただし、こ
の時は多結晶シリコＪ層８は通常よりもさらに厚く成長
させる必要がある。
スト１０をエツチングするよう（こしているが、多結晶
シリコン層８のみをエツチングしても良い。ただし、こ
の時は多結晶シリコＪ層８は通常よりもさらに厚く成長
させる必要がある。
また、上記実施例ではウェハ全面に多結晶シリコン層８
を成長するようになっているが、拡散用開口窓内の単結
晶シリコン上のみに選択的に多結晶シリコノ層を気相成
長して形成してもよい。
を成長するようになっているが、拡散用開口窓内の単結
晶シリコン上のみに選択的に多結晶シリコノ層を気相成
長して形成してもよい。
以上説明したように、この発明は、拡散用開口窓内へ多
結晶シリコン層を均一な膜厚に形成することにより、不
純物イオンの注入後の熱処理において拡散される不純物
領域を均一な深さに形成できる。したがって、エミッタ
面積の小さい素子でもエミッタ接合面が均一に形成でき
、エミッタ面積の小さい素子のＬｌ、（電流増幅率）低
下を防止できる。また、ｈｉのコしクタ電流特性のエミ
ッタ面積による影響の小さい半導体装置が得られる効果
がある。
結晶シリコン層を均一な膜厚に形成することにより、不
純物イオンの注入後の熱処理において拡散される不純物
領域を均一な深さに形成できる。したがって、エミッタ
面積の小さい素子でもエミッタ接合面が均一に形成でき
、エミッタ面積の小さい素子のＬｌ、（電流増幅率）低
下を防止できる。また、ｈｉのコしクタ電流特性のエミ
ッタ面積による影響の小さい半導体装置が得られる効果
がある。
また、この構造においては、黴細な幅のエミッタ部を多
結晶シリコンで埋め込んでいるため、エミツタ幅に対す
るエミッタ部の酸化膜段差、いわゆるアスペクト比が小
さくなり、その後の金属配線のエミッタコ、タクト部に
おけろｗｌＮ性も改善される。
結晶シリコンで埋め込んでいるため、エミツタ幅に対す
るエミッタ部の酸化膜段差、いわゆるアスペクト比が小
さくなり、その後の金属配線のエミッタコ、タクト部に
おけろｗｌＮ性も改善される。
第１図（、）〜（ｄ）はこの発明の−・実施例を示す工
程断面図、第２図はそのエミ・ツク接合部を拡大して示
した断面図、第３図（ａ）〜（ｃ）は従来の半導体装置
の製造方法を示す工程断面図、第４図はそのエミ、ツク
接合部を拡大して示した断面図である。 図において、１はｐ型基板、２はｎ゛型埋込みコレクタ
層、３はｐ＋型分離領域、４はｎ＋型コレクタ領域、５
ばｎ型エビタキンヤル層、６は酸化膜、７はエミッタ拡
散用開口窓、８は多結晶ンリコ７層、９はｐ型ベース領
域、１０はホ１、しンスト、１１はｎ＋型エミック領域
である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１ 図その
ｌ ワ 第 １ 図その２ １１ ｎ＋型工くツタ頒成 第２図 第３図 １ｉ１１Ｍｌｉｌｉ１ 第４図 手続補正帯（自発）
程断面図、第２図はそのエミ・ツク接合部を拡大して示
した断面図、第３図（ａ）〜（ｃ）は従来の半導体装置
の製造方法を示す工程断面図、第４図はそのエミ、ツク
接合部を拡大して示した断面図である。 図において、１はｐ型基板、２はｎ゛型埋込みコレクタ
層、３はｐ＋型分離領域、４はｎ＋型コレクタ領域、５
ばｎ型エビタキンヤル層、６は酸化膜、７はエミッタ拡
散用開口窓、８は多結晶ンリコ７層、９はｐ型ベース領
域、１０はホ１、しンスト、１１はｎ＋型エミック領域
である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１ 図その
ｌ ワ 第 １ 図その２ １１ ｎ＋型工くツタ頒成 第２図 第３図 １ｉ１１Ｍｌｉｌｉ１ 第４図 手続補正帯（自発）
Claims (1)
- 基板上に形成された拡散領域上の酸化膜に、拡散用開口
窓を形成し、この拡散用開口窓内にのみ選択的に、かつ
開口酸化膜厚より薄い膜厚で不純物を含んだ多結晶シリ
コン層を形成し、この多結晶シリコン層から不純物を前
記拡散領域内に拡散して不純物領域を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31966890A JPH04186724A (ja) | 1990-11-20 | 1990-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31966890A JPH04186724A (ja) | 1990-11-20 | 1990-11-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186724A true JPH04186724A (ja) | 1992-07-03 |
Family
ID=18112864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31966890A Pending JPH04186724A (ja) | 1990-11-20 | 1990-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343343A (ja) * | 1992-04-02 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-11-20 JP JP31966890A patent/JPH04186724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343343A (ja) * | 1992-04-02 | 1993-12-24 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05326542A (ja) | 半導体装置及びその製造方法 | |
| JPH05160355A (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| JPH0831543B2 (ja) | ＢｉＣＭＯＳ半導体素子の製造方法 | |
| JPS59217364A (ja) | 半導体装置の製法 | |
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| EP0605946B1 (en) | Transistor process for removing narrow base effects | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH0442936A (ja) | 半導体装置の製造方法 | |
| JPS62106664A (ja) | 半導体装置の製造方法 | |
| JPH0547774A (ja) | 半導体装置の製造方法 | |
| JPH02203535A (ja) | 半導体装置の製造方法 | |
| JPH02234453A (ja) | 半導体装置の製造方法 | |
| JPH07115173A (ja) | 半導体集積回路の製造方法 | |
| JPS6064444A (ja) | 半導体装置の製造方法 | |
| JPH0227813B2 (ja) | Handotaisochinoseizohoho | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPS60257572A (ja) | 半導体装置の製造方法 | |
| JPS58216435A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02151036A (ja) | 半導体装置及びその製造方法 |