JPH02151036A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02151036A JPH02151036A JP30390788A JP30390788A JPH02151036A JP H02151036 A JPH02151036 A JP H02151036A JP 30390788 A JP30390788 A JP 30390788A JP 30390788 A JP30390788 A JP 30390788A JP H02151036 A JPH02151036 A JP H02151036A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- collector
- projection
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 230000005465 channeling Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000010336 energy treatment Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置、特にバイポーラ型トランジスタとその製造
方法に関し、 マスク合わせ及びイオン注入の工程を最小にでき、薄い
ベース接合のバイポーラ型トランジスタとその製造方法
を提供することを目的とし、半導体基板に形成した一導
電型のウェル層上に設けた凸部に反対導電型のエミッタ
拡散領域を形成し、該凸部に隣接する半導体基板の凹部
に反対導電型のコレクタ拡散層を形成してなる半導体装
置、及び半導体基板の一導電型のウェル層のエミッタ・
コレクタ形成領域に反対導電型のエミッタ拡散層を形成
する工程と、前記半導体基板のコレクタ形成領域を凹部
に形成し、エミッタ形成領域を凸部にする形成する工程
と、前記コレクタ形成領域の凹部に反対導電型のコレク
タ拡散領域を形成する工程とを含むことを特徴とする半
導体装置の製造方法を含み構成する。
方法に関し、 マスク合わせ及びイオン注入の工程を最小にでき、薄い
ベース接合のバイポーラ型トランジスタとその製造方法
を提供することを目的とし、半導体基板に形成した一導
電型のウェル層上に設けた凸部に反対導電型のエミッタ
拡散領域を形成し、該凸部に隣接する半導体基板の凹部
に反対導電型のコレクタ拡散層を形成してなる半導体装
置、及び半導体基板の一導電型のウェル層のエミッタ・
コレクタ形成領域に反対導電型のエミッタ拡散層を形成
する工程と、前記半導体基板のコレクタ形成領域を凹部
に形成し、エミッタ形成領域を凸部にする形成する工程
と、前記コレクタ形成領域の凹部に反対導電型のコレク
タ拡散領域を形成する工程とを含むことを特徴とする半
導体装置の製造方法を含み構成する。
〔産業上の利用分野］
本発明は、半導体装置、特にバイポーラ型トランジスタ
とその製造方法に関する。
とその製造方法に関する。
近年、半導体装置の高速化、微細化に伴い、バイポーラ
型トランジスタでは、薄いベース接合が必要になってい
る。
型トランジスタでは、薄いベース接合が必要になってい
る。
第３図は従来例のバイポーラ型トランジスタの断面図で
ある。同図において、３１はｐ型シリコン基板、３２は
ｎ型エピタキシャル層、３３はｎ゛埋込層、３４はｎ型
エピタキシャルＮ３２にｐ型の不純物のイオン注入など
により形成されるベース拡散領域、３５はさらにベース
拡散領域３４にｎ型の不純物のイオン注入などにより形
成されるエミッタ拡散領域であり、３６はエミッタ電極
、３７はベース電極、３８はコレクタ電極である。
ある。同図において、３１はｐ型シリコン基板、３２は
ｎ型エピタキシャル層、３３はｎ゛埋込層、３４はｎ型
エピタキシャルＮ３２にｐ型の不純物のイオン注入など
により形成されるベース拡散領域、３５はさらにベース
拡散領域３４にｎ型の不純物のイオン注入などにより形
成されるエミッタ拡散領域であり、３６はエミッタ電極
、３７はベース電極、３８はコレクタ電極である。
従来のバイポーラ型トランジスタは、ベース拡散領域３
４に不純物のイオン注入などによりエミッタ拡散領域３
５を形成し、深さ方向に接合を形成するため、マスク合
わせの工程が多くなったり、あるいはイオン注入による
チャネリング現象や後工程の熱処理工程の影響で薄いベ
ース接合を形成することが困難であった。
４に不純物のイオン注入などによりエミッタ拡散領域３
５を形成し、深さ方向に接合を形成するため、マスク合
わせの工程が多くなったり、あるいはイオン注入による
チャネリング現象や後工程の熱処理工程の影響で薄いベ
ース接合を形成することが困難であった。
すなわち、従来のバイポーラ型トランジスタの構造では
、イオン注入に伴なうチャネリング現象や後の熱処理工
程による不純物の再分布などのために、ベース拡散領域
３４とエミッタ拡散領域３５の深さ方向調整が困難でベ
ース接合を薄くすることができず、かつマスク合わせの
工程も複雑で多くなる問題があった。
、イオン注入に伴なうチャネリング現象や後の熱処理工
程による不純物の再分布などのために、ベース拡散領域
３４とエミッタ拡散領域３５の深さ方向調整が困難でベ
ース接合を薄くすることができず、かつマスク合わせの
工程も複雑で多くなる問題があった。
そこで本発明は、マスク合わせ及びイオン注入の工程を
少な（でき、薄いベース接合のバイポーラ型トランジス
タとその製造方法を提供することを目的とする。
少な（でき、薄いベース接合のバイポーラ型トランジス
タとその製造方法を提供することを目的とする。
上記課題は、半導体基板に形成した一導電型のウェル層
上に設けた凸部に反対導電型のエミッタ拡散領域を形成
し、該凸部に隣接する半導体基板の凹部に反対導電型の
コレクタ拡散層を形成してなる半導体装置、及び半導体
基板の一導電型のウェル層のエミッタ・コレクタ形成領
域に反対導電型のエミッタ拡散層を形成する工程と、前
記半導体基板のコレクタ形成領域を凹部に形成し、エミ
ッタ形成領域を凸部にする形成する工程と、前記コレク
タ形成領域の凹部に反対導電型のコレクタ拡散領域を形
成する工程とを含むことを特徴とする半導体装置の製造
方法によって達成される。
上に設けた凸部に反対導電型のエミッタ拡散領域を形成
し、該凸部に隣接する半導体基板の凹部に反対導電型の
コレクタ拡散層を形成してなる半導体装置、及び半導体
基板の一導電型のウェル層のエミッタ・コレクタ形成領
域に反対導電型のエミッタ拡散層を形成する工程と、前
記半導体基板のコレクタ形成領域を凹部に形成し、エミ
ッタ形成領域を凸部にする形成する工程と、前記コレク
タ形成領域の凹部に反対導電型のコレクタ拡散領域を形
成する工程とを含むことを特徴とする半導体装置の製造
方法によって達成される。
本発明では、半導体基板に形成した凸部にエミッタ拡散
領域を形成し、該凸部に隣接する半導体基板の凹部にコ
レクタ拡散領域を形成することで、ベースの長さは、凸
部と凹部との間の深さ、不純物などのイオン注入、熱処
理により決まるため、工程を少なくして、薄いベース接
合の形成が容易になる。
領域を形成し、該凸部に隣接する半導体基板の凹部にコ
レクタ拡散領域を形成することで、ベースの長さは、凸
部と凹部との間の深さ、不純物などのイオン注入、熱処
理により決まるため、工程を少なくして、薄いベース接
合の形成が容易になる。
以下、本発明を図示の一実施例により具体的に説明する
。
。
第１図は本発明実施例のバイポーラ型トランジスタの断
面図である。
面図である。
同図において、シリコン基板１１には、素子分離用のフ
ィールド酸化膜１４が形成され、エミッタ・コレクタ部
の素子形成領域には、ベース領域となるｐウェル層１２
が形成され、このｐウェル層１２には凸部１５と凹部１
６が隣接して形成され、凸部１５にはｎ型のエミッタ拡
散領域１７が形成され、この凸部１５に隣接する凹部１
６にはｎ型のコレクタ拡散領域１８が形成されている。
ィールド酸化膜１４が形成され、エミッタ・コレクタ部
の素子形成領域には、ベース領域となるｐウェル層１２
が形成され、このｐウェル層１２には凸部１５と凹部１
６が隣接して形成され、凸部１５にはｎ型のエミッタ拡
散領域１７が形成され、この凸部１５に隣接する凹部１
６にはｎ型のコレクタ拡散領域１８が形成されている。
また、１３は凸部１５上に形成した５ｉＮ）、膜、１９
は電極分離用の酸化膜、２０はエミッタ電極、２１はコ
レクタ電極である。これにより、ｎｐｎバイポーラ型ト
ランジスタが形成される。
は電極分離用の酸化膜、２０はエミッタ電極、２１はコ
レクタ電極である。これにより、ｎｐｎバイポーラ型ト
ランジスタが形成される。
第２図（ａ）〜（ｆ）は第１図のバイポーラ型トランジ
スタの製造工程断面図である。なお、第１図に対応する
部分は同一の符号を記す。
スタの製造工程断面図である。なお、第１図に対応する
部分は同一の符号を記す。
まず、同図（ａ）に示す如く、シリコン基板１１の素子
形成領域には、不純物としてほう素（Ｂ）をエネルギー
が１６０ＫｅＶ、ドーズ量が２ Ｘ１０１３ｃｍ−”程
度でイオン注入し、ｐウェル層１２を形成する。
形成領域には、不純物としてほう素（Ｂ）をエネルギー
が１６０ＫｅＶ、ドーズ量が２ Ｘ１０１３ｃｍ−”程
度でイオン注入し、ｐウェル層１２を形成する。
次に、同図（ｂ）に示す如く、シリコン基板１１上に、
化学気相成長（ＣＶＤ）法などにより窒化シリコン（Ｓ
ｉＮｘ ）膜１３を１５００人程度０膜厚に堆積し、図
示しないレジストをマスクとして、素子形成領域上のＳ
ｉＮｘ膜１３を残すようにエツチングする。
化学気相成長（ＣＶＤ）法などにより窒化シリコン（Ｓ
ｉＮｘ ）膜１３を１５００人程度０膜厚に堆積し、図
示しないレジストをマスクとして、素子形成領域上のＳ
ｉＮｘ膜１３を残すようにエツチングする。
次に、同図（Ｃ）に示す如く、熱酸化によりシリコン基
板１１を選択的に酸化して５０００人程度０膜厚の素子
分離用のフィールド酸化膜１４を形成し、かつこの時の
熱処理で注入したほう素を活性化する。
板１１を選択的に酸化して５０００人程度０膜厚の素子
分離用のフィールド酸化膜１４を形成し、かつこの時の
熱処理で注入したほう素を活性化する。
続いて、図示しないレジストマスクを用いてエミッタ及
びベース部にイオン注入で不純物としてヒ素（Ａｓ）を
、エネルギーが７０ＫｅＶ 、 ドーズ量が８×ＩＱ
ＩＳｃＩｌｌ−！程度で注入スル。
びベース部にイオン注入で不純物としてヒ素（Ａｓ）を
、エネルギーが７０ＫｅＶ 、 ドーズ量が８×ＩＱ
ＩＳｃＩｌｌ−！程度で注入スル。
次に、同図（ｄ）に示す如く、図示しないレジストマス
クによりエミッタ部にレジストを残し、反応性イオンエ
ツチング（ＲＩＢ）によりコレクタ部になる部分の５ｉ
ＮＸ膜１３をフッ素系のエツチングガス（例えばＣＦ４
＋Ｏ□）によりエツチングし、続いてシリコン基板１
１を塩素系のエツチングガス（例えばＣＣ１ａ ＋ Ｂ
Ｃｆ ３）により３０００人の深さにエツチングする。
クによりエミッタ部にレジストを残し、反応性イオンエ
ツチング（ＲＩＢ）によりコレクタ部になる部分の５ｉ
ＮＸ膜１３をフッ素系のエツチングガス（例えばＣＦ４
＋Ｏ□）によりエツチングし、続いてシリコン基板１
１を塩素系のエツチングガス（例えばＣＣ１ａ ＋ Ｂ
Ｃｆ ３）により３０００人の深さにエツチングする。
すなわち、シリコン基板１１には、エミッタ部が凸部１
５にコレクタ部が凹部１６に形成される。
５にコレクタ部が凹部１６に形成される。
続いて、凸部１５のエミッタ部に残したＳｉＮ、膜１３
をマスクにして、凹部１６のコレクタ部に不純物として
ヒ素（Ａｓ）を、エネルギーが７０にｅＶ、ドーズ量が
２ ＸＩＯ”ｃｍ−２程度でイオン注入する。その後、
熱処理により注入したＡｓの活性化を行い、凸部１５に
エミッタ拡散領域１７、凹部１６にコレクタ拡散領域１
８を形成する。
をマスクにして、凹部１６のコレクタ部に不純物として
ヒ素（Ａｓ）を、エネルギーが７０にｅＶ、ドーズ量が
２ ＸＩＯ”ｃｍ−２程度でイオン注入する。その後、
熱処理により注入したＡｓの活性化を行い、凸部１５に
エミッタ拡散領域１７、凹部１６にコレクタ拡散領域１
８を形成する。
次に、同図（ｅ）に示す如く、全面に電極分離用の酸化
膜１９をＣＶＤ法により５０００人程度０膜厚に堆積す
る。
膜１９をＣＶＤ法により５０００人程度０膜厚に堆積す
る。
次に、同図（ｆ）に示す如（、図示しないレジストをマ
スクにして、エミッタ部及びコレクタ部、ベース部の酸
化膜１９、エミッタ部、ベース部の５ｉＮＸ膜１３をそ
れぞれフッ素系のエツチングガスを用いて反応性イオン
エツチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ） （ＲＩＥ）によりエツチングする。続いてアルミ
ニュウム膜をマグネトロンスパッタ法により１μｍ程度
堆積し、図示しないレジストをマスクにしてエツチング
し、エミッタ電極２０、コレクタ電極２１、ベース電極
２２をそれぞれ形成する。
スクにして、エミッタ部及びコレクタ部、ベース部の酸
化膜１９、エミッタ部、ベース部の５ｉＮＸ膜１３をそ
れぞれフッ素系のエツチングガスを用いて反応性イオン
エツチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ） （ＲＩＥ）によりエツチングする。続いてアルミ
ニュウム膜をマグネトロンスパッタ法により１μｍ程度
堆積し、図示しないレジストをマスクにしてエツチング
し、エミッタ電極２０、コレクタ電極２１、ベース電極
２２をそれぞれ形成する。
上記構造のバイポーラ型トランジスタでは、エミッタ部
がシリコン基板１１の凸部１５に形成され、コレクタ部
が凸部１５に隣接する凹部１６に形成されるため、熱処
理による横方向への拡散を防止するとともに、イオン注
入によるチャネリングや後の熱処理による影響で接合が
破壊されることが少なくなる。また、エミッタ拡散領域
１７とコレクタ拡散領域１８の大きさは、イオンの注入
エネルギーと熱処理時間の制御による他に、ＲＩＥなど
によるエミッタ部の幅と溝の深さの制御ができるため、
横方向への拡散を抑え、ベース接合を薄くすることが可
能になる。従来のバイポーラ型トランジスタでは、ベー
ス層が１０００人程度７あったのが、本発明の実施例で
は５００人程０に形成することが容易になった。さらに
、ＲＩＥなどにより凸部１５と凹部１６を形成し、Ｓｉ
Ｎヶ膜１３をマスクにしてイオン注入することでマスク
合わせが必要なく工程を少なくすることができる。
がシリコン基板１１の凸部１５に形成され、コレクタ部
が凸部１５に隣接する凹部１６に形成されるため、熱処
理による横方向への拡散を防止するとともに、イオン注
入によるチャネリングや後の熱処理による影響で接合が
破壊されることが少なくなる。また、エミッタ拡散領域
１７とコレクタ拡散領域１８の大きさは、イオンの注入
エネルギーと熱処理時間の制御による他に、ＲＩＥなど
によるエミッタ部の幅と溝の深さの制御ができるため、
横方向への拡散を抑え、ベース接合を薄くすることが可
能になる。従来のバイポーラ型トランジスタでは、ベー
ス層が１０００人程度７あったのが、本発明の実施例で
は５００人程０に形成することが容易になった。さらに
、ＲＩＥなどにより凸部１５と凹部１６を形成し、Ｓｉ
Ｎヶ膜１３をマスクにしてイオン注入することでマスク
合わせが必要なく工程を少なくすることができる。
なお、上記実施例では、シリコン基板１１にｐウェル層
１２を形成し、シリコン基板１１の上部からベース電極
２３を形成しているが、本発明の適用範囲はこれに限ら
ず、ｐ型のシリコン基板を用いてベース電極をシリコン
基板の裏面から取るようにした構造でもよく、また極性
の反対のｐｎｐ型トランジスタを形成する場合も同様に
適用できる。
１２を形成し、シリコン基板１１の上部からベース電極
２３を形成しているが、本発明の適用範囲はこれに限ら
ず、ｐ型のシリコン基板を用いてベース電極をシリコン
基板の裏面から取るようにした構造でもよく、また極性
の反対のｐｎｐ型トランジスタを形成する場合も同様に
適用できる。
〔発明の効果）
以上説明した様に本発明によれば、半導体基板に形成し
た凸部にエミッタ拡散層を形成し、該凸部に隣接する半
導体基板の凹部にコレクタ拡散層を形成することで、ベ
ースの長さは、凹凸部の深さ、不純物などのイオン注入
、熱処理により決めることができ、工程を少なくして、
薄いベース接合の形成が容易になる。
た凸部にエミッタ拡散層を形成し、該凸部に隣接する半
導体基板の凹部にコレクタ拡散層を形成することで、ベ
ースの長さは、凹凸部の深さ、不純物などのイオン注入
、熱処理により決めることができ、工程を少なくして、
薄いベース接合の形成が容易になる。
第１図は本発明実施例のバイポーラ型トランジスタの断
面図、 第２図（ａ）〜（ｆ）は第１図のバイポーラ型トランジ
スタの製造工程断面図、 第３図は従来例のバイポーラ型トランジスタの断面図で
ある。 図中、 １１はシリコン基板、 １２はｐウェル層、 １３はＳｉＮ、膜、 １４はフィールド酸化膜、 １５は凸部、 １６は凹部、 １７はエミッタ拡散領域、 １８はコレクタ拡散領域、 １９は酸化膜、 ２０はエミッタ電極、 ２１はコレクタ電極、 ２２はベース電極 を示す。 特許出願人 富士通株式会社
面図、 第２図（ａ）〜（ｆ）は第１図のバイポーラ型トランジ
スタの製造工程断面図、 第３図は従来例のバイポーラ型トランジスタの断面図で
ある。 図中、 １１はシリコン基板、 １２はｐウェル層、 １３はＳｉＮ、膜、 １４はフィールド酸化膜、 １５は凸部、 １６は凹部、 １７はエミッタ拡散領域、 １８はコレクタ拡散領域、 １９は酸化膜、 ２０はエミッタ電極、 ２１はコレクタ電極、 ２２はベース電極 を示す。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 〔１〕半導体基板（１１）に形成した一導電型のウェル
（１２）層上に設けた凸部（１５）に反対導電型のエミ
ッタ拡散領域（１７）を形成し、該凸部（１５）に隣接
する半導体基板（１１）の凹部（１６）に反対導電型の
コレクタ拡散領域（１８）を形成してなる半導体装置。 〔２〕半導体基板（１１）の一導電型のウェル層（１２
）のエミッタ・コレクタ形成領域に反対導電型のエミッ
タ用拡散領域（１７）を形成する工程と、前記半導体基
板（１１）のコレクタ形成領域を凹部（１６）に形成し
、エミッタ形成領域を凸部（１５）に形成する工程と、 前記コレクタ形成領域の凹部（１６）に反対導電型のコ
レクタ拡散領域（１８）を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30390788A JPH02151036A (ja) | 1988-12-02 | 1988-12-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30390788A JPH02151036A (ja) | 1988-12-02 | 1988-12-02 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02151036A true JPH02151036A (ja) | 1990-06-11 |
Family
ID=17926703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30390788A Pending JPH02151036A (ja) | 1988-12-02 | 1988-12-02 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02151036A (ja) |
-
1988
- 1988-12-02 JP JP30390788A patent/JPH02151036A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPH0513426A (ja) | 半導体装置 | |
| JPH1041476A (ja) | 半導体装置の製造方法 | |
| JPH02151036A (ja) | 半導体装置及びその製造方法 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| JPH1140573A (ja) | 半導体装置の製造方法 | |
| JPH04343479A (ja) | 可変容量ダイオード | |
| JP3138715B2 (ja) | コレクタプラグの形成方法 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| JP2828264B2 (ja) | 半導体装置の製造方法 | |
| JPH0479334A (ja) | 半導体装置およびその製造方法 | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| JPS62281367A (ja) | 半導体装置の製造方法 | |
| JPH0579186B2 (ja) | ||
| JPH04186724A (ja) | 半導体装置の製造方法 | |
| JPH05326536A (ja) | バイポーラ型トランジスタの製造方法 | |
| JPH0227813B2 (ja) | Handotaisochinoseizohoho | |
| JPH04179236A (ja) | 半導体装置の製造方法 | |
| JPH03224238A (ja) | バイポーラトランジスタの製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 | |
| JPH0278227A (ja) | コレクタ分離拡散トランジスタとその製造方法 | |
| JPH0439787B2 (ja) | ||
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH03159167A (ja) | 半導体集積回路の製造方法 |