JPH0479334A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0479334A
JPH0479334A JP2194235A JP19423590A JPH0479334A JP H0479334 A JPH0479334 A JP H0479334A JP 2194235 A JP2194235 A JP 2194235A JP 19423590 A JP19423590 A JP 19423590A JP H0479334 A JPH0479334 A JP H0479334A
Authority
JP
Japan
Prior art keywords
forming
wiring
semiconductor device
insulating film
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2194235A
Other languages
English (en)
Other versions
JP3063122B2 (ja
Inventor
Toshihiko Higuchi
俊彦 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2194235A priority Critical patent/JP3063122B2/ja
Priority to JP2267605A priority patent/JP2976513B2/ja
Priority to KR1019910012428A priority patent/KR100200397B1/ko
Priority to US07/818,717 priority patent/US5281544A/en
Publication of JPH0479334A publication Critical patent/JPH0479334A/ja
Priority to US08/139,608 priority patent/US5404043A/en
Application granted granted Critical
Publication of JP3063122B2 publication Critical patent/JP3063122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体装置の能動素子の製造方法に関し、特
に半導体基板表面の平面に沿って形成したバイポーラト
ランジスタ素子の製造方法に関する。
［従来の技術］ 従来技術の半導体基板表面の平面に沿って形成したバイ
ポーラトランジスタ素子（以下ブレーナ型バイポーラと
称す）の製造方法は、第２導電型の半導体基板の表面の
２ケ所に第１導電型の不純物拡散層を形成する工程によ
り、一方の第１導電型の不純物拡散層をコレクタ、他方
の第１導電型の不純物拡散層をエミッタとし、コレクタ
とエミッタの間の領域の第２の導電型の領域をベースに
する形成方法を用いていた。
ここでバイポーラトランジスタの電流増幅率はベース領
域の幅に影響され、バイポーラトランジスタの電流増幅
率（以下Ｈｆｅと称す）を大きくするためにはベース領
域の幅を小さくする必要がある。またトランジスタのサ
イズが微細化されるに伴いベース幅の均一性が素子特性
のばらつきに大きい影響を及ぼすようになる。
［発明が解決しようとする課題及び目的］しかしながら
、前述の従来技術の半導体装置の製造方法では第１の導
電型の不純物の拡散層を形成する不純物の拡散によりベ
ース幅が決定される。
すなわちブレーナ型バイポーラのベース幅はフォトリソ
グラフィー技術の解像度の限界があるため微細化するこ
とは難しい。またトランジスタの高性能化のためＨｆｅ
を高くするため第１の導電型の不純物拡散層を熱拡散に
より広げる方法は半導体プロセスのばらつきの影響を受
けやすい。以上の理由により微細なブレーナ型バイポー
ラ・高性能のブレーナ型バイポーラを均一な素子特性で
制御性よく形成することができないという問題を有して
いた。
またベース幅を変更するためには第１の不純物拡散層を
形成するためのフォトマスクの変更や大きなプロセス条
件の変更などが必要であった。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、ブレーナ型バイポーラ
トランジスタをプロセスの影響を受けにくい均一な特性
で形成てきる半導体装置の製造方法を提供し、また微細
で高いＨｆｅのブレーナ型バイポーラの半導体装置の製
造方法を提供するところにある。
［課題を解決するための手段］ 本発明の半導体装置の製造方法は、半導体基板の平面に
沿って形成するバイポーラ型半導体装置の製造方法にお
いて、コレクタ電極である第１の導電型の半導体基板上
に薄い絶縁膜を介して配線を形成する工程と、該半導体
基板の表面部分で該配線の横方向に広がる領域にベース
領域とする第２の導電型の不純物拡散層を形成する工程
と、該配線の側面に絶縁膜からなるサイドウオールを形
成する工程と、該第２の導電型の不純物拡散層表面部分
で該サイドウオールの横方向に広がる領域にエミッタ電
極とする第１の導電型不純物拡散層を形成する工程から
なることを特徴とする。
また前記配線を形成する方法として、多結晶シリコンあ
るいは高融点金属を主成分とする配線膜を形成する工程
と、該配線膜をフォトリソ技術及びエツチング技術によ
り所望の箇所に配線を形成する工程からなることを特徴
とし、前記サイドウオールを形成する方法として、前記
第２の導電型の不純物拡散層を形成する工程の後半導体
基板上に絶縁膜を形成する工程と、該絶縁膜を異方性の
ドライエツチングをすることにより前記配線の側面にの
みサイドウオールを形成する工程からなることを特徴と
し、前記ドライエツチングのエツチングする膜厚を変え
ること：こより前記サイドウオールの幅を制御する工程
を特徴とする。
［実施例］ 第１図（ａ）〜（ｅ）は本発明の半導体装置の製造方法
を実施例として工程を追って示した半導体装置の断面図
である。以下この図にしたがって本発明を実施例として
説明する。また本実施例ではブレーナ型バイポーラの一
例としてＮＰＮ型のトランジスタを形成する場合を例に
取って説明す第１図（ａ）で示すように第１の導電型を
示す半導体基板１上に素子分離絶縁膜８と能動素子領域
を形成しその上に薄い絶縁膜２を形成した復薄い絶縁膜
上に配線３を形成する。本実施例として第１の導電型の
半導体基板としてシリコン短結晶基板中にＮ型の導電型
の不純物である燐を１ｘｌＯ”ｃ　ｍ−３の濃度に拡散
した基板を用い、素子分離絶縁膜としては１μｍの厚さ
のシリコン酸化膜を形成する。その後酸素雰囲気中ての
熱処理によりシリコン基板表面に３００人程以下厚さの
シリコン酸化膜を薄い絶縁膜２として形成する。さらに
配線３として本実施例では薄い絶縁膜上に４０００人の
多結晶シリコン膜を形成した後フォトリソ技術及びエツ
チング技術により所望の箇所にのみ配線として残す方法
を用いる。この多結晶シリコンからなる配線中に導電性
を持たすために不純物が拡散してあっても本発明の範囲
を越えるものではないし、また配線材料として多結晶シ
リコンの他にモリブデンやタングステン等の高融点金属
あるいは高融点金属とシリコンの化合物であってもかま
わない。次に第２図（ｂ）て示すように第１の導電型の
半導体基板１中に第２の導電型の不純物拡散層４を形成
する。本実施例ではＰ型の導電性を示す不純物であるホ
ウ素を５ｘｌＯ”ｃｍ−２シリコン基板中にイオン注入
した後、加熱処理により拡散し深さ０．　６〜１μｍ程
度のＰ型の不純物拡散層４を形成する。この工程におい
て前記の配線３の下のシリコン基板と素子分離絶縁膜の
下のシリコン基板中へはイオン注入されないため自己整
合的に第２の導電型の不純物拡散層４が形成される。こ
の半導体基板表面全面に絶縁膜５゛を形成する。本実施
例では化学的気相成長法（ＣＶＤ法）を用いて第２図（
Ｃ）のようにシリコン酸化膜を０．５μｍ形成する。こ
の半導体基板全面をＲ工Ｅ　（Ｒｅａｃｔｉｖｅ　　Ｉ
ｏｎ　　Ｅｔｃｈ）等の異方性のドライエツチングを行
うことにより前記の配線側面に絶縁膜のサイドウオール
５を形成する。異方性エツチングによりエツチングする
膜厚を６０００人程度ヒナることによりサイドウオール
の幅を３０００人程度以下きる。前記の半導体基板上に
フォトリソ技術によりフォトレジストのマスク９を形成
する（第１図（ｄ））。形成したレジストマスク９によ
り第１図（ｅ）に示すように第２の導電型の不純物拡散
層４表面部分のサイドウオール５に隣接する領域に第１
の導電型の不純物拡散層６を形成する。本実施例では砒
素を５ｘｌＯ１５ｃｍ−２イオン注入した後熱処理する
事により０．２μｍの深さのＮ型不純物拡散層６を形成
する。以上の工程により前記配線下のシリコン基板１を
コレクタ、砒素不純物を有する不純物拡散層６をエミッ
タ、サイドウオール下部のホウ素の拡散層の狭くなった
部分７をベースとするＮＰＮ型のブレーナ型バイポーラ
トランジスタが形成された。
以上述べてきた本発明の半導体装置は前記の実施例でも
わかるように、サイドウオール５を形成するための異方
性ドライエツチングで絶縁膜をエツチングする膜厚を変
えることによりサイドウオール５の幅を変えることがで
きる。前記の実施例では６０００人程度エソチングする
事により３０００人の幅のサイドウオールを形成した。
このとき形成される第１の導電型の不純物拡散層６によ
り第２の不純物拡散層の狭くなった領域すなわちベース
７の幅は第１図（ｅ）かられかるように約４０００人で
ある。これに対し異方性エツチングで絶縁膜を８０００
人程度エソチングするとサイドウオール５の幅は２００
０人になる。このサイドウオールにより形成される第１
の導電型不純物拡散層は前記の３０００人幅のサイドウ
オールの時に比べ配線３の方向に広がりこの結果ベース
７幅は約３０００人になる。すなわち本発明の半導体装
置の製造方法によればトランジスタの能力を決めるＨｆ
ｅを容易に制御できることがわかる。
以上本発明の実施例としてＮＰＮ型のブレーナ型バイポ
ーラを形成する過程を例に取って説明してきたがそれぞ
れの不純物の導電型を変えることにより同様の本発明の
製造方法によりＰＮＰ型のブレーナ型バイポーラを形成
することもできる。
［発明の効果］ 以上述べたように、本発明の半導体装置の製造方法によ
れば以下に列挙するような効果を有する。
（１）プレーナ型バイポーラにおいて従来技術では実現
できなかった微細寸法の半導体装置を本発明のサイドウ
オールを用いたベースの形成技術により実現することが
できる。またベース幅が微細であるため従来技術の製造
方法；こより形成していたブレーナ型バイポーラトラン
ジスタよりＨｆｅが２倍以上大きな高性能トランジスタ
を形成することを可能にした。
（２）サイドウオール輻でベース幅をコントロールする
ためトランジスタのＨｆｅの特性の合わせ込みが容易で
ありまたＨｆｅを制御性よく変化させることも可能であ
る。またサイドウオールはプロセス上均一性がよい為こ
のサイドウオールを用いてトランジスタ特性を制御して
いる本発明の半導体装置の製造方法により形成された半
導体装置は特性の均一性が向上している。
（３ンまた本発明の実施例でわかるように本半導体装置
の製造方法は微細ＭＩＳ型半導体装置を形成する工程と
類似するところが多いため同一の半導体基板上にｈｉ　
Ｉ　Ｓ型半導体装置とプレーナ型バイポーラを工程を複
雑にする事なく形成する事も容易であり半導体回路の集
積化も可能である点についても特筆するところである。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は、本発明の半導体装置の製造方
法を工程を追って示した半導体装置の断面図。 第一の導電型をしめず半導体基板 うすい絶縁膜 配線 第２の導電型の不純物拡散層 絶縁物からなるサイドウオール 絶縁膜 第１の導電型の不純物拡散層 ベース領域 素子分離絶縁膜 フォトレジスト 以上 出願人　　セイコーエプソン株式会社 代理人　　弁理土鈴木喜三部他１名 １１図

Claims (4)

    【特許請求の範囲】
  1. （１）半導体基板の平面に沿って形成するバイポーラ型
    半導体装置の製造方法において、コレクタ電極である第
    １の導電型の半導体基板上に薄い絶縁膜を介して配線を
    形成する工程と、該半導体基板の表面部分で該配線の横
    方向に広がる領域にベース領域とする第２の導電型の不
    純物拡散層を形成する工程と、該配線の側面に絶縁膜か
    らなるサイドウォールを形成する工程と、該第２の導電
    型の不純物拡散層表面部分で該サイドウォールの横方向
    に広がる領域にエミッタ電極とする第１の導電型不純物
    拡散層を形成する工程からなることを特徴とする半導体
    装置の製造方法
  2. （２）前記配線を形成する方法として、多結晶シリコン
    あるいは高融点金属を主成分とする配線膜を形成する工
    程と、該配線膜をフォトリソ技術及びエッチング技術に
    より所望の箇所に配線を形成する工程からなることを特
    徴とする請求項１記載の半導体装置の製造方法
  3. （３）前記サイドウォールを形成する方法として、前記
    第２の導電型の不純物拡散層を形成する工程の後半導体
    基板上に絶縁膜を形成する工程と、該絶縁膜を異方性の
    ドライエッチングをすることにより前記配線の側面にの
    みサイドウォールを形成する工程からなることを特徴と
    する請求項１記載の半導体装置の製造方法
  4. （４）前記ドライエッチングのエッチングする膜厚を変
    えることにより前記サイドウォールの幅を制御する工程
    を特徴とする請求項１記載の半導体装置の製造方法
JP2194235A 1990-07-23 1990-07-23 半導体装置およびその製造方法 Expired - Lifetime JP3063122B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2194235A JP3063122B2 (ja) 1990-07-23 1990-07-23 半導体装置およびその製造方法
JP2267605A JP2976513B2 (ja) 1990-07-23 1990-10-05 半導体装置
KR1019910012428A KR100200397B1 (ko) 1990-07-23 1991-07-19 반도체장치 및 그 제조방법
US07/818,717 US5281544A (en) 1990-07-23 1992-01-09 Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors
US08/139,608 US5404043A (en) 1990-07-23 1993-10-20 Semiconductor devices of the planar type bipolar transistors and combination bipolar/MIS type transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2194235A JP3063122B2 (ja) 1990-07-23 1990-07-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0479334A true JPH0479334A (ja) 1992-03-12
JP3063122B2 JP3063122B2 (ja) 2000-07-12

Family

ID=16321222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2194235A Expired - Lifetime JP3063122B2 (ja) 1990-07-23 1990-07-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3063122B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61238776A (ja) * 1985-04-16 1986-10-24 Suntory Ltd インヒビタ−活性を有するｎ−アシルピロリジン誘導体及びその製法並びに用途

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61238776A (ja) * 1985-04-16 1986-10-24 Suntory Ltd インヒビタ−活性を有するｎ−アシルピロリジン誘導体及びその製法並びに用途

Also Published As

Publication number Publication date
JP3063122B2 (ja) 2000-07-12

Similar Documents

Publication Publication Date Title
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
JPH038343A (ja) バイポーラトランジスタとその製造方法
KR910000020B1 (ko) 반도체장치의 제조방법
JP3923620B2 (ja) 半導体基板の製造方法
JPH0479334A (ja) 半導体装置およびその製造方法
JP3237116B2 (ja) 半導体装置
JP2921859B2 (ja) 半導体集積回路
JP3052347B2 (ja) 半導体装置及びその製造方法
JP2976513B2 (ja) 半導体装置
JPH04343479A (ja) 可変容量ダイオード
JP3317289B2 (ja) 半導体装置の製造方法
JPH01155660A (ja) 半導体装置の製造方法
US5328856A (en) Method for producing bipolar transistors having polysilicon contacted terminals
JPH0567623A (ja) 半導体装置の製造方法
JPH0521446A (ja) 半導体装置およびその製造方法
JPS62185369A (ja) 半導体装置の製造方法
JPH04287329A (ja) ラテラルバイポーラトランジスタの製造方法
JPH02122620A (ja) 半導体装置の製造方法
JPH0258230A (ja) バイポーラトランジスタの製造方法
JPH05218059A (ja) 半導体装置及びその製造方法
JPH03224238A (ja) バイポーラトランジスタの製造方法
JPS6129171A (ja) 半導体装置の製造方法
JPH02151036A (ja) 半導体装置及びその製造方法
JPH02281732A (ja) 半導体装置の製造方法
JPS6384065A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080512

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11