JP2921859B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2921859B2 JP2921859B2 JP14382989A JP14382989A JP2921859B2 JP 2921859 B2 JP2921859 B2 JP 2921859B2 JP 14382989 A JP14382989 A JP 14382989A JP 14382989 A JP14382989 A JP 14382989A JP 2921859 B2 JP2921859 B2 JP 2921859B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- impurity region
- emitter
- base
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体集積回路に係り、特に横型（ラテラ
ル）PNPトランジスタの構造に関する。
ル）PNPトランジスタの構造に関する。
（従来の技術） 第３図は、従来のラテラルPNPトランジスタの平面パ
ターンを示しており、10はシリコン基板、11はエミッタ
拡散領域、12はエミッタコンタクト部、13はエミッタ拡
散領域11から離れた位置でこれを囲むように形成された
コレクタ拡散領域、14はコレクタコンタクト部、15はエ
ミッタ拡散領域11とコレクタ拡散領域13との間の活性ベ
ース領域、16は活性ベース領域15と連なるベース電極領
域、17はベースコンタクト部である。
ターンを示しており、10はシリコン基板、11はエミッタ
拡散領域、12はエミッタコンタクト部、13はエミッタ拡
散領域11から離れた位置でこれを囲むように形成された
コレクタ拡散領域、14はコレクタコンタクト部、15はエ
ミッタ拡散領域11とコレクタ拡散領域13との間の活性ベ
ース領域、16は活性ベース領域15と連なるベース電極領
域、17はベースコンタクト部である。
第４図（ａ）乃至（ｅ）は、第３図に示したラテラル
PNPトランジスタの製造工程における第３図中のＡ−Ａ
線に沿う断面構造を示している。即ち、先ず、第４図
（ａ）に示すように、P-型シリコン基板10の表面に、Sb
（アンチモン）、As（ヒ素）等のｎ型不純物を熱拡散法
あるいはイオン注入法等を用いて選択的に導入し、ベー
ス直列寄生抵抗を減らすためのｎ型不純物を高濃度に含
むN+埋込み層21を形成した後、エピタキシャル成長法等
を用いてＮ型単結晶シリコン層22を成長させる。
PNPトランジスタの製造工程における第３図中のＡ−Ａ
線に沿う断面構造を示している。即ち、先ず、第４図
（ａ）に示すように、P-型シリコン基板10の表面に、Sb
（アンチモン）、As（ヒ素）等のｎ型不純物を熱拡散法
あるいはイオン注入法等を用いて選択的に導入し、ベー
ス直列寄生抵抗を減らすためのｎ型不純物を高濃度に含
むN+埋込み層21を形成した後、エピタキシャル成長法等
を用いてＮ型単結晶シリコン層22を成長させる。
次に、Ｂ（ボロン）等のｐ型不純物を熱拡散法あるい
はイオン注入法等を用いて選択的に導入し、第４図
（ｂ）に示すように、ｐ型不純物を高濃度に含む素子分
離用のP+拡散層23を形成する。また、Ｐ（リン）等のｎ
型不純物を熱拡散法あるいはイオン注入法等を用いて選
択的に導入し、ベース直列寄生抵抗を減らすためのN+拡
散層（ベース電極領域）16を形成する。さらに、熱酸化
法等を用いて選択的にフィールド酸化膜24を例えば8000
Å程度形成した後、熱酸化法等を用いて全面に例えば50
0〜1000Å程度の薄い酸化膜25を形成する。さらに、リ
ソグラフィ技術を用いてレジスト26をパターニングす
る。
はイオン注入法等を用いて選択的に導入し、第４図
（ｂ）に示すように、ｐ型不純物を高濃度に含む素子分
離用のP+拡散層23を形成する。また、Ｐ（リン）等のｎ
型不純物を熱拡散法あるいはイオン注入法等を用いて選
択的に導入し、ベース直列寄生抵抗を減らすためのN+拡
散層（ベース電極領域）16を形成する。さらに、熱酸化
法等を用いて選択的にフィールド酸化膜24を例えば8000
Å程度形成した後、熱酸化法等を用いて全面に例えば50
0〜1000Å程度の薄い酸化膜25を形成する。さらに、リ
ソグラフィ技術を用いてレジスト26をパターニングす
る。
次に、レジスト26をマスクにして、ボロン等のｐ型不
純物をイオン注入法等を用いてドーピングし、第４図
（ｃ）に示すように、Ｐ型のエミッタ拡散領域11および
コレクタ拡散領域13を形成する。
純物をイオン注入法等を用いてドーピングし、第４図
（ｃ）に示すように、Ｐ型のエミッタ拡散領域11および
コレクタ拡散領域13を形成する。
次に、第４図（ｂ）に示すように、N+拡散層16上の酸
化膜25をフッ素系エッチャント等を用いてエッチングし
た後、Asあるいはリン等のｎ型不純物を添加した多結晶
シリコン膜27を全面に成長させ、リソグラフィ技術と、
Cl2系ガス等を用いたドライ蝕刻法等によりパターニン
グする。この多結晶シリコン膜27は、エミッタ拡散領域
11およびコレクタ拡散領域13の先に挾まれたＮ型単結晶
シリコン層22の表面、即ち、活性ベース領域15が反転し
ないように、この活性ベース領域15上の電位をベース電
位と同電位となるようにするためのものであるが、後述
する配線金属の電位、配線金属下の膜構造等に工夫を加
えて活性ベース領域15が反転しないようになっていれ
ば、必ずしも必要としない。
化膜25をフッ素系エッチャント等を用いてエッチングし
た後、Asあるいはリン等のｎ型不純物を添加した多結晶
シリコン膜27を全面に成長させ、リソグラフィ技術と、
Cl2系ガス等を用いたドライ蝕刻法等によりパターニン
グする。この多結晶シリコン膜27は、エミッタ拡散領域
11およびコレクタ拡散領域13の先に挾まれたＮ型単結晶
シリコン層22の表面、即ち、活性ベース領域15が反転し
ないように、この活性ベース領域15上の電位をベース電
位と同電位となるようにするためのものであるが、後述
する配線金属の電位、配線金属下の膜構造等に工夫を加
えて活性ベース領域15が反転しないようになっていれ
ば、必ずしも必要としない。
次に、第４図（ｅ）に示すように、全面に絶縁膜28を
成長させた後、リソグラフィ技術と、CF4等のガスを用
いたドライ蝕刻法等を用い、コンタクトホールを開孔
き、さらに、配線金属29a〜29cを形成して素子を完成さ
せる。なお、12は配線金属29aとエミッタ拡散領域11と
のコンタクト部、14は配線金属29bとコレクタ拡散領域1
3とのコンタクト部、17は配線金属29cとN+拡散層16上の
多結晶シリコン膜27とのコンタクト部である。
成長させた後、リソグラフィ技術と、CF4等のガスを用
いたドライ蝕刻法等を用い、コンタクトホールを開孔
き、さらに、配線金属29a〜29cを形成して素子を完成さ
せる。なお、12は配線金属29aとエミッタ拡散領域11と
のコンタクト部、14は配線金属29bとコレクタ拡散領域1
3とのコンタクト部、17は配線金属29cとN+拡散層16上の
多結晶シリコン膜27とのコンタクト部である。
次に、上記したようなラテラルPNPトランジスタの動
作原理について第５図を参照しながら説明する。即ち、
エピタキシャル成長したＮ型単結晶シリコン層22および
N+埋込み層21およびN+拡散層16からなるベースに対して
VEBなる順方向電圧をｐ型のエミッタ拡散領域11に印加
した時、エミッタＥからベースＢに対して注入される電
流は、エミッタ拡散領域11の側面部から注入されてベー
スを通ってコレクタＣに達する電流IE1と、エミッタ拡
散領域11の底面部から注入されて殆んどがベース電流と
なる電流IE2とに分けて考えることができる。これらの
電流IE1およびIE2は、それぞれ次式で表わされる。
作原理について第５図を参照しながら説明する。即ち、
エピタキシャル成長したＮ型単結晶シリコン層22および
N+埋込み層21およびN+拡散層16からなるベースに対して
VEBなる順方向電圧をｐ型のエミッタ拡散領域11に印加
した時、エミッタＥからベースＢに対して注入される電
流は、エミッタ拡散領域11の側面部から注入されてベー
スを通ってコレクタＣに達する電流IE1と、エミッタ拡
散領域11の底面部から注入されて殆んどがベース電流と
なる電流IE2とに分けて考えることができる。これらの
電流IE1およびIE2は、それぞれ次式で表わされる。
ここで、 A1:エミッタ拡散領域11の側面面積 A2:エミッタ拡散領域11の底面面積 q :電子の電荷 Dp:ベース中のホール拡散係数 ni:真性キャリア濃度 Nd:ベース（Ｎ型単結晶シリコン層22）のドナー濃度 WB:ベース幅 Lp:ベース（Ｎ型単結晶シリコン層22）中のホール拡散
長 k :ボルツマン定数 T :絶対温度 である。
長 k :ボルツマン定数 T :絶対温度 である。
しかし、上記した従来のラテラルPNPトランジスタ
は、エミッタ拡散領域11の底面部から注入されてベース
電流となる電流IE2が比較的大きいので、縦型NPNトラン
ジスタと比べて電流増幅率hfeが低く、回路構成上の制
約が大きかった。例えば第６図に示すようなカレントミ
ラー型の電流源をラテラルPNPトランジスタQ1、Q2およ
び抵抗R1、R2により構成する場合、基準電流I0と電流源
出力電流I1との決定に際して、ラテラルPNPトランジス
タQ1、Q2のベース電流を考慮に入れないと誤差が大きく
なってしまう。
は、エミッタ拡散領域11の底面部から注入されてベース
電流となる電流IE2が比較的大きいので、縦型NPNトラン
ジスタと比べて電流増幅率hfeが低く、回路構成上の制
約が大きかった。例えば第６図に示すようなカレントミ
ラー型の電流源をラテラルPNPトランジスタQ1、Q2およ
び抵抗R1、R2により構成する場合、基準電流I0と電流源
出力電流I1との決定に際して、ラテラルPNPトランジス
タQ1、Q2のベース電流を考慮に入れないと誤差が大きく
なってしまう。
また、電流IE2を小さくするために、通常は、エミッ
タ面積を小さくして前式（２）のA2（エミッタ拡散領域
11の底面面積）を小さくする方法が採られており、エミ
ッタ面積をフォトエッチングプロセスの最小寸法とする
方法は、米国特許第4,669,177号明細書等に開示されて
いる。しかし、このエミッタ面積を小さくすると、前式
（１）のA1（エミッタ拡散領域11の側面面積）も小さく
なり、ラテラルPNPトランジスタの電流容量が低下し、
十分な電流を流せなくなるという問題があった。
タ面積を小さくして前式（２）のA2（エミッタ拡散領域
11の底面面積）を小さくする方法が採られており、エミ
ッタ面積をフォトエッチングプロセスの最小寸法とする
方法は、米国特許第4,669,177号明細書等に開示されて
いる。しかし、このエミッタ面積を小さくすると、前式
（１）のA1（エミッタ拡散領域11の側面面積）も小さく
なり、ラテラルPNPトランジスタの電流容量が低下し、
十分な電流を流せなくなるという問題があった。
（発明が解決しようとする課題） 上記したように従来の半導体集積回路に形成されるラ
テラルPNPトランジスタは、エミッタ拡散領域の底面部
から注入されてベース電流となる電流IE2が比較的大き
く、電流増幅率hfeが低く、回路構成上の制約が大きい
という問題があり、また、電流IE2を小さくするため
に、エミッタ面積を小さくしてエミッタ拡散領域の底面
面積A2を小さくすると、エミッタ拡散領域の側面面積A1
も小さくなり、トランジスタの電流容量が低下し、これ
に十分な電流を流せなくなるという問題があった。
テラルPNPトランジスタは、エミッタ拡散領域の底面部
から注入されてベース電流となる電流IE2が比較的大き
く、電流増幅率hfeが低く、回路構成上の制約が大きい
という問題があり、また、電流IE2を小さくするため
に、エミッタ面積を小さくしてエミッタ拡散領域の底面
面積A2を小さくすると、エミッタ拡散領域の側面面積A1
も小さくなり、トランジスタの電流容量が低下し、これ
に十分な電流を流せなくなるという問題があった。
本発明は、上記の問題点を解決すべくなされたもの
で、その目的は、ラテラルPNPトランジスタのエミッタ
拡散領域の底面部から注入されてベース電流となる電流
IE2が比較的小さく、電流増幅率hfeが高く、回路構成上
の制約が小さくて済み、しかも、上記ラテラルPNPトラ
ンジスタの電流容量が大きく、これに十分な電流を流す
ことが可能な半導体集積回路を提供することにある。
で、その目的は、ラテラルPNPトランジスタのエミッタ
拡散領域の底面部から注入されてベース電流となる電流
IE2が比較的小さく、電流増幅率hfeが高く、回路構成上
の制約が小さくて済み、しかも、上記ラテラルPNPトラ
ンジスタの電流容量が大きく、これに十分な電流を流す
ことが可能な半導体集積回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 第１の発明の半導体集積回路は、ラテラルPNPトラン
ジスタのエミッタ拡散領域の側面におけるベース不純物
濃度よりも、このエミッタ拡散領域の底面におけるベー
ス不純物濃度が高いことを特徴とする。
ジスタのエミッタ拡散領域の側面におけるベース不純物
濃度よりも、このエミッタ拡散領域の底面におけるベー
ス不純物濃度が高いことを特徴とする。
第２の発明の半導体集積回路は、ラテラルPNPトラン
ジスタのエミッタ拡散領域の側面におけるベース側のバ
ンドギャップよりも、このエミッタ拡散領域の底面のヘ
テロ接合におけるベース側のバンドギャップが大きいこ
とを特徴とする。
ジスタのエミッタ拡散領域の側面におけるベース側のバ
ンドギャップよりも、このエミッタ拡散領域の底面のヘ
テロ接合におけるベース側のバンドギャップが大きいこ
とを特徴とする。
（作 用） 第１の発明の半導体集積回路において、ラテラルPNP
トランジスタの動作原理は、基本的には従来のものと同
様であるが、前式（１）の右辺のNd（ベースのドナー濃
度）よりも前式（２）の右辺のNdの方が１桁大きくな
る。従って、エミッタ拡散領域の側面部から注入されて
ベースを通ってコレクタ拡散領域に達する電流IE1の方
が、エミッタ拡散領域の底面部から注入されてベース電
流となる電流IE2よりも大きくなり、ベース電流は従来
に比べて1/10以下になる。
トランジスタの動作原理は、基本的には従来のものと同
様であるが、前式（１）の右辺のNd（ベースのドナー濃
度）よりも前式（２）の右辺のNdの方が１桁大きくな
る。従って、エミッタ拡散領域の側面部から注入されて
ベースを通ってコレクタ拡散領域に達する電流IE1の方
が、エミッタ拡散領域の底面部から注入されてベース電
流となる電流IE2よりも大きくなり、ベース電流は従来
に比べて1/10以下になる。
第２の発明の半導体集積回路において、ラテラルPNP
トランジスタの動作原理は、基本的には従来のものと同
様であるが、エミッタ拡散領域の底面のヘテロ接合にお
けるベース側のバンドギャップが、このエミッタ拡散領
域の側面におけるベース側のバンドギャップよりも大き
くなる。従って、エミッタからホールが注入されず、エ
ミッタ拡散領域の底面部から注入されてベース電流とな
る電流IE2は非常に小さくなり、ベース電流は従来に比
べて大幅に小さくなる。
トランジスタの動作原理は、基本的には従来のものと同
様であるが、エミッタ拡散領域の底面のヘテロ接合にお
けるベース側のバンドギャップが、このエミッタ拡散領
域の側面におけるベース側のバンドギャップよりも大き
くなる。従って、エミッタからホールが注入されず、エ
ミッタ拡散領域の底面部から注入されてベース電流とな
る電流IE2は非常に小さくなり、ベース電流は従来に比
べて大幅に小さくなる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。
する。
第１図（ａ）乃至（ｅ）は、半導体集積回路における
ラテラルPNPトランジスタの製造工程の断面構造を示し
ている。即ち、先ず、第１図（ａ）に示すように、P-型
シリコン基板10の表面に、Sb、As等のｎ型不純物を熱拡
散法あるいはイオン注入法等を用いて選択的に導入し、
ベース直列寄生抵抗を減らすためのｎ型不純物を高濃度
に含むN+埋込み層21を形成した後、エピタキシャル成長
法等を用いてＮ型単結晶シリコン層22を成長させる。
ラテラルPNPトランジスタの製造工程の断面構造を示し
ている。即ち、先ず、第１図（ａ）に示すように、P-型
シリコン基板10の表面に、Sb、As等のｎ型不純物を熱拡
散法あるいはイオン注入法等を用いて選択的に導入し、
ベース直列寄生抵抗を減らすためのｎ型不純物を高濃度
に含むN+埋込み層21を形成した後、エピタキシャル成長
法等を用いてＮ型単結晶シリコン層22を成長させる。
次に、ボロン等のｐ型不純物を熱拡散法あるいはイオ
ン注入法等を用いて選択的に導入し、第１図（ｂ）に示
すように、ｐ型不純物を高濃度に含む素子分離用のP+拡
散層23を形成する。また、リン等のｎ型不純物を熱拡散
法あるいはイオン注入法等を用いて選択的に導入し、ベ
ース直列寄生抵抗を減らすためのN+拡散層（ベース電極
領域）16を形成する。さらに、熱酸化法等を用いて選択
的にフィールド酸化膜24を例えば8000Å程度形成した
後、熱酸化法等を用いて全面に例えば500〜1000Å程度
の薄い酸化膜25を形成する。
ン注入法等を用いて選択的に導入し、第１図（ｂ）に示
すように、ｐ型不純物を高濃度に含む素子分離用のP+拡
散層23を形成する。また、リン等のｎ型不純物を熱拡散
法あるいはイオン注入法等を用いて選択的に導入し、ベ
ース直列寄生抵抗を減らすためのN+拡散層（ベース電極
領域）16を形成する。さらに、熱酸化法等を用いて選択
的にフィールド酸化膜24を例えば8000Å程度形成した
後、熱酸化法等を用いて全面に例えば500〜1000Å程度
の薄い酸化膜25を形成する。
さらに、リソグラフィ技術を用いてレジスト26をパタ
ーニングする。そして、このレジスト26をマスクにし
て、リンイオンを加速電圧が約600KeV、ドーズ量が約５
×1012cm-2の条件で注入し、Ｎ型単結晶シリコン層22中
の約0.8μｍの深さの所でピーク濃度が〜1017cm-3（Ｎ
型単結晶シリコン層22の不純物濃度に対して１桁以上高
い）のN+型領域18を形成する。
ーニングする。そして、このレジスト26をマスクにし
て、リンイオンを加速電圧が約600KeV、ドーズ量が約５
×1012cm-2の条件で注入し、Ｎ型単結晶シリコン層22中
の約0.8μｍの深さの所でピーク濃度が〜1017cm-3（Ｎ
型単結晶シリコン層22の不純物濃度に対して１桁以上高
い）のN+型領域18を形成する。
次に、上記レジスト26をマスクにして、ボロン等のｐ
型不純物をイオン注入法等を用いてドーピングし、第１
図（ｃ）に示すように、Ｐ型のエミッタ拡散領域11およ
びコレクタ拡散領域13を形成する。
型不純物をイオン注入法等を用いてドーピングし、第１
図（ｃ）に示すように、Ｐ型のエミッタ拡散領域11およ
びコレクタ拡散領域13を形成する。
次に、第１図（ｄ）に示すように、前記N+拡散層16上
の酸化膜25をフッ酸系エッチャント等を用いてエッチン
グした後、Asあるいはリン等のｎ型不純物を添加した多
結晶シリコン膜27を全面に成長させ、リソグラフィ技術
と、Cl2系ガス等を用いたドライ蝕刻法等によりパター
ニングする。この多結晶シリコン膜27は、エミッタ拡散
領域11およびコレクタ拡散領域13の間に挾まれたＮ型単
結晶シリコン層22の表面、即ち、活性ベース領域15が反
転しないように、この活性ベース領域15上の電位をベー
ス電位と同電位となるようにするためのものでるが、後
述する配線金属の電位、配線金属下の膜構造等に工夫を
加えて活性ベース領域15が反転しないようになっていれ
ば、必ずしも必要としない。
の酸化膜25をフッ酸系エッチャント等を用いてエッチン
グした後、Asあるいはリン等のｎ型不純物を添加した多
結晶シリコン膜27を全面に成長させ、リソグラフィ技術
と、Cl2系ガス等を用いたドライ蝕刻法等によりパター
ニングする。この多結晶シリコン膜27は、エミッタ拡散
領域11およびコレクタ拡散領域13の間に挾まれたＮ型単
結晶シリコン層22の表面、即ち、活性ベース領域15が反
転しないように、この活性ベース領域15上の電位をベー
ス電位と同電位となるようにするためのものでるが、後
述する配線金属の電位、配線金属下の膜構造等に工夫を
加えて活性ベース領域15が反転しないようになっていれ
ば、必ずしも必要としない。
次に、第１図（ｅ）に示すように、全面に絶縁膜28を
成長させた後、リソグラフィ技術と、CF4等のガスを用
いたドライ蝕刻法等を用い、コンタクトホールを開孔
し、さらに、配線金属29a〜29cを形成して素子を完成さ
せる。なお、12は配線金属29aとエミッタ拡散領域11と
のコンタクト部、14は配線金属29bとコレクタ拡散領域1
3とのコンタクト部、17は配線金属29cとN+拡散層16上の
多結晶シリコン膜27とのコンタクト部である。
成長させた後、リソグラフィ技術と、CF4等のガスを用
いたドライ蝕刻法等を用い、コンタクトホールを開孔
し、さらに、配線金属29a〜29cを形成して素子を完成さ
せる。なお、12は配線金属29aとエミッタ拡散領域11と
のコンタクト部、14は配線金属29bとコレクタ拡散領域1
3とのコンタクト部、17は配線金属29cとN+拡散層16上の
多結晶シリコン膜27とのコンタクト部である。
なお、上記したように形成された第１図（ｅ）に示す
ラテラルPNPトランジスタは、第３図を参照して前述し
た従来のものと同様である。即ち、10はシリコン基板、
11はエミッタ拡散領域、12はエミッタコンタクト部、13
は上記エミッタ拡散領域11から離れた位置でこれを囲む
ように形成されたコレクタ拡散領域、14はコレクタコン
タクト部、15はエミッタ拡散領域11とコレクタ拡散領域
13との間の活性ベース領域、16は活性ベース領域15と連
なるベース電極領域、17はベースコンタクト部である。
ラテラルPNPトランジスタは、第３図を参照して前述し
た従来のものと同様である。即ち、10はシリコン基板、
11はエミッタ拡散領域、12はエミッタコンタクト部、13
は上記エミッタ拡散領域11から離れた位置でこれを囲む
ように形成されたコレクタ拡散領域、14はコレクタコン
タクト部、15はエミッタ拡散領域11とコレクタ拡散領域
13との間の活性ベース領域、16は活性ベース領域15と連
なるベース電極領域、17はベースコンタクト部である。
上記実施例のラテラルPNPトランジスタは、エミッタ
拡散領域11およびコレクタ拡散領域13を形成する前に、
エミッタ・コレクタ拡散用のレジストマスク26を用いて
リンイオンを注入してＮ型単結晶シリコン層22中にN+型
領域18を形成しているので、エミッタ拡散領域11の底部
およびコレクタ拡散領域13の底部にそれぞれＮ型単結晶
シリコン層22の不純物濃度よりも高濃度のN+型領域18が
接している点が従来例のものとは異なる。
拡散領域11およびコレクタ拡散領域13を形成する前に、
エミッタ・コレクタ拡散用のレジストマスク26を用いて
リンイオンを注入してＮ型単結晶シリコン層22中にN+型
領域18を形成しているので、エミッタ拡散領域11の底部
およびコレクタ拡散領域13の底部にそれぞれＮ型単結晶
シリコン層22の不純物濃度よりも高濃度のN+型領域18が
接している点が従来例のものとは異なる。
従って、上記実施例のラテラルPNPトランジスタの動
作原理は、基本的には、前述した従来のものと同様であ
るが、エミッタ拡散領域11の底部およびコレクタ拡散領
域13の底部にそれぞれＮ型単結晶シリコン層22の不純物
濃度よりも高濃度のN+型領域18が接しているので、次の
点が異なる。
作原理は、基本的には、前述した従来のものと同様であ
るが、エミッタ拡散領域11の底部およびコレクタ拡散領
域13の底部にそれぞれＮ型単結晶シリコン層22の不純物
濃度よりも高濃度のN+型領域18が接しているので、次の
点が異なる。
即ち、前式（１）の右辺のNd（ベースのドナー濃度）
よりも前式（２）の右辺のNdの方が１桁大きくなり、エ
ミッタ拡散領域11の側面部から注入されてベースを通っ
てコレクタ拡散領域13に達する電流IE1と方が、エミッ
タ拡散領域11の底面部から注入されてベース電流となる
電流IE2よりも大きくなり、ベース電流は従来に比べて1
/10以下になる。
よりも前式（２）の右辺のNdの方が１桁大きくなり、エ
ミッタ拡散領域11の側面部から注入されてベースを通っ
てコレクタ拡散領域13に達する電流IE1と方が、エミッ
タ拡散領域11の底面部から注入されてベース電流となる
電流IE2よりも大きくなり、ベース電流は従来に比べて1
/10以下になる。
なお、上記実施例では、エミッタ・コレクタ拡散用の
レジストマスク26を用いてリンイオンを注入してＮ型単
結晶シリコン層22中にN+型領域18を形成した後にエミッ
タ拡散領域11およびコレクタ拡散領域13を形成したが、
エミッタ部のみ開口したマスクを用いてリンイオンを注
入してＮ型単結晶シリコン層22中にN+型領域を形成した
後にエミッタ・コレクタ拡散用のマスクを用いてエミッ
タ拡散領域11およびコレクタ拡散領域13を形成すること
により、エミッタ拡散領域11の底部のみＮ型単結晶シリ
コン層22の不純物濃度よりも高濃度のN+型領域が接する
ように構成すれば、前記実施例よりも良好な特性が得ら
れる。
レジストマスク26を用いてリンイオンを注入してＮ型単
結晶シリコン層22中にN+型領域18を形成した後にエミッ
タ拡散領域11およびコレクタ拡散領域13を形成したが、
エミッタ部のみ開口したマスクを用いてリンイオンを注
入してＮ型単結晶シリコン層22中にN+型領域を形成した
後にエミッタ・コレクタ拡散用のマスクを用いてエミッ
タ拡散領域11およびコレクタ拡散領域13を形成すること
により、エミッタ拡散領域11の底部のみＮ型単結晶シリ
コン層22の不純物濃度よりも高濃度のN+型領域が接する
ように構成すれば、前記実施例よりも良好な特性が得ら
れる。
また、前記実施例で、エミッタ拡散領域11およびコレ
クタ拡散領域13を形成する前に、エミッタ・コレクタ拡
散用のマスク（またはエミッタ部のみ開口したマスク）
を用いてリンイオンを注入する代わりに、酸素または炭
素をドーズ量が約５×1015cm-2の条件で注入するように
変更してもよい。このようにすれば、その後の通常の熱
処理により酸素または炭素とシリコンとが反応してバン
ドギャップが1.2〜1.6eV（Ｎ型単結晶シリコン層22のバ
ンドギャップよりも大きい。）の半導体領域が得られ
る。
クタ拡散領域13を形成する前に、エミッタ・コレクタ拡
散用のマスク（またはエミッタ部のみ開口したマスク）
を用いてリンイオンを注入する代わりに、酸素または炭
素をドーズ量が約５×1015cm-2の条件で注入するように
変更してもよい。このようにすれば、その後の通常の熱
処理により酸素または炭素とシリコンとが反応してバン
ドギャップが1.2〜1.6eV（Ｎ型単結晶シリコン層22のバ
ンドギャップよりも大きい。）の半導体領域が得られ
る。
これにより、エミッタ拡散領域11の底部およびコレク
タ拡散領域13の底部にそれぞれ上記半導体領域が接する
ことになるので、第２図に示すように、エミッタ拡散領
域11の底面における上記半導体領域とのヘテロ接合での
ベース側のバンドギャップEG′が、このエミッタ拡散領
域11の側面におけるベース側のバンドギャップよりも大
きくなる。従って、エミッタからホールが注入されず、
エミッタ拡散領域11の底面部から注入されてベース電流
となる電流IE2は非常に小さくなり、ベース電流は従来
に比べて大幅に小さくなる。
タ拡散領域13の底部にそれぞれ上記半導体領域が接する
ことになるので、第２図に示すように、エミッタ拡散領
域11の底面における上記半導体領域とのヘテロ接合での
ベース側のバンドギャップEG′が、このエミッタ拡散領
域11の側面におけるベース側のバンドギャップよりも大
きくなる。従って、エミッタからホールが注入されず、
エミッタ拡散領域11の底面部から注入されてベース電流
となる電流IE2は非常に小さくなり、ベース電流は従来
に比べて大幅に小さくなる。
［発明の効果］ 上述したように本発明の半導体集積回路によれば、ラ
テラルPNPトランジスタのエミッタ拡散領域の底面部か
ら注入されてベース電流となる電流IE2を比較的小さく
することができる。このように、ベース電流の無効電流
を抑制し、有効電流を増加させ、ベース振込み電流の効
率を上げることができるので、電流増幅率hfeが高くな
り、例えば第６図に示したようなカレントミラー型の電
流源を構成する場合などの制約が小さくて済む。
テラルPNPトランジスタのエミッタ拡散領域の底面部か
ら注入されてベース電流となる電流IE2を比較的小さく
することができる。このように、ベース電流の無効電流
を抑制し、有効電流を増加させ、ベース振込み電流の効
率を上げることができるので、電流増幅率hfeが高くな
り、例えば第６図に示したようなカレントミラー型の電
流源を構成する場合などの制約が小さくて済む。
しかも、電流IE2を小さくする目的でエミッタ面積を
フォトエッチングプロセスの最小寸法とするというよう
な必要はないので、エミッタ拡散領域の側面面積が小さ
くなることもなく、ラテラルPNPトランジスタの電流容
量が低下するということもなく、ラテラルPNPトランジ
スタに十分な電流を流すことができる。
フォトエッチングプロセスの最小寸法とするというよう
な必要はないので、エミッタ拡散領域の側面面積が小さ
くなることもなく、ラテラルPNPトランジスタの電流容
量が低下するということもなく、ラテラルPNPトランジ
スタに十分な電流を流すことができる。
第１図（ａ）乃至（ｅ）は本発明の一実施例に係る半導
体集積回路におけるラテラルPNPトランジスタの製造工
程を示す断面図、第２図は本発明の他の実施例に係る半
導体集積回路におけるラテラルPNPトランジスタのエミ
ッタ拡散領域の側面および底面におけるエネルギーバン
ドを示す図、第３図は第１図あるいは従来のラテラルPN
Pトランジスタの平面パターンの一例を示す図、第４図
（ａ）乃至（ｅ）は第３図中のＡ−Ａ線に沿うラテラル
PNPトランジスタの製造工程を示す断面図、第５図は第
４図（ｅ）のラテラルPNPトランジスタの動作原理を説
明するために示す断面図、第６図はラテラルPNPトラン
ジスタの一応用例に係るカレントミラー型の電流源を示
す回路図である。 11……エミッタ拡散領域（Ｐ型の第１の不純物領域）、
13……コレクタ拡散領域（Ｐ型の第２の不純物領域）、
15……活性ベース領域、16……N+拡散層（ベース電極領
域）、18……N+型領域（第１導電型の第３の不純物領
域）、22……単結晶シリコン層（Ｎ型の半導体基板）。
体集積回路におけるラテラルPNPトランジスタの製造工
程を示す断面図、第２図は本発明の他の実施例に係る半
導体集積回路におけるラテラルPNPトランジスタのエミ
ッタ拡散領域の側面および底面におけるエネルギーバン
ドを示す図、第３図は第１図あるいは従来のラテラルPN
Pトランジスタの平面パターンの一例を示す図、第４図
（ａ）乃至（ｅ）は第３図中のＡ−Ａ線に沿うラテラル
PNPトランジスタの製造工程を示す断面図、第５図は第
４図（ｅ）のラテラルPNPトランジスタの動作原理を説
明するために示す断面図、第６図はラテラルPNPトラン
ジスタの一応用例に係るカレントミラー型の電流源を示
す回路図である。 11……エミッタ拡散領域（Ｐ型の第１の不純物領域）、
13……コレクタ拡散領域（Ｐ型の第２の不純物領域）、
15……活性ベース領域、16……N+拡散層（ベース電極領
域）、18……N+型領域（第１導電型の第３の不純物領
域）、22……単結晶シリコン層（Ｎ型の半導体基板）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/328 H01L 21/33 - 21/331 H01L 29/68 - 29/739
Claims (3)
- 【請求項１】第１導電型の半導体基板と、 この半導体基板の表面の一部に形成された第２導電型の
第１の不純物領域と、 この第１の不純物領域が形成されるのと同時に、前記第
１の不純物領域から離れた位置で前記半導体基板の表面
の一部に形成された第２導電型の第２の不純物領域と、 前記第１の不純物領域の底面に接して前記半導体基板中
に形成され、前記半導体基板よりも高濃度の第１導電型
の第３の不純物領域と、 前記第２の不純物領域の底面に接して、前記第３ノ不純
物領域が形成されるのと同時に前記半導体基板中に形成
され、前記半導体基板よりも高濃度の第１導電型の第４
の不純物領域とを具備し、 前記第１の不純物領域がエミッタ、前記半導体基板がベ
ース、前記第２の不純物領域がコレクタとなることを特
徴とする半導体集積回路。 - 【請求項２】第１導電型の半導体基板と、 この半導体基板の表面の一部に形成された第２導電型の
第１の不純物領域と、 この第１の不純物領域から離れた位置で前記半導体基板
の表面の一部に形成された第２導電型の第２の不純物領
域と、 少なくとも前記第１の不純物領域の底面とヘテロ接合す
るように前記半導体基板中に形成され、前記半導体基板
よりもバンドギャップが大きい第１導電型の第３の不純
物領域とを具備し、 前記第１の不純物領域がエミッタ、前記半導体基板がベ
ース、前記第２の不純物領域がコレクタとなることを特
徴とする半導体集積回路。 - 【請求項３】前記第３の不純物領域は酸素または炭素を
含むシリコンからなることを特徴とする請求項２記載の
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14382989A JP2921859B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14382989A JP2921859B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038342A JPH038342A (ja) | 1991-01-16 |
| JP2921859B2 true JP2921859B2 (ja) | 1999-07-19 |
Family
ID=15347916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14382989A Expired - Lifetime JP2921859B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921859B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208201A (en) * | 1988-07-14 | 1993-05-04 | The British Petroleum Company P.L.C. | Chemical process and catalyst |
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| JP2005175318A (ja) * | 2003-12-12 | 2005-06-30 | Sanken Electric Co Ltd | 半導体素子 |
-
1989
- 1989-06-06 JP JP14382989A patent/JP2921859B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH038342A (ja) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6050958A (ja) | トランジスタ集積回路 | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JP3307481B2 (ja) | 半導体装置 | |
| JP2947822B2 (ja) | 半導体装置 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JP3183468B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JPH087630Y2 (ja) | 接合形電界効果トランジスタ | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPS62185369A (ja) | 半導体装置の製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPS61198675A (ja) | 半導体装置の製造方法 | |
| JPH0547775A (ja) | 半導体装置の製造方法 | |
| JPH01273353A (ja) | バイポーラトランジスタの製法 | |
| JPH07176540A (ja) | 半導体装置およびその製造方法 | |
| JPH01135069A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS59184564A (ja) | 半導体集積回路の製造方法 | |
| JPS63142873A (ja) | 半導体装置及びその製造方法 | |
| JPH0278227A (ja) | コレクタ分離拡散トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100430 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |