JPH038342A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH038342A JPH038342A JP14382989A JP14382989A JPH038342A JP H038342 A JPH038342 A JP H038342A JP 14382989 A JP14382989 A JP 14382989A JP 14382989 A JP14382989 A JP 14382989A JP H038342 A JPH038342 A JP H038342A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- diffusion region
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000003321 amplification Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 89
- 238000000034 method Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体集積回路に係り、特に横型（ラテラル）
ＰＮＰ）ランジスタの構造に関する。
ＰＮＰ）ランジスタの構造に関する。
（従来の技術）
第３図は、従来のラテラルＰＮＰ トランジス夕の平面
パターンを示しており、１０はシリコン基板、１１はエ
ミッタ拡散領域、１２はエミッタコンタクト部、１３は
エミッタ拡散領域１１から離れた位置でこれを囲むよう
に形成されたコレクタ拡散領域、１４はコレクタコンタ
クト部、１５はエミッタ拡散領域１１とコレクタ拡散領
域１３との間の活性ベース領域、１６は活性ベース領域
１５と連なるベース電極領域、１７はベースコンタクト
部である。
パターンを示しており、１０はシリコン基板、１１はエ
ミッタ拡散領域、１２はエミッタコンタクト部、１３は
エミッタ拡散領域１１から離れた位置でこれを囲むよう
に形成されたコレクタ拡散領域、１４はコレクタコンタ
クト部、１５はエミッタ拡散領域１１とコレクタ拡散領
域１３との間の活性ベース領域、１６は活性ベース領域
１５と連なるベース電極領域、１７はベースコンタクト
部である。
第４図（ａ）乃至（ｅ）は、第３図に示したラテラルＰ
ＮＰ トランジスタの製造工程における第３図中のＡ−
Ａ線に沿う断面構造を示している。
ＮＰ トランジスタの製造工程における第３図中のＡ−
Ａ線に沿う断面構造を示している。
即ち、先ず、第４図（ａ）に示すように、Ｐ−型シリコ
ン基板１０の表面に、Ｓｂ （アンチモン）、Ａｓ（ヒ
素）等のｎ型不純物を熱拡散法あるいはイオン注入法等
を用いて選択的に導入し、ベース直列寄生抵抗を減らす
ためのｎ型不純物を高濃度に含むＮ十埋込み層２１を形
成した後、エピタキシャル成長法等を用いてＮ型単結８
２９３２層２２を成長させる。
ン基板１０の表面に、Ｓｂ （アンチモン）、Ａｓ（ヒ
素）等のｎ型不純物を熱拡散法あるいはイオン注入法等
を用いて選択的に導入し、ベース直列寄生抵抗を減らす
ためのｎ型不純物を高濃度に含むＮ十埋込み層２１を形
成した後、エピタキシャル成長法等を用いてＮ型単結８
２９３２層２２を成長させる。
次に、Ｂ（ボロン）等のｎ型不純物を熱拡散法あるいは
イオン注入法等を用いて選択的に導入し、第４図（ｂ）
に示すように、ｎ型不純物を高濃度に含む素子分離用の
Ｐ十拡散層２３を形成する。
イオン注入法等を用いて選択的に導入し、第４図（ｂ）
に示すように、ｎ型不純物を高濃度に含む素子分離用の
Ｐ十拡散層２３を形成する。
また、Ｐ（リン）等のｎ型不純物を熱拡散法あるいはイ
オン注入法等を用いて選択的に導入し、ベース直列寄生
抵抗を減らすためのＮ十拡散層（ベース電極領域）１６
を形成する。さらに、熱酸化法等を用いて選択的にフィ
ールド酸化膜２４を例えば８０００人程度形成した後、
熱酸化法等を用いて全面に例えば５００〜１０００人程
度の薄い酸形成２５を形成する。さらに、リソグラフィ
技術を用いてレジスト２６をバターニンクスル。
オン注入法等を用いて選択的に導入し、ベース直列寄生
抵抗を減らすためのＮ十拡散層（ベース電極領域）１６
を形成する。さらに、熱酸化法等を用いて選択的にフィ
ールド酸化膜２４を例えば８０００人程度形成した後、
熱酸化法等を用いて全面に例えば５００〜１０００人程
度の薄い酸形成２５を形成する。さらに、リソグラフィ
技術を用いてレジスト２６をバターニンクスル。
次に、レジスト２６をマスクにして、ボロン等のｎ型不
純物をイオン注入法等を用いてドーピングし、第４図（
Ｃ）に示すように、Ｐ型のエミッタ拡散領域１１および
コレクタ拡散領域１３を形成する。
純物をイオン注入法等を用いてドーピングし、第４図（
Ｃ）に示すように、Ｐ型のエミッタ拡散領域１１および
コレクタ拡散領域１３を形成する。
次に、第４図（ｄ）に示すように、Ｎ十拡散層１６上の
酸化膜２５をフッ酸系エッチャント等を用いてエツチン
グした後、Ａｓあるいはリン等のｎ型不純物を添加した
多結晶シリコン膜２７を全面に成長させ、リソグラフィ
技術と、ＣＩ２系ガス等を用いたドライ蝕刻法等により
パターニングする。この多結晶シリコン膜２７は、エミ
ッタ拡散領域１１およびコレクタ拡散領域１３の間に挾
まれたＮ型単結８２９３２層２２の表面、即ち、活性ベ
ース領域１５が反転しないように、この活性ベース領域
１５上の電位をベース電位と同電位となるようにするた
めのものであるが、後述する配線金属の電位、配線金属
下の膜構造等に工夫を加えて活性ベース領域１５が反転
しないようになっていれば、必ずしも必要としない。
酸化膜２５をフッ酸系エッチャント等を用いてエツチン
グした後、Ａｓあるいはリン等のｎ型不純物を添加した
多結晶シリコン膜２７を全面に成長させ、リソグラフィ
技術と、ＣＩ２系ガス等を用いたドライ蝕刻法等により
パターニングする。この多結晶シリコン膜２７は、エミ
ッタ拡散領域１１およびコレクタ拡散領域１３の間に挾
まれたＮ型単結８２９３２層２２の表面、即ち、活性ベ
ース領域１５が反転しないように、この活性ベース領域
１５上の電位をベース電位と同電位となるようにするた
めのものであるが、後述する配線金属の電位、配線金属
下の膜構造等に工夫を加えて活性ベース領域１５が反転
しないようになっていれば、必ずしも必要としない。
次に、第４図（ｅ）に示すように、全面に絶縁膜２８を
成長させた後、リソグラフィ技術と、ＣＦ４等のガスを
用いたドライ蝕刻法等を用い、コンタクトホールを開孔
し、さらに、配線金属２９ａ〜２９ｃを形成して素子を
完成させる。なお、１２は配線金属２９ａとエミッタ拡
散領域１１とのコンタクト部、１４は配線金属２９ｂと
コレクタ拡散領域１３とのコンタクト部、１７は配線金
属２９ｃとＮ十拡散層１６上の多結晶シリコン膜２７と
のコンタクト部である。
成長させた後、リソグラフィ技術と、ＣＦ４等のガスを
用いたドライ蝕刻法等を用い、コンタクトホールを開孔
し、さらに、配線金属２９ａ〜２９ｃを形成して素子を
完成させる。なお、１２は配線金属２９ａとエミッタ拡
散領域１１とのコンタクト部、１４は配線金属２９ｂと
コレクタ拡散領域１３とのコンタクト部、１７は配線金
属２９ｃとＮ十拡散層１６上の多結晶シリコン膜２７と
のコンタクト部である。
次に、上記したようなラテラルＰＮＰ ）ランジスタの
動作原理について第５図を参照しながら説明する。即ち
、エピタキシャル成長したＮ型単結８２９３２層２２お
よびＮ十埋込み層２１およびＮ十拡散層１６からなるベ
ースに対してＶＥＢなる順方向電圧をｐ型のエミッタ拡
散領域１１に印加した時、エミッタＥからベースＢに対
して注入される電流は、エミッタ拡散領域１１の側面部
から注入されてベースを通ってコレクタＣに達する電流
ＩＥＩと、エミッタ拡散領域１１の底面部から注入され
て殆んどがベース電流となる電流ＩＥ２とに分けて考え
ることができる。これらの電流！６．およびＩＥ２は、
それぞれ次式で表わされる。
動作原理について第５図を参照しながら説明する。即ち
、エピタキシャル成長したＮ型単結８２９３２層２２お
よびＮ十埋込み層２１およびＮ十拡散層１６からなるベ
ースに対してＶＥＢなる順方向電圧をｐ型のエミッタ拡
散領域１１に印加した時、エミッタＥからベースＢに対
して注入される電流は、エミッタ拡散領域１１の側面部
から注入されてベースを通ってコレクタＣに達する電流
ＩＥＩと、エミッタ拡散領域１１の底面部から注入され
て殆んどがベース電流となる電流ＩＥ２とに分けて考え
ることができる。これらの電流！６．およびＩＥ２は、
それぞれ次式で表わされる。
Ｉ εｌ ”ＡＩ ’Ｑ’ＤＩ）’ （ｎ１２／Ｎｄ’
Ｗ８） ’ （ｅ９°ＶＥＢ／ｋＴ−１） 、、、（１
）ここで、 Ａｌ ：エミッタ拡散領域１１の側面面積Ａ２ ：エミ
ッタ拡散領域１１の底面面積ｑ ：電子の電荷 Ｄｐ：ベース中のホール拡散係数 ｎｉ：真性キャリア濃度 Ｎｄ；ベース（Ｎ型単結晶２９３２層２２）のドナー濃
度 ＷＢ：ベース幅 Ｌｐ ：ベース（Ｎ型単結晶２９３２層２２）中のホー
ル拡散長 ｋ ：ボルツマン定数 Ｔ ：絶対温度 である。
Ｗ８） ’ （ｅ９°ＶＥＢ／ｋＴ−１） 、、、（１
）ここで、 Ａｌ ：エミッタ拡散領域１１の側面面積Ａ２ ：エミ
ッタ拡散領域１１の底面面積ｑ ：電子の電荷 Ｄｐ：ベース中のホール拡散係数 ｎｉ：真性キャリア濃度 Ｎｄ；ベース（Ｎ型単結晶２９３２層２２）のドナー濃
度 ＷＢ：ベース幅 Ｌｐ ：ベース（Ｎ型単結晶２９３２層２２）中のホー
ル拡散長 ｋ ：ボルツマン定数 Ｔ ：絶対温度 である。
しかし、上記した従来のラテラルＰＮＰ）ランジスタは
、エミッタ拡散領域１１の底面部がら注入されてベース
電流となる電流ｌＥ２が比較的大きいので、縦型ＮＰＮ
）ランジスタと比べて電流増幅率ｈｆｅが低く、回路
構成上の制約が大きかった。例えば第６図に示すような
カレントミラー型の電流源をラテラルＰＮＰ トランジ
スタＱ１、Ｑ２および抵抗Ｒ０、Ｒ２により構成する場
合、基準電流ｔｏと電流源出力電流■１との決定に際し
て、ラテラルＰＮＰ ）ランジスタＱ１、Ｑ２のベース
電流を考慮に入れないと誤差が大きくなってしまう。
、エミッタ拡散領域１１の底面部がら注入されてベース
電流となる電流ｌＥ２が比較的大きいので、縦型ＮＰＮ
）ランジスタと比べて電流増幅率ｈｆｅが低く、回路
構成上の制約が大きかった。例えば第６図に示すような
カレントミラー型の電流源をラテラルＰＮＰ トランジ
スタＱ１、Ｑ２および抵抗Ｒ０、Ｒ２により構成する場
合、基準電流ｔｏと電流源出力電流■１との決定に際し
て、ラテラルＰＮＰ ）ランジスタＱ１、Ｑ２のベース
電流を考慮に入れないと誤差が大きくなってしまう。
また、電流ＩＥ２を小さくするために、通常は、エミッ
タ面積を小さくして旧式（２）のＡ２ （エミッタ拡
散領域１１の底面面積）を小さくする方法が採られてお
り、エミッタ面積をフォトエツチングプロセスの最小寸
法とする方法は、米国特許第４．６６９，１７７号明細
書等に開示されている。しかし、このエミッタ面積を小
さくすると、旧式（１）のＡ、（エミッタ拡散領域１１
の側面面積）も小さくなり、ラテラルＰＮＰ ）ランジ
スタの電流容量が低下し、十分な電流を流せなくなると
いう問題があった。
タ面積を小さくして旧式（２）のＡ２ （エミッタ拡
散領域１１の底面面積）を小さくする方法が採られてお
り、エミッタ面積をフォトエツチングプロセスの最小寸
法とする方法は、米国特許第４．６６９，１７７号明細
書等に開示されている。しかし、このエミッタ面積を小
さくすると、旧式（１）のＡ、（エミッタ拡散領域１１
の側面面積）も小さくなり、ラテラルＰＮＰ ）ランジ
スタの電流容量が低下し、十分な電流を流せなくなると
いう問題があった。
（発明が解決しようとする課題）
上記したように従来の半導体集積回路に形成されるラテ
ラルＰＮＰトランジスタは、エミッタ拡散領域の底面部
から注入されてベース電流となる電流ＩＥ２が比較的大
きく、電流増幅率ｈｆｅが低く、回路構成上の制約が大
きいという問題があり、また、電流ＩＥ２を小さくする
ために、エミッタ面積を小さくしてエミッタ拡散領域の
底面面積Ａ２を小さくすると、エミッタ拡散領域の側面
面積Ａ１も小さくなり、トランジスタの電流容量が低下
し、これに十分な電流を流せなくなるという問題があっ
た。
ラルＰＮＰトランジスタは、エミッタ拡散領域の底面部
から注入されてベース電流となる電流ＩＥ２が比較的大
きく、電流増幅率ｈｆｅが低く、回路構成上の制約が大
きいという問題があり、また、電流ＩＥ２を小さくする
ために、エミッタ面積を小さくしてエミッタ拡散領域の
底面面積Ａ２を小さくすると、エミッタ拡散領域の側面
面積Ａ１も小さくなり、トランジスタの電流容量が低下
し、これに十分な電流を流せなくなるという問題があっ
た。
本発明は、上記の問題点を解決すべくなされたもので、
その目的は、ラテラルＰＮＰ ）ランジスタのエミッタ
拡散領域の底面部から注入されてベース電流となる電流
！Ｅ２が比較的小さく、電流増幅率ｈｆｅが高く、回路
構成上の制約が小さ（て済み、しかも、上記ラテラルＰ
ＮＰ ）ランジスタの電流容量が大きく、これに十分な
電流を流すことが可能な半導体集積回路を提供すること
にある。
その目的は、ラテラルＰＮＰ ）ランジスタのエミッタ
拡散領域の底面部から注入されてベース電流となる電流
！Ｅ２が比較的小さく、電流増幅率ｈｆｅが高く、回路
構成上の制約が小さ（て済み、しかも、上記ラテラルＰ
ＮＰ ）ランジスタの電流容量が大きく、これに十分な
電流を流すことが可能な半導体集積回路を提供すること
にある。
［発明の構成］
（課題を解決するための手段）
第１の発明の半導体集積回路は、ラテラルＰＮＰトラン
ジスタのエミッタ拡散領域の側面におけるベース不純物
濃度よりも、このエミッタ拡散領域の底面におけるベー
ス不純物濃度が高いことを特徴とする。
ジスタのエミッタ拡散領域の側面におけるベース不純物
濃度よりも、このエミッタ拡散領域の底面におけるベー
ス不純物濃度が高いことを特徴とする。
第２の発明の半導体集積回路は、ラテラルＰＮＰ トラ
ンジスタのエミッタ拡散領域の側面におけるベース側の
バンドギャップよりも、このエミッタ拡散領域の底面の
ヘテロ接合におけるベース側のバンドギャップが大きい
ことを特徴とする。
ンジスタのエミッタ拡散領域の側面におけるベース側の
バンドギャップよりも、このエミッタ拡散領域の底面の
ヘテロ接合におけるベース側のバンドギャップが大きい
ことを特徴とする。
（作 用）
第１の発明の半導体集積回路において、ラテラルＰＮＰ
トランジスタの動作原理は、基本的には従来のものと同
様であるが、旧式（１）の右辺のＮｄ（ベースのドナー
濃度）よりも旧式（２）の右−辺のＮｄの方が１桁大き
くなる。従って、工ミッタ拡散領域の側面部から注入さ
れてベースを通ってコレクタ拡散領域に達する電流ＩＥ
Ｉの方が、エミッタ拡散領域の底面部から注入されてベ
ース電流となる電流ＩＥ２よりも大きくなり、ベース電
流は従来に比べて１／１０以下になる。
トランジスタの動作原理は、基本的には従来のものと同
様であるが、旧式（１）の右辺のＮｄ（ベースのドナー
濃度）よりも旧式（２）の右−辺のＮｄの方が１桁大き
くなる。従って、工ミッタ拡散領域の側面部から注入さ
れてベースを通ってコレクタ拡散領域に達する電流ＩＥ
Ｉの方が、エミッタ拡散領域の底面部から注入されてベ
ース電流となる電流ＩＥ２よりも大きくなり、ベース電
流は従来に比べて１／１０以下になる。
第２の発明の半導体集積回路において、ラテラルＰＮＰ
トランジスタの動作原理は、基本的には従来のものと同
様であるが、エミッタ拡散領域の底面のヘテロ接合にお
けるベース側のバンドギャップが、このエミッタ拡散領
域の側面におけるベース側のバンドギャップよりも大き
くなる。従って、エミッタからホールが注入されず、エ
ミッタ拡散領域の底面部から注入されてベース電流とな
る電流ＩＥ２は非常に小さくなり、ベース電流は従来に
比べて大幅に小さくなる。
トランジスタの動作原理は、基本的には従来のものと同
様であるが、エミッタ拡散領域の底面のヘテロ接合にお
けるベース側のバンドギャップが、このエミッタ拡散領
域の側面におけるベース側のバンドギャップよりも大き
くなる。従って、エミッタからホールが注入されず、エ
ミッタ拡散領域の底面部から注入されてベース電流とな
る電流ＩＥ２は非常に小さくなり、ベース電流は従来に
比べて大幅に小さくなる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図（ａ）乃至（ｅ）は、半導体集積回路におけるラ
テラルＰＮＰ ）ランジスタの製造工程の断面構造を示
している。即ち、先ず、第１図（ａ）に示すように、Ｐ
−型シリコン基板１０の表面に、Ｓ ｂ ｓ Ａ ｓ等
のｎ型不純物を熱拡散法あるいはイオン注入法等を用い
て選択的に導入し、ベース直列寄生抵抗を減らすための
ｎ型不純物を高濃度に含むＮ十埋込み層２１を形成した
後、エピタキシャル成長法等を用いてＮ型単結８２９３
２層２２を成長させる。
テラルＰＮＰ ）ランジスタの製造工程の断面構造を示
している。即ち、先ず、第１図（ａ）に示すように、Ｐ
−型シリコン基板１０の表面に、Ｓ ｂ ｓ Ａ ｓ等
のｎ型不純物を熱拡散法あるいはイオン注入法等を用い
て選択的に導入し、ベース直列寄生抵抗を減らすための
ｎ型不純物を高濃度に含むＮ十埋込み層２１を形成した
後、エピタキシャル成長法等を用いてＮ型単結８２９３
２層２２を成長させる。
次に、ボロン等の口型不純物を熱拡散法あるいはイオン
注入法等を用いて選択的に導入し、第１図（ｂ）に示す
ように、口型不純物を高濃度に含む素子分離用のＰ十拡
散層２３を形成する。また、リン等の口型不純物を熱拡
散法あるいはイオン注入法等を用いて選択的に導入し、
ベース直列寄生抵抗を減らすためのＮ十拡散層（ベース
電極領域）１６を形成する。さらに、熱酸化法等を用い
て選択的にフィールド酸化膜２４を例えば８０００人程
度形成した後、熱酸化法等を用いて全面に例えば５００
〜１０００人程度の薄い酸形成２５を形成する。
注入法等を用いて選択的に導入し、第１図（ｂ）に示す
ように、口型不純物を高濃度に含む素子分離用のＰ十拡
散層２３を形成する。また、リン等の口型不純物を熱拡
散法あるいはイオン注入法等を用いて選択的に導入し、
ベース直列寄生抵抗を減らすためのＮ十拡散層（ベース
電極領域）１６を形成する。さらに、熱酸化法等を用い
て選択的にフィールド酸化膜２４を例えば８０００人程
度形成した後、熱酸化法等を用いて全面に例えば５００
〜１０００人程度の薄い酸形成２５を形成する。
さらに、リングラフィ技術を用いてレジスト２６をバタ
ーニングする。そして、このレジスト２６をマスクにし
て、リンイオンを加速電圧が約６００ Ｋ ｅ Ｖ、ド
ーズ量が約５Ｘ１０１２ｃｍ−２の条件で注入し、Ｎ型
車結晶シリコン層２２中の約０．８μｍの深さの所でピ
ーク濃度が〜１０１７ｃｍ−３（Ｎ型単結８２９３２層
２２の不純物濃度に対して１桁以上高い）のＮ十型領域
１８を形成する。
ーニングする。そして、このレジスト２６をマスクにし
て、リンイオンを加速電圧が約６００ Ｋ ｅ Ｖ、ド
ーズ量が約５Ｘ１０１２ｃｍ−２の条件で注入し、Ｎ型
車結晶シリコン層２２中の約０．８μｍの深さの所でピ
ーク濃度が〜１０１７ｃｍ−３（Ｎ型単結８２９３２層
２２の不純物濃度に対して１桁以上高い）のＮ十型領域
１８を形成する。
次に、上記レジスト２６をマスクにして、ボロン等の口
型不純物をイオン注入法等を用いてドーピングし、第１
図（Ｃ）に示すように、Ｐ型のエミッタ拡散領域１１お
よびコレクタ拡散領域１３を形成する。
型不純物をイオン注入法等を用いてドーピングし、第１
図（Ｃ）に示すように、Ｐ型のエミッタ拡散領域１１お
よびコレクタ拡散領域１３を形成する。
次に、第１図（ｄ）に示すように、前記Ｎ十拡散層１６
上の酸化膜２５をフッ酸系エッチャント等を用いてエツ
チングした後、Ａｓあるいはリン等のｎ型不純物を添加
した多結晶シリコン膜２７を全面に成長させ、リソグラ
フィ技術と、０ｇ２系ガス等を用いたドライ蝕刻法等に
よりバターニングする。この多結晶シリコン！ｊｉ２７
は、エミッタ拡散領域１１およびコレクタ拡散領域１３
の間に挾まれたＮ型単結８２９３２層２２の表面、即ち
、活性ベース領域１５が反転しないように、この活性ベ
ース領域１５上の電位をベース電位と同電位となるよう
にするためのものであるが、後述する配線金属の電位、
配線金属下の膜構造等に工夫を加えて活性ベース領域１
５が反転しないようになっていれば、必ずしも必要とし
ない。
上の酸化膜２５をフッ酸系エッチャント等を用いてエツ
チングした後、Ａｓあるいはリン等のｎ型不純物を添加
した多結晶シリコン膜２７を全面に成長させ、リソグラ
フィ技術と、０ｇ２系ガス等を用いたドライ蝕刻法等に
よりバターニングする。この多結晶シリコン！ｊｉ２７
は、エミッタ拡散領域１１およびコレクタ拡散領域１３
の間に挾まれたＮ型単結８２９３２層２２の表面、即ち
、活性ベース領域１５が反転しないように、この活性ベ
ース領域１５上の電位をベース電位と同電位となるよう
にするためのものであるが、後述する配線金属の電位、
配線金属下の膜構造等に工夫を加えて活性ベース領域１
５が反転しないようになっていれば、必ずしも必要とし
ない。
次に、第１図（ｅ）に示すように、全面に絶縁膜２８を
成長させた後、リソグラフィ技術と、ＣＦ４等のガスを
用いたドライ蝕刻法等を用い、コンタクトホールを開孔
し、さらに、配線金属２９ａ〜２９ｃを形成して素子を
完成させる。なお、１２は配線金属２９ａとエミッタ拡
散領域１１とのコンタクト部、１４は配線金属２９ｂと
コレクタ拡散領域１３とのコンタクト部、１７は配線金
属２９ｃとＮ十拡散層１６上の多結晶シリコン膜２７と
のコンタクト部である。
成長させた後、リソグラフィ技術と、ＣＦ４等のガスを
用いたドライ蝕刻法等を用い、コンタクトホールを開孔
し、さらに、配線金属２９ａ〜２９ｃを形成して素子を
完成させる。なお、１２は配線金属２９ａとエミッタ拡
散領域１１とのコンタクト部、１４は配線金属２９ｂと
コレクタ拡散領域１３とのコンタクト部、１７は配線金
属２９ｃとＮ十拡散層１６上の多結晶シリコン膜２７と
のコンタクト部である。
なお、上記したように形成された第１図（ｅ）に示すラ
テラルＰＮＰ ）ランジスタは、第３図を参照して前述
した従来のものと同様である。即ち、１０はシリコン基
板、１１はエミッタ拡散領域、１２はエミッタコンタク
ト部、１３は上記エミッタ拡散領域１１から離れた位置
でこれを囲むように形成されたコレクタ拡散領域、１４
はコレクタコンタクト部、１５はエミッタ拡散領域１１
とコレクタ拡散領域１３との間の活性ベース領域、１６
は活性ベース領域１５と連なるベース電極領域、１７は
ベースコンタクト部である。
テラルＰＮＰ ）ランジスタは、第３図を参照して前述
した従来のものと同様である。即ち、１０はシリコン基
板、１１はエミッタ拡散領域、１２はエミッタコンタク
ト部、１３は上記エミッタ拡散領域１１から離れた位置
でこれを囲むように形成されたコレクタ拡散領域、１４
はコレクタコンタクト部、１５はエミッタ拡散領域１１
とコレクタ拡散領域１３との間の活性ベース領域、１６
は活性ベース領域１５と連なるベース電極領域、１７は
ベースコンタクト部である。
上記実施例のラテラルＰＮＰ ）ランジスタは、エミッ
タ拡散領域１１およびコレクタ拡散領域１３を形成する
前に、エミッタ・コレクタ拡散用のレジストマスク２６
を用いてリンイオンを注入してＮ型巣結晶シリコン層２
２中にＮ十型領域１８を形成しているので、エミッタ拡
散領域１１の底部およびコレクタ拡散領域１３の底部に
それぞれＮ型単結晶２９３２層２２の不純物濃度よりも
高濃度のＮ十型領域１８が接している点が従来例のもの
とは異なる。
タ拡散領域１１およびコレクタ拡散領域１３を形成する
前に、エミッタ・コレクタ拡散用のレジストマスク２６
を用いてリンイオンを注入してＮ型巣結晶シリコン層２
２中にＮ十型領域１８を形成しているので、エミッタ拡
散領域１１の底部およびコレクタ拡散領域１３の底部に
それぞれＮ型単結晶２９３２層２２の不純物濃度よりも
高濃度のＮ十型領域１８が接している点が従来例のもの
とは異なる。
従って、上記実施例のラテラルＰＮＰ ）ランジスタの
動作原理は、基本的には、前述した従来のものと同様で
あるが、エミッタ拡散領域１１の底部およびコレクタ拡
散領域１３の底部にそれぞれＮ型単結晶シー９３２層２
２の不純物濃度よりも高濃度のＮ十型領域１８が接して
いるので、次の点が異なる。
動作原理は、基本的には、前述した従来のものと同様で
あるが、エミッタ拡散領域１１の底部およびコレクタ拡
散領域１３の底部にそれぞれＮ型単結晶シー９３２層２
２の不純物濃度よりも高濃度のＮ十型領域１８が接して
いるので、次の点が異なる。
即ち、旧式（１）の右辺のＮｄ（ベースのドナー濃度）
よりも旧式（２）の右辺のＮｄの方が１桁大きくなり、
エミッタ拡散領域１１の側面部から注入されてベースを
通ってコレクタ拡散領域１３に達する電流ＩＥＩの方が
、エミッタ拡散領域１１の底面部から注入されてベース
電流となる電流ＩＥ２よりも大きくなり、ベース電流は
従来に比べて１／１０以下になる。
よりも旧式（２）の右辺のＮｄの方が１桁大きくなり、
エミッタ拡散領域１１の側面部から注入されてベースを
通ってコレクタ拡散領域１３に達する電流ＩＥＩの方が
、エミッタ拡散領域１１の底面部から注入されてベース
電流となる電流ＩＥ２よりも大きくなり、ベース電流は
従来に比べて１／１０以下になる。
なお、上記実施例では、エミッタ・コレクタ拡散用のレ
ジストマスク２６を用いてリンイオンを注入してＮ型巣
結晶シリコン層２２中にＮ十型領域１８を形成した後に
エミッタ拡散領域１１およびコレクタ拡散領域１３を形
成したが、エミッタ部のみ開口したマスクを用いてリン
イオンを注入してＮ型巣結晶シリコン層２２中にＮ中型
領域を形成した後にエミッタ・コレクタ拡散用のマスク
を用いてエミッタ拡散領域１１およびコレクタ拡散領域
１３を形成することにより、エミッタ拡散領域１１の底
部のみＮ型単結晶２９３２層２２の不純物濃度よりも高
濃度のＮ中型領域が接するように構成すれば、前記実施
例よりも良好な特性が得られる。
ジストマスク２６を用いてリンイオンを注入してＮ型巣
結晶シリコン層２２中にＮ十型領域１８を形成した後に
エミッタ拡散領域１１およびコレクタ拡散領域１３を形
成したが、エミッタ部のみ開口したマスクを用いてリン
イオンを注入してＮ型巣結晶シリコン層２２中にＮ中型
領域を形成した後にエミッタ・コレクタ拡散用のマスク
を用いてエミッタ拡散領域１１およびコレクタ拡散領域
１３を形成することにより、エミッタ拡散領域１１の底
部のみＮ型単結晶２９３２層２２の不純物濃度よりも高
濃度のＮ中型領域が接するように構成すれば、前記実施
例よりも良好な特性が得られる。
また、前記実施例で、エミッタ拡散領域１１およびコレ
クタ拡散領域１３を形成する前に、エミッタ・コレクタ
拡散用のマスク（またはエミッタ部のみ開口したマスク
）を用いてリンイオンを注入する代わりに、酸素または
炭素をドーズ量が約５Ｘ１０１５ａｍ−２の条件で注入
するように変更してもよい。このようにすれば、その後
の通常の熱処理により酸素または炭素とシリコンとが反
応してバンドギャップが１．２〜１．６ｅＶ （Ｎ型単
結晶２９３２層２２のバンドギャップよりも大きい。）
の半導体領域が得られる。
クタ拡散領域１３を形成する前に、エミッタ・コレクタ
拡散用のマスク（またはエミッタ部のみ開口したマスク
）を用いてリンイオンを注入する代わりに、酸素または
炭素をドーズ量が約５Ｘ１０１５ａｍ−２の条件で注入
するように変更してもよい。このようにすれば、その後
の通常の熱処理により酸素または炭素とシリコンとが反
応してバンドギャップが１．２〜１．６ｅＶ （Ｎ型単
結晶２９３２層２２のバンドギャップよりも大きい。）
の半導体領域が得られる。
これにより、エミッタ拡散領域１１の底部およびコレク
タ拡散領域１３の底部にそれぞれ上記半導体領域が接す
ることになるので、第２図に示すように、エミッタ拡散
領域１１の底面における上記半導体領域とのヘテロ接合
でのベース側のバンドギャップＥ６ が、このエミッタ
拡散領域１１の側面におけるベース側のバンドギャップ
よりも大きくなる。従って、エミッタがらポールが注入
されず、エミッタ拡散領域１１の底面部から注入されて
ベース電流となる電流ＩＥ２は非常に小さくなり、ベー
ス電流は従来に比べて大幅に小さくなる。
タ拡散領域１３の底部にそれぞれ上記半導体領域が接す
ることになるので、第２図に示すように、エミッタ拡散
領域１１の底面における上記半導体領域とのヘテロ接合
でのベース側のバンドギャップＥ６ が、このエミッタ
拡散領域１１の側面におけるベース側のバンドギャップ
よりも大きくなる。従って、エミッタがらポールが注入
されず、エミッタ拡散領域１１の底面部から注入されて
ベース電流となる電流ＩＥ２は非常に小さくなり、ベー
ス電流は従来に比べて大幅に小さくなる。
［発明の効果］
上述したように本発明の半導体集積回路によれば、ラテ
ラルＰＮＰ）ランジスタのエミッタ拡散領域の底面部か
ら注入されてベース電流となる電流ＩＥ２を比較的小さ
くすることができる。このように、ベース電流の無効電
流を抑制し、有効電流を増加させ、ベース振込み電流の
効率を上げることができるので、電流増幅率ｈｆｅが高
くなリ、例えば第６図に示したようなカレントミラー型
の電流源を構成する場合などの制約が小さくて済む。
ラルＰＮＰ）ランジスタのエミッタ拡散領域の底面部か
ら注入されてベース電流となる電流ＩＥ２を比較的小さ
くすることができる。このように、ベース電流の無効電
流を抑制し、有効電流を増加させ、ベース振込み電流の
効率を上げることができるので、電流増幅率ｈｆｅが高
くなリ、例えば第６図に示したようなカレントミラー型
の電流源を構成する場合などの制約が小さくて済む。
しかも、電流ＩＥ２を小さくする目的でエミッタ面積を
フォトエツチングプロセスの最小寸法とするというよう
な必要はないので、エミッタ拡散領域の側面面積が小さ
くなることもなく、ラテラルＰＮＰ トランジスタの電
流容量が低下するということもなく、ラテラルＰＮＰト
ランジスタに十分な電流を流すことができる。
フォトエツチングプロセスの最小寸法とするというよう
な必要はないので、エミッタ拡散領域の側面面積が小さ
くなることもなく、ラテラルＰＮＰ トランジスタの電
流容量が低下するということもなく、ラテラルＰＮＰト
ランジスタに十分な電流を流すことができる。
第１図（ａ）乃至（ｅ）は本発明の一実施例に係る半導
体集積回路におけるラテラルＰＮＰ ）ランジスタの製
造工程を示す断面図、第２図は本発明の他の実施例に係
る半導体集積回路におけるラテラルＰＮＰ ）ランジス
タのエミッタ拡散領域の側面および底面におけるエネル
ギーバンドを示す図、第３図は第１図あるいは従来のラ
テラルＰＮＰ ）ランジスタの平面パターンの一例を示
す図、第４図（ａ）乃至（ｅ）は第３図中のＡ−Ａ線に
沿うラテラルＰＮＰトランジスタの製造工程を示す断面
図、第５図は第４図（ｅ）のラテラルＰＮＰ ）ランジ
スタの動作原理を説明するために示す断面図、第６図は
ラテラルＰＮＰ ）ランジスタの一応用例に係るカレン
トミラー型の電流源を示す回路図である。 １１・・・エミッタ拡散領域（Ｐ型の第１の不純物領域
） １３・・・コレクタ拡散領域（Ｐ型の第２の不純物
領域） １５・・・活性ベース領域、１６・・・Ｎ中波
散層（ベース電極領域）１８・・・Ｎ十型領域（第１導
電型の第３の不純物領域）、２２・・・単結晶シリコン
層（Ｎ型の半導体基板）。
体集積回路におけるラテラルＰＮＰ ）ランジスタの製
造工程を示す断面図、第２図は本発明の他の実施例に係
る半導体集積回路におけるラテラルＰＮＰ ）ランジス
タのエミッタ拡散領域の側面および底面におけるエネル
ギーバンドを示す図、第３図は第１図あるいは従来のラ
テラルＰＮＰ ）ランジスタの平面パターンの一例を示
す図、第４図（ａ）乃至（ｅ）は第３図中のＡ−Ａ線に
沿うラテラルＰＮＰトランジスタの製造工程を示す断面
図、第５図は第４図（ｅ）のラテラルＰＮＰ ）ランジ
スタの動作原理を説明するために示す断面図、第６図は
ラテラルＰＮＰ ）ランジスタの一応用例に係るカレン
トミラー型の電流源を示す回路図である。 １１・・・エミッタ拡散領域（Ｐ型の第１の不純物領域
） １３・・・コレクタ拡散領域（Ｐ型の第２の不純物
領域） １５・・・活性ベース領域、１６・・・Ｎ中波
散層（ベース電極領域）１８・・・Ｎ十型領域（第１導
電型の第３の不純物領域）、２２・・・単結晶シリコン
層（Ｎ型の半導体基板）。
Claims (3)
- （１）第１導電型の半導体基板と、 この半導体基板の表面の一部に形成された第２導電型の
第１の不純物領域と、 この第１の不純物領域から離れた位置で前記半導体基板
の表面の一部に形成された第２導電型の第２の不純物領
域と、 少なくとも前記第１の不純物領域の底面に接して前記半
導体基板中に形成され、前記半導体基板よりも高濃度の
第１導電型の第３の不純物領域とを具備し、 前記第１の不純物領域がエミッタ、前記半導体基板がベ
ース、前記第２の不純物領域がコレクタとなることを特
徴とする半導体集積回路。 - （２）第１導電型の半導体基板と、 この半導体基板の表面の一部に形成された第２導電型の
第１の不純物領域と、 この第１の不純物領域から離れた位置で前記半導体基板
の表面の一部に形成された第２導電型の第２の不純物領
域と、 少なくとも前記第１の不純物領域の底面とヘテロ接合す
るように前記半導体基板中に形成され、前記半導体基板
よりもバンドギャップが大きい第１導電型の第３の不純
物領域とを具備し、 前記第１の不純物領域がエミッタ、前記半導体基板がベ
ース、前記第２の不純物領域がコレクタとなることを特
徴とする半導体集積回路。 - （３）前記第３の不純物領域は酸素または炭素を含むシ
リコンからなることを特徴とする請求項２記載の半導体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14382989A JP2921859B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14382989A JP2921859B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038342A true JPH038342A (ja) | 1991-01-16 |
| JP2921859B2 JP2921859B2 (ja) | 1999-07-19 |
Family
ID=15347916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14382989A Expired - Lifetime JP2921859B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921859B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208201A (en) * | 1988-07-14 | 1993-05-04 | The British Petroleum Company P.L.C. | Chemical process and catalyst |
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| WO2005057661A1 (ja) * | 2003-12-12 | 2005-06-23 | Sanken Electric Co., Ltd. | 半導体素子とその製造方法 |
-
1989
- 1989-06-06 JP JP14382989A patent/JP2921859B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208201A (en) * | 1988-07-14 | 1993-05-04 | The British Petroleum Company P.L.C. | Chemical process and catalyst |
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| WO2005057661A1 (ja) * | 2003-12-12 | 2005-06-23 | Sanken Electric Co., Ltd. | 半導体素子とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2921859B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60170257A (ja) | 半導体装置 | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0241170B2 (ja) | ||
| JPH038342A (ja) | 半導体集積回路 | |
| JP3001600B2 (ja) | 半導体装置 | |
| JPS61161761A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH02260430A (ja) | 横型バイポーラトランジスタ | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPS627704B2 (ja) | ||
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| KR800001124B1 (ko) | 반도체 장치 | |
| JP2797774B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0360128A (ja) | 半導体装置 | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JPH04329641A (ja) | Ｎｐｎ型バイポーラトランジスタの製造方法 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPH05109744A (ja) | 半導体装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH03102833A (ja) | 横型バイポーラトランジスタの製造方法 | |
| JPS61161763A (ja) | 半導体装置の製法 | |
| JPS6188562A (ja) | トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |