JPS61294857A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS61294857A JPS61294857A JP13640285A JP13640285A JPS61294857A JP S61294857 A JPS61294857 A JP S61294857A JP 13640285 A JP13640285 A JP 13640285A JP 13640285 A JP13640285 A JP 13640285A JP S61294857 A JPS61294857 A JP S61294857A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- base
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトランジスタの
製造方法に関するものである。
製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を第５図に
示す。図において、１２はｎ型シリコン基板、１３はエ
ピタキシャル成長によってその上に設けられたｎ生型コ
レクタ、１４は拡散によって設けられたｐ型ベース、１
６は拡散または合金によって設けられたｎ型エミッタ、
１６はコレクタ電極、１７はベース電極、１８はエミッ
タ電極である。
示す。図において、１２はｎ型シリコン基板、１３はエ
ピタキシャル成長によってその上に設けられたｎ生型コ
レクタ、１４は拡散によって設けられたｐ型ベース、１
６は拡散または合金によって設けられたｎ型エミッタ、
１６はコレクタ電極、１７はベース電極、１８はエミッ
タ電極である。
これはｎｐｎ）ランジスタであるが、ｐｎｐトランジス
タでも同様に構成することができる。
タでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成している。
エミッタ、ベース、コレクタを形成している。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにムｌｘ Ｇ ＆ 、−ｘ Ａ ８を、ベース
とコレクタにＧａ Ａｓを用いたものである。
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにムｌｘ Ｇ ＆ 、−ｘ Ａ ８を、ベース
とコレクタにＧａ Ａｓを用いたものである。
更にこのような構造とすることにより、高周波特性がい
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは Ｆｃ＝＝ｕ籠τコー （１） Ｒｂ；ベース抵抗 Ｃｃ； コレクタ容量 であられされる。エミッタをベースよシも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適尚に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。しかし
ｐ型ベース層とｎ型コレクタ層との接合面積が大きくコ
レクタ容量が太きいため、（１）式かられかるように高
周波特性の充分優れたものが得られなかった。
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは Ｆｃ＝＝ｕ籠τコー （１） Ｒｂ；ベース抵抗 Ｃｃ； コレクタ容量 であられされる。エミッタをベースよシも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適尚に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。しかし
ｐ型ベース層とｎ型コレクタ層との接合面積が大きくコ
レクタ容量が太きいため、（１）式かられかるように高
周波特性の充分優れたものが得られなかった。
発明が解決しようとする問題点
このような従来の構成では、コレクタ容量およびエミッ
タ容量共に小さい素子を得ることが困難であり、高周波
時性の充分優れたものが得られない。
タ容量共に小さい素子を得ることが困難であり、高周波
時性の充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、コレクタ容量
およびエミッタ容量共に小さい構造を提供することを目
的としている。
およびエミッタ容量共に小さい構造を提供することを目
的としている。
問題点を解決するだめの手段
本発明は上記問題点を解決するため、基板側にエミッタ
を有する構成において、あらかじめ半絶縁性半導体層を
形成したのち、エツチングによって該半絶縁性半導体層
の一部を除去し、その上にベース層およびコレクタ層を
分子線エピタキシーなどのエピタキシャル成長技術を用
いて再成長させることによって、コレクタ容量およびエ
ミッタ容量共に小さい構造を提供するものである。
を有する構成において、あらかじめ半絶縁性半導体層を
形成したのち、エツチングによって該半絶縁性半導体層
の一部を除去し、その上にベース層およびコレクタ層を
分子線エピタキシーなどのエピタキシャル成長技術を用
いて再成長させることによって、コレクタ容量およびエ
ミッタ容量共に小さい構造を提供するものである。
作用
本発明は上記した構造により、コレクタ容量およびエミ
ッタ容量共に小さいので高周波特性が改善される。
ッタ容量共に小さいので高周波特性が改善される。
実施例
第１図は本発明の構造の一実施例を示したものである。
第１図において、１は半絶縁性ＧａＡｓ基板、２はｎ十
型Ｇａ Ａｓ エミッタ１層（電極取り出し層）、３
はｎ聖人ｇ、Ｇａ１−：ｃＡｓ （ｘ＝０．３ ）エミ
ッタ２層、４はムＡ ｙ Ｇ ａ １− ｙ Ａ ｓ
（ｙ ＝＝ ｏ、３ ）半絶縁性半導体層、６はｐ型Ｇ
ａＡｓ ベース層、６はｎ型ＧａＡｓコレクタ１層、
７はｎ生型ＧａＡｓコレクタ２層（電極取り出し層）、
８はエミッタ電極、９はベース電極、１ｏはコレクタ電
極である。
型Ｇａ Ａｓ エミッタ１層（電極取り出し層）、３
はｎ聖人ｇ、Ｇａ１−：ｃＡｓ （ｘ＝０．３ ）エミ
ッタ２層、４はムＡ ｙ Ｇ ａ １− ｙ Ａ ｓ
（ｙ ＝＝ ｏ、３ ）半絶縁性半導体層、６はｐ型Ｇ
ａＡｓ ベース層、６はｎ型ＧａＡｓコレクタ１層、
７はｎ生型ＧａＡｓコレクタ２層（電極取り出し層）、
８はエミッタ電極、９はベース電極、１ｏはコレクタ電
極である。
冬着の厚みは、１の半絶縁性ＧａＡｓ基板が４００μｍ
、２のｎ生型ＧａＡｓ ｘミッタ１層が４０００人、３
のｎ型ムＪ ｘＧ ａ ＋ −ｘ Ａ ｓ Ｚミッタ２
層が２０ｏＯ人、４のＡｌｙＧａ、−、Ａｓ半絶縁性半
導体層が２ｏｏＯ人、５のｐ型ＧａＡ ｓ ベース層が
１ｏｏｏ人、６のｎ型ＧａＡｓコレクタ１層は１５００
人、７の電極取り出し用ｎ十型ＧａＡｓエミッタ２層は
１５００人である。２〜７の各層は、分子線エピタキシ
ー（ＭＢＥ）によって形成された。
、２のｎ生型ＧａＡｓ ｘミッタ１層が４０００人、３
のｎ型ムＪ ｘＧ ａ ＋ −ｘ Ａ ｓ Ｚミッタ２
層が２０ｏＯ人、４のＡｌｙＧａ、−、Ａｓ半絶縁性半
導体層が２ｏｏＯ人、５のｐ型ＧａＡ ｓ ベース層が
１ｏｏｏ人、６のｎ型ＧａＡｓコレクタ１層は１５００
人、７の電極取り出し用ｎ十型ＧａＡｓエミッタ２層は
１５００人である。２〜７の各層は、分子線エピタキシ
ー（ＭＢＥ）によって形成された。
次に本実施例の素子の製造方法について述べる。
第２図に示すように、まず１０半絶縁性ＧａＡｓ基板の
上に分子線エピタキシーにより、２〜４の各層を所定の
厚みに形成した。次に通常のホトリソグラフィー法によ
りレジストマスクを形成し、このレジストマスクによっ
て、第３図に示すように、４のＡ７！アＧａ、−アムＢ
半絶縁性半導体層の一部をエツチングして、３のエミッ
タ２層の一部を露出させた。この場合エツチングは第３
図の点線で示したように、エミッタ層内まですすんでも
かまわない。ＡＡ Ｇａ ム８のエツチングは、
Ｈ２Ｓｏ４７ ｆ−７ −Ｈ２Ｏ２−Ｈ２０混合液を用いて行なった。ＧａＡｓ
基板として、（００１）を用いることによシ、〔１１０
〕方向から見て第３図に示すような逆台形の形にエツチ
ング部を形成することができた。
上に分子線エピタキシーにより、２〜４の各層を所定の
厚みに形成した。次に通常のホトリソグラフィー法によ
りレジストマスクを形成し、このレジストマスクによっ
て、第３図に示すように、４のＡ７！アＧａ、−アムＢ
半絶縁性半導体層の一部をエツチングして、３のエミッ
タ２層の一部を露出させた。この場合エツチングは第３
図の点線で示したように、エミッタ層内まですすんでも
かまわない。ＡＡ Ｇａ ム８のエツチングは、
Ｈ２Ｓｏ４７ ｆ−７ −Ｈ２Ｏ２−Ｈ２０混合液を用いて行なった。ＧａＡｓ
基板として、（００１）を用いることによシ、〔１１０
〕方向から見て第３図に示すような逆台形の形にエツチ
ング部を形成することができた。
次にレジストをアセトンで除去し、分子線エピタキシー
によね、１ｏｏｏ人のｐ型Ｇａム８ベース層およびＩＥ
５００人のｎ型ＧａＡｓコレクタ１層、１０００人のｎ
十型ＧａＡｓ ｓレジタ２層を第４図に示すように再
成長させた。
によね、１ｏｏｏ人のｐ型Ｇａム８ベース層およびＩＥ
５００人のｎ型ＧａＡｓコレクタ１層、１０００人のｎ
十型ＧａＡｓ ｓレジタ２層を第４図に示すように再
成長させた。
次にホトリングラフイー法によって、該半絶縁性半導体
層のある部分の一部をＨ２Ｓ０４−Ｈ２Ｏ２−Ｈ２０混
合液を用いてエツチングし、ベース層およびエミッタ１
層の一部を露出させた。
層のある部分の一部をＨ２Ｓ０４−Ｈ２Ｏ２−Ｈ２０混
合液を用いてエツチングし、ベース層およびエミッタ１
層の一部を露出させた。
次に、レジスト部をアセトンで除去し、通常のホトリソ
グラフィーおよび真空蒸着および熱処理技術によシ、該
半絶縁性半導体層のない部分に１０のコレクタ電極を、
露出させたペース、エミッタ層に、それぞれ９．８のペ
ース電極、エミッタ電極を形成した。
グラフィーおよび真空蒸着および熱処理技術によシ、該
半絶縁性半導体層のない部分に１０のコレクタ電極を、
露出させたペース、エミッタ層に、それぞれ９．８のペ
ース電極、エミッタ電極を形成した。
本実施例の構造のコレクタ容量Ｇａは、再成長部のコレ
クタとペースの接合面積に比例する。この面積はコレク
タのメサエッチングの面積と同じに成シ、シたがってホ
トリソグラフィーのマスクの寸法とすることができる。
クタとペースの接合面積に比例する。この面積はコレク
タのメサエッチングの面積と同じに成シ、シたがってホ
トリソグラフィーのマスクの寸法とすることができる。
そのためコレクタを基板側に形成した場合よシも面積を
小さくできることは明らかである。コレクタ容量がちい
さくなれば、（１）式より高周波特性の改善されること
は明らかである。
小さくできることは明らかである。コレクタ容量がちい
さくなれば、（１）式より高周波特性の改善されること
は明らかである。
本実施例の構造のエミッ゛り容量Ｏｅは６と３のｐｎ接
合部の接合容量と、４と３の接合部の接合容量の和とな
る。
合部の接合容量と、４と３の接合部の接合容量の和とな
る。
一般にｐｎ接合の容量Ｃｐｎは
ａ；接合部面積
ｑ；電荷
Ｎム１； ｐ型半導体のアクセプタ濃度ＨＤ２；ｎ型半
導体のドナー濃度 ε１ ； ｐ型半導体の誘電率 ε２ｉｎ型半導体の誘電率 ｖｂ ； バイアス電圧 で与えられる。
導体のドナー濃度 ε１ ； ｐ型半導体の誘電率 ε２ｉｎ型半導体の誘電率 ｖｂ ； バイアス電圧 で与えられる。
これよシ、アクセプタ濃度とドナー濃度の差が大きい場
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型ＧａＡｓペース層のアクセプタ濃
度は１・１０７−１ ｎ型ＧａＡｓエミッタ層のドナー
濃度は５・１０／ｃｍ である。
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型ＧａＡｓペース層のアクセプタ濃
度は１・１０７−１ ｎ型ＧａＡｓエミッタ層のドナー
濃度は５・１０／ｃｍ である。
したがってエミッタ容量は近似的に
Ｏｐ ｎ ｃｃｔ （３）となる。
一方、ｎ型Ｇａ Ａｓ層と、人、５．Ｇａ、−、ムＢ半
絶縁性半導体膚との接合容量は、半絶縁性半導体層のア
クセプタ濃度が１・１０１４／Ｃ−以下であるため、接
合容量は、このアクセプタ濃度の平方根に比例し、その
値は、（３）式の値よりもはるかに小さいものとなる。
絶縁性半導体膚との接合容量は、半絶縁性半導体層のア
クセプタ濃度が１・１０１４／Ｃ−以下であるため、接
合容量は、このアクセプタ濃度の平方根に比例し、その
値は、（３）式の値よりもはるかに小さいものとなる。
もし半絶縁性半導体層がない場合には、４と３の接合容
量は、ｎ型ＧａＡｓ層のキャリア濃度が、１・１０１８
／ｃｄと大きいため、この部分のエミッタ容量が大きな
ものとなる。ｐ型Ｇａム８に代えてｐ型ＡＪ工Ｇａ、−
！ムＢを用いても、接合容量はほとんどかわらない。以
上の理由から、本実施例のように、ｐ型代−ス層とｎ型
ＧａＡｓエミッタ層との間に、半絶縁性半導体層を形成
することにより、同一面積の構成であればエミッタ容量
をはるかに小さくできる。
量は、ｎ型ＧａＡｓ層のキャリア濃度が、１・１０１８
／ｃｄと大きいため、この部分のエミッタ容量が大きな
ものとなる。ｐ型Ｇａム８に代えてｐ型ＡＪ工Ｇａ、−
！ムＢを用いても、接合容量はほとんどかわらない。以
上の理由から、本実施例のように、ｐ型代−ス層とｎ型
ＧａＡｓエミッタ層との間に、半絶縁性半導体層を形成
することにより、同一面積の構成であればエミッタ容量
をはるかに小さくできる。
トランジスタの電流増幅率が１となる最大周波数Ｆｔは
Ｆｔ ＝ （１／２ｙｒ） ” （Ａ−Ｃｅ ＋ Ｂ）
−’Ａ、Ｂ；定数 で与えられる。
−’Ａ、Ｂ；定数 で与えられる。
従って、エミッタ容量Ｏｅを減らすことにより、高周波
特性を改善することができる。
特性を改善することができる。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる（実施例では１・１ｏ１９／ｃｔｄのキャリア濃
度を用いた）ため、ベース抵抗Ｒｈは極めて小さい。そ
のため最大遮断周波数の極めて高い高周波特性に優れた
トランジスタを得ることができる。
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる（実施例では１・１ｏ１９／ｃｔｄのキャリア濃
度を用いた）ため、ベース抵抗Ｒｈは極めて小さい。そ
のため最大遮断周波数の極めて高い高周波特性に優れた
トランジスタを得ることができる。
本実施例で得られたベテロ接合トランジスタは予想され
たようにコレクタ容量およびエミッタ容量が共に大幅に
小さくなったことから、同一寸法の場合、従来のものに
比べて高周波特性が非常に向上した。
たようにコレクタ容量およびエミッタ容量が共に大幅に
小さくなったことから、同一寸法の場合、従来のものに
比べて高周波特性が非常に向上した。
本実施例分子線エピタキシー技術を用いたが、そのほか
に、例えば、有機金属化学気相成長（ＭＯ−ＣＶＤ ）
法を用いても同様に作成することができる。
に、例えば、有機金属化学気相成長（ＭＯ−ＣＶＤ ）
法を用いても同様に作成することができる。
また本実施例では、半導体としてＧａＡｓ−ムβ工Ｇａ
１−．Ａｓを用いたが、他の半導体材料、例えばＩｎＰ
−ＩｎＧａＡｓＰ等を用いても作成することができる。
１−．Ａｓを用いたが、他の半導体材料、例えばＩｎＰ
−ＩｎＧａＡｓＰ等を用いても作成することができる。
またムｅ濃度として、ｘ ＝ ０．３ 、 ｙ ＝ ０
．３を用いたが、これは０〜１の節回で任意に選ぶこと
ができる。
．３を用いたが、これは０〜１の節回で任意に選ぶこと
ができる。
本実施例では、半絶縁性層としてＡ Ａ Ｇ ａ ＋
−ア五ｓ（ｏ、ｓ）を用いたが、ｙ＝ＱすなわちＧａＡ
ｓを用いても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。
−ア五ｓ（ｏ、ｓ）を用いたが、ｙ＝ＱすなわちＧａＡ
ｓを用いても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。
本実施例では、ｙ＝０．３を用いたが、ｋｌア。
Ｇ ａ 、−アム８はＧａＡｓ よシも禁制帯エネル
ギーが大きいため、これによりｐ型ベース電極数シ出し
用ＧａＡｓ層とｎ型コレクタ層との間のもれ電流を、更
に少なくすることができる。もれ電流はトランジスタの
電流増幅率を低下させるため、もれ電流を低減させるこ
とにより電流増幅率を向上させることができる。
ギーが大きいため、これによりｐ型ベース電極数シ出し
用ＧａＡｓ層とｎ型コレクタ層との間のもれ電流を、更
に少なくすることができる。もれ電流はトランジスタの
電流増幅率を低下させるため、もれ電流を低減させるこ
とにより電流増幅率を向上させることができる。
本実施例では、■−■化合物半導体を用いたが、シリコ
ン（Ｓｔ）を用いても分子線エピタキシーによシ同様の
プロセスを用いて、コレクタ容量およびエミッタ容量共
に極めて小さいバイポーラトランジスタを得ることがで
きた。得られたＳｉバイポーラトランジスタも優れた高
周波特性を示した。
ン（Ｓｔ）を用いても分子線エピタキシーによシ同様の
プロセスを用いて、コレクタ容量およびエミッタ容量共
に極めて小さいバイポーラトランジスタを得ることがで
きた。得られたＳｉバイポーラトランジスタも優れた高
周波特性を示した。
本実施例では、エミッタ、コレクタをｎ型に、ベースを
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースを
ｎ型にすることもできる。
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースを
ｎ型にすることもできる。
発明の効果
以上述べた如く、本発明は、コレクタ容量およびエミッ
タ容量共に著しく小さくすることにより、高周波特性に
優れたバイポーラトランジスタを、提供するものである
。
タ容量共に著しく小さくすることにより、高周波特性に
優れたバイポーラトランジスタを、提供するものである
。
第１図は本発明の一実施例を示す図、第２図〜第４図は
本発明の構造を実現するだめの製造途中の構造を示す図
、第５図は従来のバイポーラトランジスタの構造を示す
図である。 １・・・・・・半絶縁性ＧａＡｓ基版、２・・・・・・
ｎ生型ＧａＡｓエミッタ１層、３−−−−−− ｎ型Ａ
ｌ ｘ Ｇ ａ １−ｘ Ａ ａエミッタ２層、４・
・・・・・ＡβアＧａ、−アＡｓ半絶縁性半導体層、６
・・・・・・ｐ型ＧａＡｓベース層、６・・・・・・ｎ
型ＧａＡｓ ：７レジタ１層、７−−−−−− ｎ十型
ＧａＡｓコレクタ２層（電極取り出し層）、８・・・・
・・エミッタ電極、９・・・・・・ベース電極、１０・
・・・・・コレクタ電極、１１・・・・・・レジスト。
本発明の構造を実現するだめの製造途中の構造を示す図
、第５図は従来のバイポーラトランジスタの構造を示す
図である。 １・・・・・・半絶縁性ＧａＡｓ基版、２・・・・・・
ｎ生型ＧａＡｓエミッタ１層、３−−−−−− ｎ型Ａ
ｌ ｘ Ｇ ａ １−ｘ Ａ ａエミッタ２層、４・
・・・・・ＡβアＧａ、−アＡｓ半絶縁性半導体層、６
・・・・・・ｐ型ＧａＡｓベース層、６・・・・・・ｎ
型ＧａＡｓ ：７レジタ１層、７−−−−−− ｎ十型
ＧａＡｓコレクタ２層（電極取り出し層）、８・・・・
・・エミッタ電極、９・・・・・・ベース電極、１０・
・・・・・コレクタ電極、１１・・・・・・レジスト。
Claims (4)
- （１）半導体基板の上にエミッタ層を形成し、その上に
半絶縁性半導体層を形成した後、該半絶縁性半導体層の
一部を除去して、該エミッタ層の一部を露出させ、その
上にベース層、コレクタ層を順次エピタキシャル成長さ
せ、次に該半絶縁性半導体層のない部分に形成された該
コレクタ層の上に、コレクタ電極を、また該半絶縁性半
導体層のある部分の一部を除去して、該ベース層、該エ
ミッタ層の一部を露出させ、それぞれにベース電極、エ
ミッタ電極を形成したことを特徴とするバイポーラトラ
ンジスタの製造方法。 - （２）少なくともエミッタの禁制帯エネルギー幅がベー
スの禁制帯エネルギー幅よりも大きいことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。 - （３）半絶縁性半導体層の禁制帯エネルギー幅がベース
の禁制帯エネルギー幅よりも大きいことを特徴とする特
許請求の範囲第（１）項記載のバイポーラトランジスタ
の製造方法。 - （４）III−Ｖ化合物半導体を用いたことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640285A JPS61294857A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
| DE8686304785T DE3682959D1 (de) | 1985-06-21 | 1986-06-20 | Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung. |
| EP86304785A EP0206787B1 (en) | 1985-06-21 | 1986-06-20 | Heterojunction bipolar transistor and method of manufacturing same |
| US07/048,470 US4746626A (en) | 1985-06-21 | 1987-05-08 | Method of manufacturing heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640285A JPS61294857A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294857A true JPS61294857A (ja) | 1986-12-25 |
| JPH0452627B2 JPH0452627B2 (ja) | 1992-08-24 |
Family
ID=15174324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13640285A Granted JPS61294857A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294857A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168049A (ja) * | 1986-12-29 | 1988-07-12 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPH02159723A (ja) * | 1988-12-14 | 1990-06-19 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031542A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031543A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | パイポーラトランジスタの製造方法 |
-
1985
- 1985-06-21 JP JP13640285A patent/JPS61294857A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168049A (ja) * | 1986-12-29 | 1988-07-12 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPH02159723A (ja) * | 1988-12-14 | 1990-06-19 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031542A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031543A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | パイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452627B2 (ja) | 1992-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH0575170B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0577172B2 (ja) | ||
| JPH0453110B2 (ja) | ||
| JPH0453108B2 (ja) | ||
| JPH0577174B2 (ja) | ||
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| JPH0453106B2 (ja) | ||
| JPH0575169B2 (ja) | ||
| JPH0453109B2 (ja) | ||
| JPH0483346A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS61294859A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH02189931A (ja) | バイポーラトランジスタ | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS6316666A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0458705B2 (ja) | ||
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |