JPS6216569A - ヘテロ接合トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れ九ヘテロ接合パイポ−ラトラ
ンジスタに関するものである。

従来の技術 従来のバイポーラトランジスタの代表的構造を第３図に
示す。図において、１はｎ型シリコン基板、２はエピタ
キシャル成長によってその上に設けられたｎ＋型コレク
タ、３は拡散によって設けられたｐ型ベース、４は拡散
または合金によって設けられたｎ型エミッタ、６はコレ
クタ電極、６はペース電極、７はエミッタ電極である。

これはｎｐｎ　　）ランジスタであるが、ｐｎｐ　　）
ランジスタでも同様に構成することができる。この例は
同一の半導体材料すなわちシリコンを用いて、エミッタ
、ベース、コレクタを形成している。

ところで、エミッタをベースエリも禁制帯エネルギーの
大きい半導棒金用いて形成すると、非常に高い電流利得
の得られることが知られている。

これは材料を適当に選ぶことによりエミッターペース接
合部のバンド構造を、電子に対してはあまり障壁になら
ず、ホールに対して大きな障壁となるように構成できる
ことによる。その代表的な例は、エミッタにＡ　ｌ　ｘ
Ｇａ　、−ｘＡｓ　　を、ペースとコレクタにＧａＡｇ
を用いたものである。

さらにこのような構造とすることにより、高周波特性が
いちじるしく改善されることが知られている。バイポー
ラトランジスタの最大遮断周波数Ｆｃは Ｆｃ＝１／（２πＲｂＣｃ）　　　　　　　　　　　・
・・・・・（１）Ｒｂ；ペース抵抗 ＣＣ；コレクタ容量 であられされる。エミッタをペースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターペース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆａの非常に大きな値が得られるものである０ しかしながらこの構造を得るのは、プロセス的には非常
に難しい。とくに高周波特性を上げるためベース長をみ
じかくしようとすると、そのペース電極の取り出しがむ
つかしくなる。

第４図は、このペース電極の取り出しを改良した従来例
（特公昭６５−３８２９号公報）である。

図において、８はｎ　ＷＧａＡｓ基板、９はコレクタを
形成するｎ型ＧａＡｓ　、　１０は゛ペースを形成する
ｐ型ＧａＡｓ　、　１１はエミッタを形成するｎ型Ａ　
１　ｘＧａ　１−　ｘＡｓ、１２はペース電極取り出し
のためのｐ型ＡｌＸＧａ、、Ａｓ、　１３はコレクタ電
極、１４はペース電極、１６はエミッタ電極である。ま
ず８のＧａＡｓ　基板上に、液相エピタキシャル法によ
り、各層９，１０．１１を形成する。つぎにメサエッチ
ングにより、コレクタ層９の一部を露出させ、その部分
に再び液相エピタキシャルによってペース電極１２の取
り出しの几めのｐ型Ａ　１　ｘＧａ　１−エＡｓ　ｆ＠
　ｆ形成しそれぞれに電極を形成したものである。

発明が解決しようとする問題点 このような従来の構成では、まだコレクタ容量が大きく
、そのため第（１）式から分るように、高周波特性の充
分優れたものが得られない。本発明はかかる点に鑑みな
され友もので、ペース電極の取り出しの容易さを保った
まま、コレクタ容量の小さい構造を提供することを目的
としている。

問題点を解決するための手段 本発明は上記問題点を解決するため、コレクタ領域とペ
ース電極取り出し用ｐ型層の間に、半絶縁性半導体層を
形成することによって、ペース電極の取り出しの容易さ
を保ったまま、コレクタ容量の小さい構造を提供するも
のである。

作　　　用 本発明は上記し几構造に°より、コレクタ容量が低減す
るので高周波特性が改善される。

実施例 第１図は本発明の構造の一実施例を示したものである。

第１図において、１６は半絶縁性ＧａＡｓ基板、１７は
ｎ＋型ＧＩＩＡｌｌ　：Ｉレクタ層、１８はｎ型ＧａＡ
ｇ　：ｌレクタ層、１９はｐ型ＧａＡｓベース層、２ｏ
はｎ型Ａｌ、Ｇａ１−、Ａｍ　ｘミッタｒ＠　（ｘ＝＝
０．３　）、２１は電極取り出し用ｎ＋型ＧａＡｓ層、
２２は１７の♂型ＧａＡｓフレクタ層の上に形成された
半絶縁性Ａ　ｌ　ｙＧａ　、−ｙＡｓ層（ｙ＝０．３）
、２３はコレクタ層２２の上に、ｐ型ＧａＡｓベース層
１９に隣接して形成されたｐ型ＧａＡｍ層、２４はコレ
クタ電極、２６はベース電極、２６はエミッタ電極であ
る。

各層の厚みは、半絶縁性ＧａＡｓ基板１６が４００μｍ
Ｓｎ＋型ＧａＡｓ層１７が４０００人、ｎ型ＧａＡｓフ
レクタ層１８が２０ｏＯ人、ｐ型ＧａＡ＋ｓペース層１
９が１０００人、ｎ型Ａｌ工Ｇａ１．、、ｘＡＩ＋エミ
ッタ層２０上２０００人、ＧａＡｓ電極取り出し用ｎ＋
型ＧａＡｓ＋層２１は１５００人、半絶縁性ＡｌｙＧａ
１−ｙＡＩＩ層２２は１ｓｏＯ人、ｐ型ＧａＡｓ層２３
は２０ｏＯ人である。

各層１７〜２３は、分子線エピタキシー（ＭＢＥ）によ
って形成された。次に本実施例の構造の素子の製造方法
について述べる。まず半絶縁性ＧａＡｓ基板１６の上に
分子線エピタキシーにより、各層１７〜２１を所定の厚
みに形成した。次に化学気相成長（ＣＶＤ）法により、
その上に３０００人のＳ　１０２膜を形成した。次に通
常のホトリソグラフィー法によりレジストマスクを形成
し、このレジストマスクによって、第２図に示すように
、メサ状にエツチングを行いｎ＋型ＧａＡｓコレクタ層
１７を露出させた。第２図において、２７は５ＬＯ３膜
、２日はレジストである。Ｓ１０□のエツチングは、Ｈ
Ｆ（７，酸）を用いて、ＧａＡｓ　、　Ａｌ　、Ｇａ１
−ｘＡｓノエッチンクハ、Ｈ２Ｓ０４−Ｈ２Ｏ２−）Ｌ
２０混合液を用いて行なった。

次にレジストをアセトンで除去し、分子線エピタキシー
により、１５００人の半絶縁性Ａ　ｌ　ｙＧａ　１−ノ
ミ膜および２０００人のｐ型ＧａＡｓ＋膜を形成した。

ｎ＋ＧａＡｔ５１７上に形成された膜はエピタキシャル
成長しており、完全な単結晶膜であったがＳ１０□膜上
に形成された膜は多結晶膜であった。Ｈ２ＳＯ４−Ｈ２
０□−町ρ混合液を用いてエツチングすると、単結晶膜
と多結晶膜とでエツチング速度に大きな差があり、新た
に成長させた単結晶膜がほとんどエツチングされない間
に多結晶膜を取り去ることができた。次にホトリソグラ
フィー法によって、エミッタおよびベースを形成する部
分にレジストマスクを形成し、このレジストマスクを用
いて、各層２２　、２３　ｆｔ　Ｈ２ＳＯ４−Ｈ，０２
−Ｈ，ｏ　混合液を用いて、コレクタ電極形成部を露出
させた。

次に、レジスト部をアセトンでＳｉＯ３膜２ＨＦによっ
て除去し、通常のホトリソグラフィーおよび真空蒸着お
よび熱処理技術により各オーミック電極２４，２５．２
６を形成した。

本実施例の構造のコレクタ容ｔＣＣはｐｎ接合部１８．
１９の接合容量と、接合部２２．２３の接合容量の和と
なる。

一般にｐｎ接合の容量Ｃｐｎは ａ；接合部面積 ｑ；電荷 ＮＡ、：　ｐ型半導体のアクセプタ濃度！’ＴＩ）２　
：　ｎ型半導体のドナー濃度’１：Ｐ型半導体の誘電率 ε２：ｎ型半導体の誘電率 ■ｂ；バイアス電圧 で与えられる。

これより、アクセプタ濃度とドナー濃度の差が大きい場
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型ＧａＡ＋ベース層のアクセプタ濃
度は１．・１０１９／ｃｄ、ｎ型ＧａＡｓコレクタ層の
ドナー濃度は！＝　１０”　／ＣｒＡである。

したがってコレクタ容量は近似的に Ｃｐｎ　＝ｅ　５可　　　　　　　　・・・・・・（３
）となる。一方、ｎ＋型ＧａＡｓ層と、半絶縁性Ａｌ　
ｙＧａ　、−？　ｓ層との接合容量は、半絶縁性Ａ　ｌ
　ｙＧａ　、−ｙＡｓ層のアクセプタ濃度が１．１ｏ”
／ｃｒｔｌ以下であるｋめ、接合容量は、このアクセプ
タ濃度の平方根に比例し、その値は、（３）式の値より
もはるかに小さいものとなる。もし半絶縁層がない場合
には、接合容量２２．２３は、ｎ”ＧａＡｓ層のキャリ
ア濃度が、１．１０１８肩　　と大きい几め、この部分
のコレクタ容量が大きなものとなる。ｐ型ＧａＡｓに代
えてｐ型Ａｌ！Ｇａ、−ｘＡＳを用いても、接合容量は
ほとんどかわらない。以上の理由から、本実施例のよう
に、ｐ型ベース電極数り出し用ＧａＡ　ｓ層とｎ型Ｇａ
Ａ　Ｓ　コレクタ層との間に、半絶縁性層を形成するこ
とにより、同一面積の構成であればコレクタ容量をはる
かに小さくできる。

本実施例では、半絶縁性層としてＡ１アＧａ１−アＡｓ
（０，３）ｆｆｉ用いたが、ｙ＝ｏすなわちＧａＡｓ　
ｆｉ用いても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。

また本実施例では、半絶縁性層はコレクタ電極れること
は明らかである。

本実施例では、ｙ＝０．３を用いたが、Ａ　ｌ　ｙＧａ
　１−アＡｓはＧａＡｓ　よりも禁制帯エネルギーが太
きいため、これによりｐ型ベース電極数り出し用ＧａＡ
　ｓ層とｎ型コレクタ層との間のもれ電流を、更に少な
くすることができる。もれ電流はトランジスタの電流増
幅率を低下させるため、もれ電流を低減させることによ
り電流増幅率を向上させることができる。

本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず１０００人という非
常に薄いペースに良好なオーミック電極を形成すること
ができた。またコレクタ容量が非常に小さくなったこと
から、同一寸法の場合、従来のものに比べて高周波特性
が非常に向上した。

なお本実施例では、半絶縁性半導体層はコレクタ層との
みと接しているが、ペース層の一部と接した状態であっ
ても、その上のペース電極とり出し用ｐ型層がペース層
に接触できる範囲であればかまわないことは明らかであ
る。

また本実施例では、所定の構造を得るために分子線エピ
タキシーを用いたが、そのほかに、例えば、有機金属化
学気相成長（ＭＯ−ＣＶＤ）法を用いても作成すること
ができる。

また本実施例では、半導体としてＧａＡｓ　−Ａｌ工Ｇ
ａ１−、Ａｓを用いたが、他の半導体材料、例えばＩ　
ｎＰ　−Ｉ　ｎＧａＡｓ　Ｐ等を用いても作成すること
ができる。ま、４　ＡＩ濃度として、Ｘ＝０．３、ｙ＝
Ｑ、３を用いたが、これは０〜１の範囲で任意に選ぶこ
とができる。

また本実施例では、Ｓ　ｉ０２膜を利用したがＳｉ３Ｎ
４　　など他の材料からなる膜を用いても良い。

本実施例では、エミッタ、コレクタをｎ型に、ベースｋ
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースｉ
ｎ型にした場合には、ペース取り出し層ｉｎ型とすれば
良い。

発明の効果 以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、コレクタ容量を著しく低減すること
により、高周波特性に優れたヘテロ接合トランジスタを
、提供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例のトランジスタの断面図、第
２図は本発明の構造を実現するための製造途中の断面図
、第３図は従来のバイポーラトランジスタの構造を示す
断面図、第４図は従来のヘテロ接合トランジスタの構造
を示す断面図である。 １６・・・・・・半絶縁性ＧａＡｓ基板、１７・・・・
・・ｎ型ＧａＡｓ層、１８・・・・・・ｎ型ＧａＡｓ　
コレクタ層、１９・・・・・・ｐ型ＧａＡｓベース層、
２０−・・−ｎ型Ａｌ、Ｇａ１−、Ａｓ　ｘ。 ミッタ層、２１・・・・・・ｎ”ＧａＡｓ層、２２・・
・・・・半絶縁性ＡｌｘＧａ１−！Ａ８層、２３−−−
−−−　ｐ型ＧａＡａ層、２４・・・・・・コレクタ電
極、２６・・・・・・ベース電極、２６・・・・・・エ
ミッタ電極、２７・・・・・・Ｓ　ｉ０２膜、２８・・
・・・・レジスト。 代理人の氏名　弁理士　中　屋敷　男　はが１名第　１
　図　　　　　　　　　　　　　　　　　　／／、、、
フ［フタ１９・・・べ−ス ２０・・エミーンタ 第２図 第３図 第４図

Claims (4)

【特許請求の範囲】
1. （１）少なくともエミッタ領域と、ベース領域と、コレ
   クタ領域とを有し、少なくとも前記エミッタ領域が、前
   記ベース領域を形成する半導体より禁制帯エネルギーの
   大きい半導体からなり、前記コレクタ領域またはコレク
   タ電極取り出し用領域の上の一部に、半絶縁性層を有し
   、その上に少なくとも前記ベース領域に接触して設けら
   れた半導体領域を介して、前記ベース領域への電気的接
   触をとったことを特徴とするヘテロ接合トランジスタ。
2. （２）半絶縁性層として、ベースを形成する半導体より
   も禁制帯エネルギーの大きい半導体を用いたことを特徴
   とする特許請求の範囲第（１）項記載の半導体ヘテロ接
   合トランジスタ。
3. （３）半導体基板の上に、コレクタ領域、ベース領域を
   形成した後、前記ベース領域を形成する半導体より禁制
   帯エネルギーの大きい半導体を用いて、前記エミッタ領
   域を形成し、更に、絶縁膜マスクを用いて、エッチング
   により、前記エミッタ領域、前記ベース、前記コレクタ
   領域の一部をメサ状に残して、前記コレクタ領域を露出
   させ、その上に半絶縁性層を形成し、更に、その上に、
   少なくとも前記ベース領域に接触して半導体領域を形成
   し、エッチングによって該絶縁膜マスクを除去し、更に
   前記半導体領域と前記半絶縁性層の一部を、エッチング
   によって除去して前記コレクタ領域の一部を露出させ、
   前記エミッタ領域、前記半導体領域、前記コレクタ領域
   に、それぞれエミッタ電極、ベース電極、コレクタ電極
   を形成したことを特徴とするヘテロ接合トランジスタの
   製造方法。
4. （４）半絶縁性層として、ベースを形成する半導体より
   禁制帯エネルギーの大きい半導体を用いたことを特徴と
   する特許請求の範囲第（３）項記載のヘテロ接合トラン
   ジスタの製造方法。