JPS6218762A - ヘテロ接合トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたヘテロ接合トランジスタお
よびその製造方法に関するものである。

従来の技術 従来のバイポーラトランジスタの代表的構造を第３図に
示す。図において、１はｎ型シリコン基板、２はエピタ
キシャル成長によってその上に設けられたｎ十型コレク
タ、３は拡散によって設けられたｐ型ベース、４は拡散
または合金によって設けられたｎ型エミッタ、６はコレ
クタ電極、６はベース電極、７はエミッタ電極である。

これはｎｐｎ　）ランジスタであるが％ｐｎＰトランジ
スタでも同様に構成することができる。この例は同一の
半導体材料すなわちシリコンを用いて、エミッタ、ベー
ス、コレクタを形成している。

ところで、エミッタをベースよりも禁制帯エネルギーの
大きい半導体を用いて形成すると、非常に高い電流利得
の得られることが知られている。

これは材料を適当に選ぶことによりエミッタ電極は 一ス接合部のバンド構造を、電子に対して〉まシ障壁に
ならず、ホールに対して大きな障壁となるように構成で
きることによる。その代表的な例は、エミッタにＡｌｘ
Ｇａ１−ｘＡｓを、ベースとコレクタにＧ　ａＡｓを用
いたものである。

さらにこのような構造とすることにより、高周波特性が
いちじるしく改善されることが知られている。バイポー
ラトランジスタの最大遮断周波数Ｆｃは Ｆｃ＝１／（２πＲｂＣｃ）　　　　・・・・・・・・
（１）Ｒｂ；ベース抵抗 Ｃｃ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミブターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。

しかしながらこの構造を得るのは、プロセス的には非常
に難しい。とくに高周波特性を上げるためベース長をみ
じかくしようとすると、そのベース電極の取り出しがむ
つかしくなる。

第４図は、このベース電極の取り出しを改良した従来例
（特公昭５５−３８２９号公報）である。

図において、８はｎ型ＧａＡｓ基板、９はコレクタを形
成するｎ型ＧａＡｓ　ｓ　１０はベースを形成するｐ型
ＧａＡｓ　、１１はエミッタを形成するｎ型ＡｌｘＧａ
１−ｘＡｓ、　１２はベース電極取り出しのためのｐ型
Ａｌ□ａｌ　−ｘＡｓ　、　１３はコレクタ電極、１４
はベース電極、１５はエミッタ電極である。まず８のＧ
ａＡｓ基板上に、液相エピタキシャル法により、９．１
０．１１の各層を形成する。つぎにメサエッチングによ
り、９のコレクタ層の一部を露出させ、その部分に再び
液相エピタキシャルによって１２のベース電極取り出し
のためのｐ型ＡｌｘＧａ１−ｘＡｓ層を形成しそれぞれ
に電極を形成したものである。

コレクタ容量を低減させる別の方法として、エミッタを
基板側に、ベース、コレクタをその上に形成する方法が
提案されている。第５図はその構造図である。図におい
て、１６は基板、１７はエミッタ、１８はベース、１９
はコレクタである。

２ｏのベース電極取り出し用ｐ型頭域は、後からイオン
注入によって形成したものである。このような構成とす
ることにより、コレクターベース接合面積が小さくなる
ため、コレクタ容量は小さくなる。しかしこの構成では
、コレクタ容量は小さくなっても、エミッタ容量は小さ
くならない。

高周波特性に及ぼす影響はコレクタ容量の方が大きいた
め、この構造とすることによυ高周波特性は改善される
が、エミッタ容量が太きいためまだ充分とはいえない。

発明が解決しようとする問題点 このような従来の構成では、まだコレクタ容量およびエ
ミッタ容量が大きく高周波特性に充分優れたものが得ら
れない。

本発明はかかる点に鑑みなされたもので、ベース電極取
り出しの容易さを保ったまま、コレクタ容量およびエミ
ッタ容量の小さい構造を提供することを目的としている
。

問題点を解決するための手段 本発明は上記問題点を解決するため、基板側にエミッタ
を有する構造において、エミッタ領域とベース電極取り
出し用ｐ型層の間に、半絶縁性半導体層を形成すること
によって、ベース電極の取り出しの容易さを保ったまま
、コレクタ容量およびエミッタ容量の小さい構造を提供
するものである。

作　　　用 本発明は上記した構造により、コレクタ容量およびエミ
ッタ容量が低減するので高周波特性が改善される。

実施例 第１図は本発明の構造の一実施例を示したものである。

第１図において、２１は半絶縁性ＧａＡｓ基板、２２は
エミッタ電極取り出し用ｎ十型ＧａＡｓ層、２３はｎ型
Ａｌ　ｘＧａ　１−ｘＡｓ　（ｘ＝０．３　）エミツタ
層、２４はｐ型ＧａＡｓベース層、２６はｎ型ＧａＡｓ
コレクタ層、２６は電極取り出し用ｎ十型ＧａＡｓ層、
２７は２２のｎ十型ＧａＡｓ層の上に形成された半絶縁
性ＡｌｙＧａ１−ｙＡｓ　（ｙ　＝０．３　）層、２８
は２７の上に、２４のｐ型ＧａＡｇベース層に隣接して
形成されたｐ型ＧａＡｓ層、２９はエミッタ電極、３０
はベース電極、３１はコレクタ電極である。

各層の厚みは、２１の半絶縁性ＧａＡｓ基板が４００膜
ｍ、２２のｎ＋型ＧａＡｓ層が４０００人、２３のｎ型
Ａｌ　ｘＧ　ａｌ　−ｘＡｓ　エミツタ層が、２０００
人、２４のｐ型ＧａＡｓベース層が１０００人、２５の
ｎ型ＧａＡｓコレクタ層は１５００人、２８のコレクタ
電極取り出し用ｎ十型Ｇ　ａＡｓ層は１６００人、２７
の半絶縁性Ａｌ　ｙＧａ　１−ｙＡｓ層は１６００人、
２８のｐ型ＧａＡｓ層は２０００人である。２２〜２８
の各層は、分子線エピタキシー（ＭＢＥ）によって形成
された。

次に本実施例の構造の素子の製造方法について述べる。

まず２１の半絶縁性ＧａＡｓ基板の上に分子線エピタキ
シーにより、２２〜２６の各層を所定の厚みに形成した
。次に化学気相成長（ＣＶＤ）法により、その上に３０
ｏＯ人の３１０２膜を形成した。次に通常のホトリソグ
ラフィー法によりレジストマスクを形成し、このレジス
トマスクによって、第２図に示すように、メサ状にエツ
チングを行い２２のｎ十型ＧａＡｓ層を露出させた。

第２図において、３２はＳｉＯ３膜、３３はレジストで
ある。５１０２のエツチングは、ＨＦ　（フッ酸）を用
いて、ＧａＡｓ　、　ＡｌｚＧａｌ−ｘＡｇのエツチン
グは、Ｈ２ＢＯ３−）Ｈ２Ｏ２−Ｈ２Ｏ混合Ｗ、　ヲ用
イテ行す−）た。

次にレジストをアセトンで除去し、分子線エピタキシー
により、１５００人の半絶縁性ＡｌｙＧａ　１−ｙＡｓ
膜および２０ｏＯ人のｐ型ＧａＡｓ膜を形成した。

２２のｎ　＋　ＧａＡｓ上に形成された膜はエピタキシ
ャル成長しており、完全な単結晶膜であったがＳ　１０
２膜上に形成された膜は多結晶膜であつ・た。

Ｈ２ＢＯ３−）Ｉ２！０２−Ｈ２ｏ混合液を用イテエッ
チンクスると、単結晶膜と多結晶膜とでエツチング速度
に大きな差があり、新に成長させた単結晶膜がほとんど
エツチングされない間に多結晶膜を取り去ることができ
た。

次にホトリソグラフィー法によって、エミッタおよびベ
ースを形成する部分にレジストマスクを形成し、このレ
ジストマスクを用いて、２７．２８の各層をＨ２ＢＯ３
−Ｈ２Ｏ２−Ｈ２ｏ混合液を用イテ、コレクタ電極形成
部を露出させた。

次に、レジスト部をアセトンで、ＳｉＯ２膜をＨＦによ
って除去し、通常のホトリソグラフィーおよび真空蒸着
および熱処理技術により２９，３０゜３１の各オーミッ
ク電極を形成した。

本実施例の構造のコレクタ容量Ｃｃは、メサ部のコレク
ターベース接合面積に比例する。したがって、コレクタ
を基板側に形成した場合よりもＣｃが大幅に小さくなる
ことは明らかである。

本実施例の構造のエミッタ容量Ｃｅは２３と２４のｐｎ
接合部の接合容量と、２７と２８の接合部の接合容量の
和となる。

一般にｐｎ接合の容量Ｃｐ　ｎは ａ；接合部面積 ｑ；電荷 ＮＡｌ１　ｐ型半導体のアクセプタ濃度ＮＤ２；　ｎ型
半導体のドナー濃度 ε１；ｐ型半導体の誘電率 ε２；ｎ型半導体の誘電率 ｖｂｉバイアス電圧 で与えられる。

これより、アクセプタ濃度とドナー濃度の差が大きい場
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型ＧａＡｓベース層のアクセプタ濃
度は１．１０”、乙−１ｎ型ＧａＡｓ工ミツタ層のドナ
ー濃度は５，１０　７ｃｒｌである。

したがってエミッタ容量は近似的に Ｃｐ　ｎ　ｏｃ　、７葡７　　　・　・・　（場となる
。一方、ｎ＋型ＧａＡｓ層と、半絶縁性Ａ１ｙＧａｌ−
ｙＡｓ層との接合容量は、半絶縁性Ａ　ｌ　ｙＧａ　１
−ｙＡｓ層のアクセプタ濃度が１．１０１４４以下であ
るため、接合容量は、このアクセプタ濃度の平方根に比
例し、その値は、（′４式の値よりもはるかに小さいも
のとなる。もし半絶縁性層がない場合には、２了と２８
の接合容量は、ｎ　＋　ＧａＡｓ層のキャリア濃度が、
１．１Ｑ１８／ｃＩＩＩと大きいため、この部分のエミ
ッタ容量が大きなものとなる。ｐ型ＧａＡｓに代えてｐ
型ＡｌｘＧａ１−ｘＡｓを用いても、接合容量はほとん
どかわらない。以上の理由から、本実施例のように、ｐ
型ベース電極数り出し用Ｇ　ａＡｓ層とｎ型エミツタ層
との間に、半絶縁性層を形成することにより、同一面積
の構成であればエミッタ容量をはるかに小さくできる。

更に、トランジスタの電流増幅率が１となる最大周波数
Ｆｔは Ｆｔ＝（１／２ｙｒ）−（Ａ−Ｃｅ＋Ｂ）　　　−−−
・・−・（４Ａ、Ｂｉ定数 で与えられる。

従って、エミッタ容量Ｃｏを減らすことにより、高周波
特性を改善することができる。

本実施例では、半絶縁性層としてＡｌ　ｙＧａ　ｌ　−
ｙＡｓ（０，３）を用いたが、ｙ＝ｏすなわちＧａＡｓ
を用いても、エミッタ容量を低減させるということでは
、同じ効果を有することは明らかである。

本実施例では、ｙ＝０．３　　を用いたが、ｙ＞ｏ、３
のＡｌｙＧａｌ−ｙＡｓを用いればエミッタよりも禁制
帯エネルギーが大きいため、これによりｐ型ベース電極
数り出し用ＧａＡｓ層とエミツタ層との間のもれ電流を
、更に少なくすることができる。もれ電流はトランジス
タの電流増幅率を低下させるため、もれ電流を低減させ
ることによシミ流増幅率を向上させることができる。

本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず１０００人という非
常に薄いベースに良好なオーミック電極を形成すること
ができた。またコレクタ容量およびエミッタ容量が非常
に小さくなったことから、同一寸法の場合、従来のもの
に比べて高周波特性が非常に向上した。

なお本実施例では、半絶縁性半導体層はエミツタ層との
みと接しているが、ベース層の一部と接した状態であっ
ても、その上のベース電極とり出し用ｐ型層がベース層
に接触できる範囲でちればかまわないことは明らかであ
る。

また本実施例では、半絶縁性層はエミッタ電極取り出し
用ｎ十型ＧａＡｓ層の上に形成したが、ｎ型ＧａＡｓ　
　エミッタ領域の上に形成しても同様の効果の得られる
ことは明らかである。

また本実施例では、所定の構造を得るために分子線エピ
タキシーを用いたが、そのほかに、例えば、有機金属化
学気相成長（ＭＯ−ＣＶＤ）法を用いても作成すること
ができる。

また本実施例では、半導体としてＧａＡｓ　−Ａｌ　ｘ
Ｇａ　１−ｘＡｓを用いたが、他の半導体材料、例えば
ＩｎＰ−ＩｎＧａＡｓＰ等を用いても作成することがで
きる。

またＡＩ濃度として、！＝０．３．７＝０．３を用いた
が、これは０〜１の範囲で任意に選ぶことができる。

また本実施例では、５１０２膜を利用したがＳ　１　ｓ
Ｎ４など他の材料からなる膜を用いても良い。

本実施例では、エミッタ、コレクタをｎ型に、ベースを
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースを
ｎ型にした場合には、ベース取り出し層をｎ型とすれば
良い。

発明の効果 以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、コレクタ容量およびエミッタ容量を
著しく低減することにより、高周波特性に優れたヘテロ
接合トランジスタを、提供するものである。

本発明の構造を実現するための製造途中の構造を示す図
、第３図は従来のバイポーラトランジスタの構造を示す
図、第４図、第５図は従来のヘテロ接合トランジスタの
構造を示す図である。

２１・・・・・・半絶縁性ＧａＡｓ基板、２２・・・・
・・ｎ十ＧａＡ＋ｉ層、２３　・−・・−・ｎ型Ａｔ　
ｘＧａ　ｌ　−ｘＡｓ　エミツタ層、２４・・・・・・
ｐ型ＧａＡｓ＋ベース層、２５・・・・・・ｎ型ＧａＡ
ｓコレクタ層、２６・・・・・・ｎ　＋　ＧａＡｓ層、
２７・・・・・・半絶縁性Ａｌ　ｙＧａ　１−ｙＡｓ層
、２　Ｂ−・・・−ｐ型ＧａＡｇ層、２９・・・・・・
エミッタ電極、３０・・・・・・ベース電極、３２・・
・・・・コレクタ電極、３３・・・・・・５ｌｏ２膜、
３４・・・・・・レジスト。

代理人の氏名　弁理士　中　尾　敏　男　はが１名２５
・・・コムクク 第２図 第３図

Claims (4)

【特許請求の範囲】
1. （１）エミッタ領域と、ベース領域と、コレクタ領域を
   有し、少なくとも前記エミッタ領域が、前記ベース領域
   を形成する半導体より禁制帯エネルギーの大きい半導体
   からなり、該エミッタ領域または該エミッタ領域の電極
   取り出し用領域の上の一部に、半絶縁性層を有し、その
   上に少なくとも該ベース領域に接触して設けられた半導
   体領域を介して、ベース領域への電気的接触をとったこ
   とを特徴とするヘテロ接合トランジスタ。
2. （２）半絶縁性層として、ベースを形成する半導体より
   も禁制帯エネルギーの大きい半導体を用いたことを特徴
   とする特許請求の範囲第（１）項記載のヘテロ接合トラ
   ンジスタ。
3. （３）半導体基板の上に、ベースを形成する半導体より
   禁制帯エネルギーの大きい半導体を用いて、エミッタ領
   域を形成し、次にベース領域、コレクタ領域を形成し、
   更に、絶縁膜マスクを用いて、エッチングにより、該コ
   レクタ領域、該ベース領域、該エミッタ領域の一部をメ
   サ状に残して、該エミッタ領域を露出させ、その上に半
   絶縁性層を形成し、更に、その上に、少なくとも該ベー
   ス領域に接触して半導体領域を形成し、エッチングによ
   って該絶縁膜マスクを除去し、更に該半導体領域と該半
   絶縁性層の一部を、エッチングによって除去して該エミ
   ッタの一部を露出させ、該コレクタ領域、該半導体領域
   、該エミッタ領域に、それぞれコレクタ電極、ベース電
   極、エミッタ電極を形成したことを特徴とするヘテロ接
   合トランジスタの製造方法。
4. （４）半絶縁性層として、ベースを形成する半導体より
   禁制帯エネルギーの大きい半導体を用いたことを特徴と
   する特許請求の範囲第（３）項記載のヘテロ接合トラン
   ジスタの製造方法。