JPH0577174B2 - - Google Patents
Info
- Publication number
- JPH0577174B2 JPH0577174B2 JP14556085A JP14556085A JPH0577174B2 JP H0577174 B2 JPH0577174 B2 JP H0577174B2 JP 14556085 A JP14556085 A JP 14556085A JP 14556085 A JP14556085 A JP 14556085A JP H0577174 B2 JPH0577174 B2 JP H0577174B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- emitter
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 42
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
産業上の利用分野
本発明は高周波特性に優れたヘテロ接合バイポ
ーラトランジスタに関するものである。 従来の技術 従来のバイポーラトランジスタの代表的構造を
第４図に示す。図において、１はｎ型シリコン基
板、２はエピタキシヤル成長によつてその上に設
けられたｎ＋型コレクタ、３は拡散によつて設け
られたｐ型ベース、４は拡散または合金によつて
設けられたｎ型エミツタ、５はコレクタ電極、６
はベース電極、７はエミツタ電極である。これは
npnトランジスタであるが、pnpトランジスタで
も同様に構成することができる。この例は同一の
半導体材料すなわちシリコンを用いて、エミツ
タ、ベース、コレクタを形成している。 ところで、エミツタをベースよりも禁制帯エネ
ルギーの大きい半導体を用いて形成すると、非常
に高い電流利得の得られることが知られている。
これは材料を適当に選ぶことにより、エミツター
ベース接合部のバンド構造を、電子に対してはあ
まり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な
例は、エミツタにAlXGa1-XAsを、ベースとコレ
クタにGaAsを用いたものである。 さらにこのような構造とすることにより、高周
波特性がいちじるしく改善されることが知られて
いる。バイポーラトランジスタの最大遮断周波数
Fcは Fc∝√１（8） (1) Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツターベース接合部のバンド構造を、電子に対し
てあまり障壁にならず、ホールに対して大きな障
壁となるように構成できる。そのため、ベースの
キヤリア濃度（ホール濃度）を非常に高くするこ
とができる。したがつて、ベース抵抗を極端に小
さくすることができ、その結果として最大遮断周
波数Fcの非常に大きな値が得られるものである。 しかしながらこの構造を得るのは、プロセス的
には非常に難しい。とくに高周波特性を上げるた
めベース長をみじかくしようとすると、そのベー
ス電極の取り出しがむつかしくなる。 第５図は、このベース電極の取り出しを改良し
た従来例（特公昭55−9830）である。図におい
て、８はｎ型GaAs基板、９はコレクタを形成す
るｎ型GaAs、１０はベースを形成するｐ型
GaAs、１１はエミツタを形成するｎ型AlXGa1-X
As、１２はベース電極取り出しのためのｐ型AlX
Ga1-XAs、１３はコレクタ電極、１４はベース電
極、１５はエミツタ電極である。まず８のGaAs
基板上に、液相エピタキシヤル法により、９，１
０，１１の各層を形成する。つぎにメサエツチン
グにより、９のコレクタ層の一部を露出させ、そ
の部分に再び液相エピタキシヤルによつて１２の
ベース電極取り出しのためのｐ型AlXGa1-XAs層
を形成しそれぞれに電極を形成したものである。 発明が解決しようとする問題点 このような従来の構成では、まだコレクタ容量
およびエミツタ容量が大きく、そのため高周波特
性に充分優れたものが得られない。本発明はかか
る点に鑑みなされたもので、ベース電極の取り出
しの容易さを保つたまま、コレクタ容量およびエ
ミツタ容量の小さい構造を提供することを目的と
している。 問題点を解決するための手段 本発明は上記問題点を解決するため、コレクタ
領域とベース電極取り出し用層の間に、半絶縁性
半導体層を形成することによつて、ベース電極の
取り出しの容易さを保つたまま、コレクタ容量の
小さい構造とし、更にエミツタ−ベース接合部の
面積を、ベース層の面積よりも小さくすることに
よつて、エミツタ容量の小さい構造を提供するも
のである。 作 用 本発明は上記した構造により、コレクタ容量お
よびエミツタ容量が低減するので高周波特性が改
善される。 実施例 第１図は本発明の構造の一実施例を示したもの
である。第１図において、１６は半絶縁性GaAs
基板、１７はｎ＋型GaAsコレクタ電極取り出し
用半導体層、１８はｎ型GaAsコレクタ層、１９
はｐ型GaAsベース層、２０はｎ型AlXGa1-XAs
エミツタ層（ｘ＝0.3）、２１はｎ＋型GaAsエミ
ツタ電極取り出し用半導体層、２２は、１７のｎ
＋型GaAsコレクタ層の上に形成された半絶縁性
AlyGa1-yAs層（ｙ＝0.3）、２３は２２の上に、
１９のｐ型GaAsベース層に隣接して形成された
ｐ型GaAs層、２４はコレクタ電極、２５はベー
ス電極、２６はエミツタ電極である。２０のエミ
ツタ層とベース層の接合面積は、１９のｐ型
GaAsベース層の面積よりも小さくなつている。 各層の厚みは、１６の半絶縁性GaAs基板が
400μｍ、１７のｎ＋型GaAs層が4000Å、１８の
ｎ型GaAsコレクタ層が2000Å、１９のｐ型
GaAsベース層が1000Å、２０のｎ型AlXGa1-X
Asエミツタ層は1500Å、２１のエミツタ電極取
り出し用ｎ＋型GaAs層は1500Å、２２の半絶縁
性AlyGa1-yAs層は1500Å、２３のｐ型GaAs層は
2000Åである。１７〜２３の各層は、分子層エピ
タキシ−（MBE）によつて形成された。 次に本実施例の構造の素子の製造方法について
述べる。まず１６の半絶縁性GaAs基板の上に分
子線エピタキシ−により、１２〜２１の各層を所
定の厚みに形成した。次に化学気相成長（CVD）
法により、その上に3000ÅのSiO2膜を形成した。
次に通常のホトリソグラフイー法によりレジスト
マスクを形成し、このレジストマスクによつて、
第２図に示すように、メサ状にエツチングを行い
１７のｎ＋型GaAsコレクタ層を露出させた。第
２図において、２７はSiO2膜、２８はレジスト
である。SiO2のエツチングは、HF（フツ酸）を
用いて、GaAs、AlXGa1-XAsのエツチングは、
H2SO4−H2O2−H2O混合液を用いて行なつた。 次にKI−I2−H2O系エツチング液により、メサ
部の断面からAlXGa1-XAsのみを選択的にエツチ
ングし、第３図に示すようにエミツタ部を凹状に
くぼませた。くぼみの深さはエツチングの時間を
変えることにより任意に制御することができた。 次にレジストをアセトンで除去し、分子線エピ
タキシーにより、1500Åの半絶縁性AlyGa1-yAs
膜および2000Åのｐ型GaAs膜を形成した。１７
のｎ＋GaAs上に形成された膜はエピタキシヤル
成長しており、完全な単結晶膜であつたがSiO2
膜上に形成された膜は多結晶膜であつた。
H2SO4−H2O2−H2O混合液を用いてエツチング
すると、単結晶膜と多結晶膜とでエツチング速度
に大きな差があり、新に成長させた単結晶膜がほ
とんどエツチングされない間に多結晶膜を取り去
ることができた。 次にホトリソグラフイー法によつて、エミツタ
およびベースを形成する部分にレジストマスクを
形成し、このレジストマスクを用いて、２２，２
３の各層をH2SO4−H2O2−H2O混合液を用いて、
コレクタ電極形成部を露出させた。 次に、レジスト部をアセトンで、SiO2膜をHF
によつて除去し、通常のホトソリグリフイーおよ
び真空蒸着および熱処理技術により２４，２５，
２６の各オーミツク電極を形成した。 本実施例の構造のコレクタ容量Ccは１８と１
９のpn接合部の接合容量と、２２と２３の接合
部の接合容量の和となる。 一般にPn接合の容量CPnは
ーラトランジスタに関するものである。 従来の技術 従来のバイポーラトランジスタの代表的構造を
第４図に示す。図において、１はｎ型シリコン基
板、２はエピタキシヤル成長によつてその上に設
けられたｎ＋型コレクタ、３は拡散によつて設け
られたｐ型ベース、４は拡散または合金によつて
設けられたｎ型エミツタ、５はコレクタ電極、６
はベース電極、７はエミツタ電極である。これは
npnトランジスタであるが、pnpトランジスタで
も同様に構成することができる。この例は同一の
半導体材料すなわちシリコンを用いて、エミツ
タ、ベース、コレクタを形成している。 ところで、エミツタをベースよりも禁制帯エネ
ルギーの大きい半導体を用いて形成すると、非常
に高い電流利得の得られることが知られている。
これは材料を適当に選ぶことにより、エミツター
ベース接合部のバンド構造を、電子に対してはあ
まり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な
例は、エミツタにAlXGa1-XAsを、ベースとコレ
クタにGaAsを用いたものである。 さらにこのような構造とすることにより、高周
波特性がいちじるしく改善されることが知られて
いる。バイポーラトランジスタの最大遮断周波数
Fcは Fc∝√１（8） (1) Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツターベース接合部のバンド構造を、電子に対し
てあまり障壁にならず、ホールに対して大きな障
壁となるように構成できる。そのため、ベースの
キヤリア濃度（ホール濃度）を非常に高くするこ
とができる。したがつて、ベース抵抗を極端に小
さくすることができ、その結果として最大遮断周
波数Fcの非常に大きな値が得られるものである。 しかしながらこの構造を得るのは、プロセス的
には非常に難しい。とくに高周波特性を上げるた
めベース長をみじかくしようとすると、そのベー
ス電極の取り出しがむつかしくなる。 第５図は、このベース電極の取り出しを改良し
た従来例（特公昭55−9830）である。図におい
て、８はｎ型GaAs基板、９はコレクタを形成す
るｎ型GaAs、１０はベースを形成するｐ型
GaAs、１１はエミツタを形成するｎ型AlXGa1-X
As、１２はベース電極取り出しのためのｐ型AlX
Ga1-XAs、１３はコレクタ電極、１４はベース電
極、１５はエミツタ電極である。まず８のGaAs
基板上に、液相エピタキシヤル法により、９，１
０，１１の各層を形成する。つぎにメサエツチン
グにより、９のコレクタ層の一部を露出させ、そ
の部分に再び液相エピタキシヤルによつて１２の
ベース電極取り出しのためのｐ型AlXGa1-XAs層
を形成しそれぞれに電極を形成したものである。 発明が解決しようとする問題点 このような従来の構成では、まだコレクタ容量
およびエミツタ容量が大きく、そのため高周波特
性に充分優れたものが得られない。本発明はかか
る点に鑑みなされたもので、ベース電極の取り出
しの容易さを保つたまま、コレクタ容量およびエ
ミツタ容量の小さい構造を提供することを目的と
している。 問題点を解決するための手段 本発明は上記問題点を解決するため、コレクタ
領域とベース電極取り出し用層の間に、半絶縁性
半導体層を形成することによつて、ベース電極の
取り出しの容易さを保つたまま、コレクタ容量の
小さい構造とし、更にエミツタ−ベース接合部の
面積を、ベース層の面積よりも小さくすることに
よつて、エミツタ容量の小さい構造を提供するも
のである。 作 用 本発明は上記した構造により、コレクタ容量お
よびエミツタ容量が低減するので高周波特性が改
善される。 実施例 第１図は本発明の構造の一実施例を示したもの
である。第１図において、１６は半絶縁性GaAs
基板、１７はｎ＋型GaAsコレクタ電極取り出し
用半導体層、１８はｎ型GaAsコレクタ層、１９
はｐ型GaAsベース層、２０はｎ型AlXGa1-XAs
エミツタ層（ｘ＝0.3）、２１はｎ＋型GaAsエミ
ツタ電極取り出し用半導体層、２２は、１７のｎ
＋型GaAsコレクタ層の上に形成された半絶縁性
AlyGa1-yAs層（ｙ＝0.3）、２３は２２の上に、
１９のｐ型GaAsベース層に隣接して形成された
ｐ型GaAs層、２４はコレクタ電極、２５はベー
ス電極、２６はエミツタ電極である。２０のエミ
ツタ層とベース層の接合面積は、１９のｐ型
GaAsベース層の面積よりも小さくなつている。 各層の厚みは、１６の半絶縁性GaAs基板が
400μｍ、１７のｎ＋型GaAs層が4000Å、１８の
ｎ型GaAsコレクタ層が2000Å、１９のｐ型
GaAsベース層が1000Å、２０のｎ型AlXGa1-X
Asエミツタ層は1500Å、２１のエミツタ電極取
り出し用ｎ＋型GaAs層は1500Å、２２の半絶縁
性AlyGa1-yAs層は1500Å、２３のｐ型GaAs層は
2000Åである。１７〜２３の各層は、分子層エピ
タキシ−（MBE）によつて形成された。 次に本実施例の構造の素子の製造方法について
述べる。まず１６の半絶縁性GaAs基板の上に分
子線エピタキシ−により、１２〜２１の各層を所
定の厚みに形成した。次に化学気相成長（CVD）
法により、その上に3000ÅのSiO2膜を形成した。
次に通常のホトリソグラフイー法によりレジスト
マスクを形成し、このレジストマスクによつて、
第２図に示すように、メサ状にエツチングを行い
１７のｎ＋型GaAsコレクタ層を露出させた。第
２図において、２７はSiO2膜、２８はレジスト
である。SiO2のエツチングは、HF（フツ酸）を
用いて、GaAs、AlXGa1-XAsのエツチングは、
H2SO4−H2O2−H2O混合液を用いて行なつた。 次にKI−I2−H2O系エツチング液により、メサ
部の断面からAlXGa1-XAsのみを選択的にエツチ
ングし、第３図に示すようにエミツタ部を凹状に
くぼませた。くぼみの深さはエツチングの時間を
変えることにより任意に制御することができた。 次にレジストをアセトンで除去し、分子線エピ
タキシーにより、1500Åの半絶縁性AlyGa1-yAs
膜および2000Åのｐ型GaAs膜を形成した。１７
のｎ＋GaAs上に形成された膜はエピタキシヤル
成長しており、完全な単結晶膜であつたがSiO2
膜上に形成された膜は多結晶膜であつた。
H2SO4−H2O2−H2O混合液を用いてエツチング
すると、単結晶膜と多結晶膜とでエツチング速度
に大きな差があり、新に成長させた単結晶膜がほ
とんどエツチングされない間に多結晶膜を取り去
ることができた。 次にホトリソグラフイー法によつて、エミツタ
およびベースを形成する部分にレジストマスクを
形成し、このレジストマスクを用いて、２２，２
３の各層をH2SO4−H2O2−H2O混合液を用いて、
コレクタ電極形成部を露出させた。 次に、レジスト部をアセトンで、SiO2膜をHF
によつて除去し、通常のホトソリグリフイーおよ
び真空蒸着および熱処理技術により２４，２５，
２６の各オーミツク電極を形成した。 本実施例の構造のコレクタ容量Ccは１８と１
９のpn接合部の接合容量と、２２と２３の接合
部の接合容量の和となる。 一般にPn接合の容量CPnは
【化】
ａ；接合部面積
ｑ；電荷
NA1；ｐ型半導体のアクセプタ濃度
ND2；ｎ型半導体のドナー濃度
ε1；ｐ型半導体の誘電率
ε2；ｎ型半導体の誘電率
Vb；バイアス電圧
で与えられる。
これより、アクセプタ濃度とドナー濃度の差が
大きい場合には、近似的にその大きさの小さい方
で決ることがわかる。本実施例のｐ型GaAsベー
ス層のアクセプタ濃度は、１・1019／cm3、ｎ型
GaAsコレクタ層のドナー濃度は、５・1017／cm3
である。したがつてコレクタ容量は近似的に Cpn∝√2 (3) となる。一方、ｎ＋型GaAs層と、半絶縁性Aly
Ga1-yAs層との接合容量は、半絶縁性AlyGa1-y
As層のアクセプタ濃度が１・1014／cm3以下であ
るため、接合容量は、このアクセプタ濃度の平方
根に比例し、その値は、(3)式の値よりもはるかに
小さいものとなる。もし半絶縁性層がない場合に
は、２２と２３の接合容量は、ｎ＋GaAs層のキ
ヤリア濃度が、１・1018／cm3と大きいため、この
部分のコレクタ容量が大きなものとなる。ｐ型
GaAsに代えてｐ型AlXGa1-XAsを用いても、接
合容量はほとんどかわらない。以上の理由から、
本実施例のように、ｐ型ベース電極取り出し用
GaAs層とｎ＋型GaAs層との間に、半絶縁性層
を形成することにより、同一面積の構成であれば
コレクタ容量をはるかに小さくできる。 また本実施例では、半絶縁性層はコレクタ電極
取り出し用ｎ＋型GaAs層の上に形成したが、ｎ
型GaAsコレクタ領域の上に形成しても同様の効
果の得られることは明らかである。 本実施例では、半絶縁性層としてAlyGa1-yAs
（0.3）を用いたが、ｙ＝０すなわちGaAsを用い
ても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。 本実施例ではｙ＝0.3を用いたが、ｙ＞0.3の
AlyGa1-yAsを用いれば、コレクタよりも禁制帯
エネルギーが大きいため、これによりｐ型ベース
電極取り出し用GaAs層とｎ型コレクタ層との間
のもれ電流を、更にすくなくすることができる。
もれ電流はトランジスタの電流増幅率を低下させ
るため、もれ電流を低減させることにより電流増
幅率を向上させることができる。 更に、トランジスタの電流増幅率が１となる最
大周波数Ftは Ft＝（１／2π）・（Ａ・Ce＋Ｂ）-1 (4) Ce；エミツタ容量 Ａ、Ｂ；定数 で与えられる。 したがつて、エミツタ容量Ceをへらすことに
より、高周波特性を更に改善することができる。
このことは従来から知られているが、ホトリソグ
ラフイー技術の限界により、ある一定以下のマス
クの寸法は得られず、そのため従来の方法（ベー
ス−エミツタ部の面積がエミツタ電極取り出し用
半導体層の面積と同じになる方法）では、その限
界以下のエミツタ−ベース接合面積の素子は得ら
れなかつた。 本実施例では、エミツタ−ベース接合部の面積
がエツチングにより非常に小さくしてあり、Ce
（Ceはエミツタ−ベース接合部の面積に比例す
る）が小さく、そのため高周波特性が改善され
る。 本実施例で得られたヘテロ接合バイポーラトラ
ンジスタは予想されたように以下の特徴を示し
た。まず1000Åという非常に薄いベースに良好な
オーミツク電極を形成することができた。またコ
レクタ容量およびエミツタ容量が非常に小さくな
つたことから、同一寸法の場合、従来のものに比
べて高周波特性が非常に向上した。 なお本実施例では、半絶縁性半導体層はコレク
タ層とのみと接しているが、ベース層の一部と接
した状態であつても、その上のベース電極とり出
し用ｐ型層がベース層に接触できる範囲であれば
かまわないことは明らかである。 また本実施例では、所定の構造を得るために分
子線エピタキシーを用いたが、そのほかに、例え
ば、有機金属化学気相成長（MO−CVD）法を
用いても作成することができる。 また本実施例では、半導体としてGaAs−AlX
Ga1-XAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3、ｙ＝0.3を用い
たが、これは０〜１の範囲で任意に選ぶことがで
きる。ｘの値の大きい場合には、エミツタ層の選
択エツチング液としてHFを用いることができ
る。 また本実施例では、SiO2膜を利用したがSi3N4
など他の材料からなる膜を用いても良い。 本実施例では、エミツタ、コレクタをｎ型に、
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にした場合には、ベース取り
出し層をｎ型とすれば良い。 発明の効果 以上述べた如く、本発明は、ベース電極の取り
出しの容易さを保つたまま、コレクタ容量および
エミツタ容量を著しく低減することにより、高周
波特性に優れたヘテロ接合バイポーラトランジス
タを、提供するものである。
大きい場合には、近似的にその大きさの小さい方
で決ることがわかる。本実施例のｐ型GaAsベー
ス層のアクセプタ濃度は、１・1019／cm3、ｎ型
GaAsコレクタ層のドナー濃度は、５・1017／cm3
である。したがつてコレクタ容量は近似的に Cpn∝√2 (3) となる。一方、ｎ＋型GaAs層と、半絶縁性Aly
Ga1-yAs層との接合容量は、半絶縁性AlyGa1-y
As層のアクセプタ濃度が１・1014／cm3以下であ
るため、接合容量は、このアクセプタ濃度の平方
根に比例し、その値は、(3)式の値よりもはるかに
小さいものとなる。もし半絶縁性層がない場合に
は、２２と２３の接合容量は、ｎ＋GaAs層のキ
ヤリア濃度が、１・1018／cm3と大きいため、この
部分のコレクタ容量が大きなものとなる。ｐ型
GaAsに代えてｐ型AlXGa1-XAsを用いても、接
合容量はほとんどかわらない。以上の理由から、
本実施例のように、ｐ型ベース電極取り出し用
GaAs層とｎ＋型GaAs層との間に、半絶縁性層
を形成することにより、同一面積の構成であれば
コレクタ容量をはるかに小さくできる。 また本実施例では、半絶縁性層はコレクタ電極
取り出し用ｎ＋型GaAs層の上に形成したが、ｎ
型GaAsコレクタ領域の上に形成しても同様の効
果の得られることは明らかである。 本実施例では、半絶縁性層としてAlyGa1-yAs
（0.3）を用いたが、ｙ＝０すなわちGaAsを用い
ても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。 本実施例ではｙ＝0.3を用いたが、ｙ＞0.3の
AlyGa1-yAsを用いれば、コレクタよりも禁制帯
エネルギーが大きいため、これによりｐ型ベース
電極取り出し用GaAs層とｎ型コレクタ層との間
のもれ電流を、更にすくなくすることができる。
もれ電流はトランジスタの電流増幅率を低下させ
るため、もれ電流を低減させることにより電流増
幅率を向上させることができる。 更に、トランジスタの電流増幅率が１となる最
大周波数Ftは Ft＝（１／2π）・（Ａ・Ce＋Ｂ）-1 (4) Ce；エミツタ容量 Ａ、Ｂ；定数 で与えられる。 したがつて、エミツタ容量Ceをへらすことに
より、高周波特性を更に改善することができる。
このことは従来から知られているが、ホトリソグ
ラフイー技術の限界により、ある一定以下のマス
クの寸法は得られず、そのため従来の方法（ベー
ス−エミツタ部の面積がエミツタ電極取り出し用
半導体層の面積と同じになる方法）では、その限
界以下のエミツタ−ベース接合面積の素子は得ら
れなかつた。 本実施例では、エミツタ−ベース接合部の面積
がエツチングにより非常に小さくしてあり、Ce
（Ceはエミツタ−ベース接合部の面積に比例す
る）が小さく、そのため高周波特性が改善され
る。 本実施例で得られたヘテロ接合バイポーラトラ
ンジスタは予想されたように以下の特徴を示し
た。まず1000Åという非常に薄いベースに良好な
オーミツク電極を形成することができた。またコ
レクタ容量およびエミツタ容量が非常に小さくな
つたことから、同一寸法の場合、従来のものに比
べて高周波特性が非常に向上した。 なお本実施例では、半絶縁性半導体層はコレク
タ層とのみと接しているが、ベース層の一部と接
した状態であつても、その上のベース電極とり出
し用ｐ型層がベース層に接触できる範囲であれば
かまわないことは明らかである。 また本実施例では、所定の構造を得るために分
子線エピタキシーを用いたが、そのほかに、例え
ば、有機金属化学気相成長（MO−CVD）法を
用いても作成することができる。 また本実施例では、半導体としてGaAs−AlX
Ga1-XAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3、ｙ＝0.3を用い
たが、これは０〜１の範囲で任意に選ぶことがで
きる。ｘの値の大きい場合には、エミツタ層の選
択エツチング液としてHFを用いることができ
る。 また本実施例では、SiO2膜を利用したがSi3N4
など他の材料からなる膜を用いても良い。 本実施例では、エミツタ、コレクタをｎ型に、
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にした場合には、ベース取り
出し層をｎ型とすれば良い。 発明の効果 以上述べた如く、本発明は、ベース電極の取り
出しの容易さを保つたまま、コレクタ容量および
エミツタ容量を著しく低減することにより、高周
波特性に優れたヘテロ接合バイポーラトランジス
タを、提供するものである。
第１図は本発明の一実施例を示す構造図、第２
図及び第３図は本発明の構造を実現するための製
造途中の構造図、第４図は従来のバイポーラトラ
ンジスタの構造図、第５図は従来のヘテロ接合ト
ランジスタの構造図である。 １６……半絶縁性GaAs基板、１７……ｎ＋型
GaAsコレクタ電極取り出し用半導体層、１８…
…ｎ型GaAsコレクタ層、１９……ｐ型GaAsベ
ース層、２０……ｎ型AlXGa1-XAsエミツタ層、
２１……ｎ＋型GaAsエミツタ電極取り出し用半
導体層、２２……半絶縁性AlXGa1-XAs層、２３
……ｐ型GaAs層、２４……コレクタ電極、２５
……ベース電極、２６……エミツタ電極、２７…
…SiO2層、２８……レジスト。
図及び第３図は本発明の構造を実現するための製
造途中の構造図、第４図は従来のバイポーラトラ
ンジスタの構造図、第５図は従来のヘテロ接合ト
ランジスタの構造図である。 １６……半絶縁性GaAs基板、１７……ｎ＋型
GaAsコレクタ電極取り出し用半導体層、１８…
…ｎ型GaAsコレクタ層、１９……ｐ型GaAsベ
ース層、２０……ｎ型AlXGa1-XAsエミツタ層、
２１……ｎ＋型GaAsエミツタ電極取り出し用半
導体層、２２……半絶縁性AlXGa1-XAs層、２３
……ｐ型GaAs層、２４……コレクタ電極、２５
……ベース電極、２６……エミツタ電極、２７…
…SiO2層、２８……レジスト。
Claims (1)
- 【特許請求の範囲】 １ 少なくともエミツタ層とその上に隣接して設
けられたエミツタ電極取り出し用半導体層と、ベ
ース層と、コレクタ層とその下部に隣接して設け
られたコレクタ電極取り出し用半導体層を有し、
少なくとも前記エミツタ層が前記ベース層を形成
する半導体より禁制帯エネルギーの大きい半導体
からなり、前記エミツタ層、前記ベース層接合面
積が前記ベース層の面積よりも小さく、前記コレ
クタ層または前記コレクタ電極取り出し用半導体
層の一部の上に半絶縁性層を有し、その上に少な
くとも前記ベース層に接触して設けられた半導体
層を介して、前記ベース層への電気的接触をとつ
たことを特徴とするヘテロ接合バイポーラトラン
ジスタ。 ２ 半絶縁性層として、ベース層を形成する半導
体よりも禁制帯エネルギーの大きい半導体を用い
たことを特徴とする特許請求の範囲第１項記載の
ヘテロ接合バイポーラトランジスタ。 ３ 半導体基板の上に、コレクタ電極取り出し用
半導体層、コレクタ層、ベース層を形成した後、
ベース層を形成する半導体より禁制帯エネルギー
の大きい半導体を用いて、エミツタ層を形成し、
更に、前記ベース層と同一半導体を用いてエミツ
タ電極取り出し用半導体層を形成し、更に、絶縁
膜マスクを用いて、エツチングにより、前記エミ
ツタ層、前記ベース層、前記コレクタ層の一部を
メサ状に残して露出させ、更に選択エツチング液
によつて、前記エミツタ層のみ凹状にエツチング
し、そのあとで露出された前記コレクタ層および
前記絶縁膜マスク上に半絶縁性層を形成し、更
に、その上に、少なくとも前記ベース層に接触し
て半導体層を形成し、エツチングによつて前記絶
縁膜マスクを除去し、更に前記半導体層と前記半
絶縁性層の一部を、エツチングによつて除去して
前記コレクタ電極取り出し用半導体層の一部を露
出させ、前記エミツタ電極取り出し用半導体層、
前記半導体層、前記コレクタ電極取り出し用半導
体層に、それぞれエミツタ電極、ベース電極、コ
レクタ電極を形成したことを特徴とするヘテロ接
合バイポーラトランジスタの製造方法。 ４ 半絶縁性層して、ベース層を形成する半導体
より禁制帯エネルギーの大きい半導体を用いたこ
とを特徴とする特許請求の範囲第３項記載のヘテ
ロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14556085A JPS625660A (ja) | 1985-07-02 | 1985-07-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14556085A JPS625660A (ja) | 1985-07-02 | 1985-07-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS625660A JPS625660A (ja) | 1987-01-12 |
| JPH0577174B2 true JPH0577174B2 (ja) | 1993-10-26 |
Family
ID=15387969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14556085A Granted JPS625660A (ja) | 1985-07-02 | 1985-07-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625660A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238161A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2667863B2 (ja) * | 1988-03-23 | 1997-10-27 | 株式会社日立製作所 | バイポーラトランジスタの製造方法 |
-
1985
- 1985-07-02 JP JP14556085A patent/JPS625660A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS625660A (ja) | 1987-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JPH0577173B2 (ja) | ||
| JPH0577174B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPH0452627B2 (ja) | ||
| JPH0575170B2 (ja) | ||
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0453108B2 (ja) | ||
| JPH0453110B2 (ja) | ||
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPH0575169B2 (ja) | ||
| JPH0453106B2 (ja) | ||
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02188964A (ja) | 半導体装置およびその製造方法 | |
| JPH0571172B2 (ja) | ||
| JPS63188968A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0453109B2 (ja) | ||
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0483346A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0453107B2 (ja) | ||
| JPS63155664A (ja) | 半導体装置およびその製造方法 | |
| JPH0821588B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |